JPH0215091B2 - - Google Patents
Info
- Publication number
- JPH0215091B2 JPH0215091B2 JP59025333A JP2533384A JPH0215091B2 JP H0215091 B2 JPH0215091 B2 JP H0215091B2 JP 59025333 A JP59025333 A JP 59025333A JP 2533384 A JP2533384 A JP 2533384A JP H0215091 B2 JPH0215091 B2 JP H0215091B2
- Authority
- JP
- Japan
- Prior art keywords
- variable element
- output
- processor
- address
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 claims description 11
- 230000008859 change Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
Description
【発明の詳細な説明】
(a) 発明の技術分野
本発明はリードオンメモリ(ROM)内のプロ
グラムによつて動作するマイクロプロセツサ等を
備えた装置に係り、特に装置が運営された後に変
更される変更要素を設定する可変要素設定方式に
関する。
グラムによつて動作するマイクロプロセツサ等を
備えた装置に係り、特に装置が運営された後に変
更される変更要素を設定する可変要素設定方式に
関する。
(b) 従来技術と問題点
従来ROM内のプログラムによつて動作するマ
イクロプロセツサ等を備えた装置として例えば電
力会社等で広く使われているサイクリツクデータ
伝送(CDT)装置がある。
イクロプロセツサ等を備えた装置として例えば電
力会社等で広く使われているサイクリツクデータ
伝送(CDT)装置がある。
この装置は運用された後に送電所名、送電状
態、電圧情報などの運用条件の変更でデータの増
減、データ内容の変更等がよく行われる。その場
合、従来はハードウエアで作られているため、プ
リント板を差し換えるとか、プリント板上で設定
を変えるというレベルで、上記変更に対応してお
り、改造は比較的容易であつた。
態、電圧情報などの運用条件の変更でデータの増
減、データ内容の変更等がよく行われる。その場
合、従来はハードウエアで作られているため、プ
リント板を差し換えるとか、プリント板上で設定
を変えるというレベルで、上記変更に対応してお
り、改造は比較的容易であつた。
ところが最近、マイクロプロセツサを使い、リ
ードオンメモリ(ROM)内のプログラムで装置
を動作させている。そのため上記変更の場合に、
ROM内のプログラムの内容を変えるか、又はテ
ーブルエリアを変える必要があるため、その変更
作業は簡易でなく、大変な仕事であつた。
ードオンメモリ(ROM)内のプログラムで装置
を動作させている。そのため上記変更の場合に、
ROM内のプログラムの内容を変えるか、又はテ
ーブルエリアを変える必要があるため、その変更
作業は簡易でなく、大変な仕事であつた。
そこで、第1図に示すように、上記要素の変更
を従来と同じように外部から設定するようにし
て、容易に可変要素の設定ができるようにしたも
のが提案されている。
を従来と同じように外部から設定するようにし
て、容易に可変要素の設定ができるようにしたも
のが提案されている。
第1図は従来の可変要素設定方式の構成を示す
ブロツク図で、受信側の装置を示し、回線Aから
受信した複数データをn通りの出力に振り分けて
出力する装置である。
ブロツク図で、受信側の装置を示し、回線Aから
受信した複数データをn通りの出力に振り分けて
出力する装置である。
図において、1はプロセツサ、2はROM、3
は受信回路、4〜6は出力(1)〜出力(n)、7〜
9は入力ポート(1)〜入力ポート(n)を示す。
は受信回路、4〜6は出力(1)〜出力(n)、7〜
9は入力ポート(1)〜入力ポート(n)を示す。
プロセツサ1はROM2内のプログラムによつ
て動作し、回線受信処理、データ出力処理等を行
う。こゝでは受信したデータ(アドレスつき)の
うちどれをどの出力(1〜n)へ出力するかが可
変要素10であるとする。受信回路3よりアドレ
スmのデータを受信した場合、プロセツサ1はア
ドレスmの入力ポート(m)により、入力ポート
(m)に接続されている可変要素mを読み出し、
それに従つてデータを処理して出力(1〜n)
4,5,6へ出力する。
て動作し、回線受信処理、データ出力処理等を行
う。こゝでは受信したデータ(アドレスつき)の
うちどれをどの出力(1〜n)へ出力するかが可
変要素10であるとする。受信回路3よりアドレ
スmのデータを受信した場合、プロセツサ1はア
ドレスmの入力ポート(m)により、入力ポート
(m)に接続されている可変要素mを読み出し、
それに従つてデータを処理して出力(1〜n)
4,5,6へ出力する。
上記のように1つの可変要素について、入力ポ
ートアドレス1つを割り当てているが、この方式
では可変要素10が多いシステムにおいては、入
力ポート7のアドレスを多量に使用するという欠
点がある。
ートアドレス1つを割り当てているが、この方式
では可変要素10が多いシステムにおいては、入
力ポート7のアドレスを多量に使用するという欠
点がある。
(c) 発明の目的
本発明の目的は外部に設定された変更要素が出
力ポートからのアドレスによつて選択され、選択
された変更要素が入力ポートに保持されることで
出力に対する選択制御を行い、入力/出力ポート
の節減によつて空きとなるポートを他の用途に有
効利用するようにした可変要素設定方式を提供す
ることにある。
力ポートからのアドレスによつて選択され、選択
された変更要素が入力ポートに保持されることで
出力に対する選択制御を行い、入力/出力ポート
の節減によつて空きとなるポートを他の用途に有
効利用するようにした可変要素設定方式を提供す
ることにある。
(d) 発明の構成
そしてこの目的はアドレスデータを送出する出
力ポートと、該出力ポートからの該アドレスデー
タによつて可変要素を選択するセレクタと、該セ
レクタによつて選択された該可変要素をプロセツ
サが読み取りできる入力ポートとを具備し、該入
力ポートの該可変要素により出力の選択制御を行
うように構成された可変要素設定方式を提供する
ことにより達成される。
力ポートと、該出力ポートからの該アドレスデー
タによつて可変要素を選択するセレクタと、該セ
レクタによつて選択された該可変要素をプロセツ
サが読み取りできる入力ポートとを具備し、該入
力ポートの該可変要素により出力の選択制御を行
うように構成された可変要素設定方式を提供する
ことにより達成される。
(e) 発明の実施例
以下本発明の実施例を図面により詳述する。
第2図は本発明の可変要素設定方式の一実施例
の構成を示すブロツク図で、受信側の装置を示
し、回線Aから受信した複数データをn通りの出
力に振り分けて出力する装置である。
の構成を示すブロツク図で、受信側の装置を示
し、回線Aから受信した複数データをn通りの出
力に振り分けて出力する装置である。
図において、11はプロセツサ、12は
ROM、13は受信回路、14〜16は出力(1)、
出力(n)、17はプロセツサ11からのアドレ
スによつて選択を指令する出力ポート、18は出
力ポート17の指令によつて外部に設定された可
変要素20を選択するセレクタ、19はセレクタ
18によつて選択された可変要素20をプロセツ
サが読み取りできる入力ポートを示す。
ROM、13は受信回路、14〜16は出力(1)、
出力(n)、17はプロセツサ11からのアドレ
スによつて選択を指令する出力ポート、18は出
力ポート17の指令によつて外部に設定された可
変要素20を選択するセレクタ、19はセレクタ
18によつて選択された可変要素20をプロセツ
サが読み取りできる入力ポートを示す。
プロセツサ11はROM12内のプログラムに
よつて動作し、回線受信処理、データ出力処理等
を行う。こゝでは受信したデータ(アドレスつ
き)のうち、どれをどの出力(1〜n)へ出力す
るか可変要素20の設定された内容によつて行わ
れる。受信回路13よりアドレスmのデータを受
信した場合、プロセツサ11は出力ポート17へ
あらかじめ決められたフオーマツトのビツト又は
コード情報で、アドレスmの処理方法を問い合わ
せる。出力ポート17の先に接続されているセレ
クタ18はビツト又はコード情報をデコードし
て、例えば、スイツチをON、OFFすることで外
部に於いて設定された変更要素20のうちから指
令された「アドレスmの処理方法」を選択して入
力ポート19へ入力する。プロセツサ11は入力
ポート19より入力した情報に従つてアドレスm
のアドレスを処理し出力(1)14〜出力(n)16
のうち指定されたところへ出力する。
よつて動作し、回線受信処理、データ出力処理等
を行う。こゝでは受信したデータ(アドレスつ
き)のうち、どれをどの出力(1〜n)へ出力す
るか可変要素20の設定された内容によつて行わ
れる。受信回路13よりアドレスmのデータを受
信した場合、プロセツサ11は出力ポート17へ
あらかじめ決められたフオーマツトのビツト又は
コード情報で、アドレスmの処理方法を問い合わ
せる。出力ポート17の先に接続されているセレ
クタ18はビツト又はコード情報をデコードし
て、例えば、スイツチをON、OFFすることで外
部に於いて設定された変更要素20のうちから指
令された「アドレスmの処理方法」を選択して入
力ポート19へ入力する。プロセツサ11は入力
ポート19より入力した情報に従つてアドレスm
のアドレスを処理し出力(1)14〜出力(n)16
のうち指定されたところへ出力する。
アドレスつきアドレスを受信した場合、従来の
ように直接出力ポート7〜9をとりこむのでな
く、出力ポート17の指令によりセレクタ18が
可変要素20の一つを選択し、選択された可変要
素20が入力ポート19を介して読み取られるの
で、従来のように1つの可変要素20に入力ポー
トアドレス1つを割り当てる必要がない。従つて
可変要素の種別が特に多い場合でも、入力/出力
ポートのアドレス空間を多く使用せずに可変要素
を入力することができる効果がある。なお、本発
明の可変要素設定方式は上記のような回線処理装
置に限定されるものではない。
ように直接出力ポート7〜9をとりこむのでな
く、出力ポート17の指令によりセレクタ18が
可変要素20の一つを選択し、選択された可変要
素20が入力ポート19を介して読み取られるの
で、従来のように1つの可変要素20に入力ポー
トアドレス1つを割り当てる必要がない。従つて
可変要素の種別が特に多い場合でも、入力/出力
ポートのアドレス空間を多く使用せずに可変要素
を入力することができる効果がある。なお、本発
明の可変要素設定方式は上記のような回線処理装
置に限定されるものではない。
(f) 発明の効果
以上詳細に説明したように、本発明によれば、
外部に設定される可変要素を一組の入力/出力ポ
ートによつて選択することが行えることになる。
したがつて、従来のようなアドレスに対応して1
対1で入力ポートを準備する必要がなく、特に、
可変要素の種別が多い場合は、物量的節約によ
り、余つた入力ポートを他の用途に用いる有効利
用が図れることになる。
外部に設定される可変要素を一組の入力/出力ポ
ートによつて選択することが行えることになる。
したがつて、従来のようなアドレスに対応して1
対1で入力ポートを準備する必要がなく、特に、
可変要素の種別が多い場合は、物量的節約によ
り、余つた入力ポートを他の用途に用いる有効利
用が図れることになる。
第1図は従来の可変要素設定方式の構成を示す
ブロツク図、第2図は本発明の可変要素設定方式
の一実施例の構成を示すブロツク図である。 図において、11はプロセツサ、12は
ROM、13は受信回路、14〜16は出力(1)〜
出力(n)、17は出力ポート、18はセレクタ、
19は入力ポート、20は可変要素を示す。
ブロツク図、第2図は本発明の可変要素設定方式
の一実施例の構成を示すブロツク図である。 図において、11はプロセツサ、12は
ROM、13は受信回路、14〜16は出力(1)〜
出力(n)、17は出力ポート、18はセレクタ、
19は入力ポート、20は可変要素を示す。
Claims (1)
- 【特許請求の範囲】 1 受信回路によつて受信された受信データのア
ドレスデータにより所定の出力を選択制御するプ
ロセツサを備え、該アドレスデータによる選択条
件が外部に於いて設定された可変要素によつて実
行が行われるように形成された可変要素設定方式
であつて、 前記アドレスデータを送出する出力ポートと、
該出力ポートからの該アドレスデータによつて前
記可変要素を選択するセレクタと、該セレクタに
よつて選択された該可変要素をが前記プロセツサ
によつて読み取られる入力ポートとを具備し、該
入力ポートを介して読み取られた該可変要素によ
り前記出力の選択制御を行うことを特徴とする可
変要素設定方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2533384A JPS60168254A (ja) | 1984-02-13 | 1984-02-13 | 可変要素設定方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2533384A JPS60168254A (ja) | 1984-02-13 | 1984-02-13 | 可変要素設定方式 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS60168254A JPS60168254A (ja) | 1985-08-31 |
JPH0215091B2 true JPH0215091B2 (ja) | 1990-04-11 |
Family
ID=12162999
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2533384A Granted JPS60168254A (ja) | 1984-02-13 | 1984-02-13 | 可変要素設定方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60168254A (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5362946A (en) * | 1976-11-17 | 1978-06-05 | Fujitsu Ltd | Data processor |
-
1984
- 1984-02-13 JP JP2533384A patent/JPS60168254A/ja active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5362946A (en) * | 1976-11-17 | 1978-06-05 | Fujitsu Ltd | Data processor |
Also Published As
Publication number | Publication date |
---|---|
JPS60168254A (ja) | 1985-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0878765B1 (en) | Microcontroller utilizing internal and external memory | |
JPH0215091B2 (ja) | ||
JPH0728393A (ja) | 制御装置 | |
JP2004213666A (ja) | Dmaモジュールとその操作方法 | |
KR900008238Y1 (ko) | 메모리용량 확장회로 | |
KR0170266B1 (ko) | 다중로보트 통신제어시스템 | |
JPS63142434A (ja) | 割込み制御方式 | |
JPS61259495A (ja) | 照明制御システム | |
JPH05282232A (ja) | 装置制御機構 | |
JPH10207697A (ja) | プログラム領域選択方法 | |
JPH08161009A (ja) | プログラマブルコントローラ | |
JPS63253458A (ja) | アドレス変換回路 | |
JPH07236016A (ja) | ファクシミリ装置のパネルスイッチ制御方法 | |
JPH1091433A (ja) | レジスタ選択制御装置 | |
JPS6341966A (ja) | 直接メモリアクセス転送装置 | |
JPH0895895A (ja) | 情報処理装置におけるシリアルポートi/o機器の制御装置 | |
JPH02260391A (ja) | 照明制御システム | |
JPS63262739A (ja) | Cpu付装置 | |
JPS63229530A (ja) | 割込み制御方式 | |
JPS6285365A (ja) | 情報転送方式 | |
JPS62154050A (ja) | 制御機器デ−タ処理方式 | |
JPH0411899B2 (ja) | ||
JPH10198625A (ja) | アドレス変換装置 | |
JPS62216044A (ja) | マイクロコンピユ−タ | |
JPS62140151A (ja) | 記憶装置 |