JPH08161009A - プログラマブルコントローラ - Google Patents

Abstract

(57)【要約】 【目的】 入出力モジュールと高機能モジュールの接続
スロット数を可変設定できるようにする。 【構成】 ロータリ（設定）スイッチ８により高機能モ
ジュールの接続スロット数を入力することにより入出力
モジュールおよび高機能モジュールのスロット数を指示
する。入出力モジュールｉ／ｆ１３および高機能モジュ
ールｉ／ｆ１４はスロットの番号に対応した“０”，
“１”…の（第２）チップセレクト信号を発生する。シ
フタ１９，２０は入出力モジュール、高機能モジュール
の台数分の（第１）チップセレクト信号を（第２）チッ
プセレクト信号のビットシフト処理により作成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電子機器を自動制御す
るプログラマブルコントローラに関し、より詳しくは外
部との比較的少ないデータ授受を行う入出力モジュール
と、通信モジュールのように大量なデータを扱う高機能
モジュールと、それら外部ｉ／ｆ部に応じた異なるデー
タ転送を行うプロセッサモジュールを有するプログラマ
ブルコントローラに関する。

【０００２】

【従来の技術】プログラマブルコントローラが実行する
電子機器に対する制御内容は、シーケンス制御と数値演
算制御とに大別できる。当初のプログラマブルコントロ
ーラは、従来のリレー盤の機能であるシーケンス制御
（いわゆる、ビット単位の論理の制御）のみを実行する
ものであったが、最近のプログラマブルコントローラの
ほとんどは、数値演算制御機能（いわゆる、ワード単位
のどちらかといえば量の制御）を持ち、また、経済性の
観点から、データ処理機能といったコンピュータ的機能
をも付加してきている。

【０００３】そのデータ処理機能の付加に伴いプログラ
マブルコントローラ間や上位コンピュータとプログラマ
ブルコントローラとの間をネットワークで結びデータの
授受を行うように技術化が進んでいる。よって、プログ
ラマブルコントローラは、従来からの入出力部、すなわ
ち、制御対象としての外部センサやアクチュエータとの
間で比較的少ないデータ授受を行う入出力部（入出力モ
ジュール）の他に、通信モジュールのように大量なデー
タを扱う高機能なインタフェース部（高機能モジュール
と称する）とを備える必要に迫られている。

【０００４】従来のプログラマブルコントローラの構成
の一例を説明する。図１は一般にビルディングブロック
タイプと呼ばれるプログラマブルコントローラ形態の主
要構成を示している。このプログラマブルコントローラ
は、上述のシーケンス制御や数値演算制御を行う。プロ
セッサモジュール１は各入出力モジュール４や高機能モ
ジュール５とデータ転送を行う。電源モジュール２は各
モジュールに電源を供給する。さらにマザーボード３は
電源供給と、プロセッサモジュールと各入出力モジュー
ル／高機能モジュール間のデータ転送を行う。マザーボ
ード３には、各モジュールを接続するためのコネクタ６
が付属しており、そのコネクタ６が各モジュールを装着
するスロット位置となるのが一般的である。スロットに
は入出力モジュール、高機能モジュールいずれも装着で
きるが、装着モジュールとマザーボード３との間の接続
信号が異なるため、そのスロット位置にどのモジュール
を装着するかはあらかじめ決められている場合が多い。
本図では、左から電源モジュール２、プロセッサモジュ
ール１、高機能モジュール５を２スロットおよび入出力
モジュール４を（ｎ−１）スロット装着する例を示して
いる。

【０００５】図２〜図５に、マザーボード３、プロセッ
サモジュール１、入出力モジュール４および高機能モジ
ュール５の機能ブロック図抜粋を示す。

【０００６】図２のマザーボード３には、入出力モジュ
ール接続信号７と高機能モジュール接続信号８を取扱
う。各接続信号７，８は、対応するモジュール枚数分あ
るモジュール選択信号すなわち、チップセレクト９，１
１と、それぞれ複数本のモジュール内アドレス、データ
およびリード／ライト信号などの走査信号からなる接続
信号１０，１２とを持っている。このうち接続信号１
０，１２はモジュールの対応するスロットと共通に接続
されている。これに対し、チップセレクト９，１１は、
マザーボード３でビットがシフトされ、それぞれが各ス
ロットのコネクタ同一位置に順番に接続されている。こ
れにより、各スロットは左から高機能モジュール用チッ
プセレクト“０”，“１”、入力モジュール用チップセ
レクト“０”，“１”，“２”と固定的に割り当てられ
ることになり、このチップセレクトが各モジュールのイ
ネーブル信号として使用される。

【０００７】ここで入出力モジュール、高機能モジュー
ル双方共“０”から連番のチップセレクトが始まること
に注意されたい。なお、ここで挙げた接続信号１０と１
２は場合により共用することや、逆に、入出力モジュー
ル接続信号７と高機能モジュール接続信号８は場合によ
り異なるマザーボードに分離されることもある。

【０００８】上述の接続信号７は図３のプロセッサモジ
ュール１の入出力モジュールインタフェース（ｉ／ｆ）
１３と接続し、ＣＰＵ１５の制御の基に入出力される。
また、接続信号８は高機能モジュールｉ／ｆ１４と接続
し、ＣＰＵ１５の制御の基に入出力される。モジュール
ｉ／ｆ１３，１４から取り込まれたデータは、メモリに
格納され、シーケンス制御処理や数値演算処理に用いら
れる。

【０００９】図４の入出力モジュール４は外部出力のた
めの接続信号を受け取ると、アドレスで指示されるデー
タがチップセレクトやライト信号を受け付けたタイミン
グで外部出力される。外部から入力されたデータを取り
込むときは、そのデータに対応するアドレス信号が発生
したときにチップセレクトおよびリード信号により取り
込まれる。

【００１０】図５の高機能モジュール５では外部出力の
場合、プロセッサモジュール１から受信した接続信号８
の中のデータを共有メモリ５Ａに一時格納した後、ＣＰ
Ｕ５Ｂの制御で複数点のデータを外部出力する。外部デ
ータを入力する場合は、この逆の順となる。

【００１１】図６に、プロセッサモジュール１からみた
入出力モジュール４と高機能モジュール５の物理アドレ
スを示す。図６に示すように、入出力モジュール４、高
機能モジュール５のアドレス空間に応じたチップセレク
トを、図３の入出力モジュールｉ／ｆ１３、および、高
機能モジュールｉ／ｆ１４内のデコーダが生成し、出力
する。より具体的には、プロセッサモジュール１のＣＰ
Ｕ１５がデータ入出力のためにアドレスをＡ０（図６参
照）から順次に発生して行く。発生アドレスがＡ０〜Ａ
１の間は入出力モジュールｉ／ｆ１３内のデコーダによ
りスロット“０”に対応するチップセレクト信号“０”
が発生され、ＣＰＵ１５とスロット“０”に装着された
入出力モジュールとの間でデータ転送が行われる。その
後、発生アドレスがＡ３になると、高機能モジュールｉ
／ｆ１４側のデコーダが機能としてスロット“２”に対
応の高機能モジュール側のチップセレクト“０”を発生
する。従来技術では少量データ授受を行う入出力モジュ
ールと、大量なデータを扱う高機能モジュールとでは、
そのモジュールをそれぞれ装着可能なスロット位置とＣ
ＰＵ１５が発生する物理アドレスが固定対応となってい
る。

【００１２】

【発明が解決しようとする課題】以上、説明した従来装
置においては、各外部ｉ／ｆ用モジュールのプロセッサ
モジュールから見た物理アドレスが、そのモジュールが
装着される各スロット位置で固定となっていたために、
プロセッサモジュールでは入出力モジュールと高機能モ
ジュールの枚数に応じて、それぞれ種類の異なる専用の
ハードウェア構成を用意する必要があった。

【００１３】そこで本発明は、入出力モジュールおよび
高機能モジュールを指定するチップセレクト信号を発生
するためハード構成を装着（接続）のモジュールのスロ
ット数を変えても共通化することのできるプログラマブ
ルコントローラを提供することにある。

【００１４】

【課題を解決するための手段】このような目的を達成す
るために請求項１の発明は、制御対象の電子機器との間
で転送するデータのビット数がそれぞれ異なる入出力モ
ジュールおよび高機能モジュールと、前記データを用い
て制御対象の電子機器の制御内容を決定すると共に、前
記入出力モジュールおよび高機能モジュールの全モジュ
ールを接続可能なスロット台数が一定のプロセッサモジ
ュールとを有し、前記入出力モジュールおよび高機能モ
ジュールの双方共、共通の初期値から始まる連番の第１
チップセレクト信号によりモジュール選択を行うプログ
ラマブルコントローラにおいて、前記入出力モジュール
および高機能モジュールの種類に関係なく、スロットの
位置を示す連番の番号を示す第２チップセレクト信号を
発生する第１信号発生手段と、前記入出力モジュールお
よび高機能モジュールのいずれか一方のスロット数を入
力することにより前記入力モジュールのスロット数およ
び前記高機能モジュールのスロット数を指示する指示手
段と、前記第１信号発生手段により発生した第２チップ
セレクト信号を、前記指示手段の指示結果に基づき修正
して前記第１セレクト信号を発生する第２信号発生手段
とを具えたことを特徴とする。

【００１５】請求項２の発明は、請求項１の発明に加え
て、前記第１信号発生手段、前記指示手段および前記第
２信号発生手段を前記プロセッサモジュール側に設置す
ることを特徴とする。

【００１６】請求項３の発明は、請求項１の発明に加え
て、前記第１信号発生手段および前記指示手段を前記プ
ロセッサモジュール側に設置し、前記第２信号発生手段
を前記入出力モジュールおよび前記高機能モジュールの
それぞれに設置することを特徴とする。

【００１７】

【作用】請求項１の発明は、例えば８台のスロットがあ
り、６台を入出力モジュールが使用すると残り２台は高
機能モジュールとなることに着目し、モジュールのスロ
ット数入力を１種類のモジュールのみとする。さらに、
８台のスロット位置に対応する第２チップセレクト信号
を“０”，“１”，“２”…“７”（１０進数）を第１
信号発生手段（入出力発生モジュールｉ／ｆ１３、高機
能モジュールｉ／ｆ１４）において、順次に発生する。
指示手段（設定（ロータリ）スイッチ１８）により高機
能モジュールのスロット数“２”を指示すると、入出力
モジュールｉ／ｆ１９側のシフタ１９（第２信号発生手
段の一部を構成）では、第２チップセレクト信号の中の
“０”が発生されたときにその信号のシフト処理により
“０”に相当する第１チップセレクト信号を発生し、以
下第２チップセレクト信号が変わる毎にその番号と同じ
番号の第１チップセレクト信号を発生するが、第２チッ
プセレクト信号が“６”（８−２）になると、第１チッ
プセレクト信号の発生を中止する。一方、高機能モジュ
ールｉ／ｆ１４（第２信号発生手段の一部を構成）でも
“０”，“１”，“２”…“７”の第２チップセレクト
信号が“０”〜“５”の間は第１セレクト信号を発生せ
ず、第２チップセレクト信号が“６”（８−２）となっ
たときにシフタ１７のシフト処理により“０”の第１チ
ップセレクト信号が発生し、第２チップセレクト信号が
“７”になったときに“１”の第１チップセレクト信号
が発生される。

【００１８】請求項２の発明では、指示手段、第１信号
発生手段、第２信号発生手段がプロセッサモジュール
（１）側に設置されるので、入出力モジュール、高機能
モジュールは従来と同じものを使用できる。

【００１９】請求項３の発明では、第２信号発生手段を
入出力モジュール、高機能モジュール側に具えることに
より不連続で入出力モジュールと高機能モジュールとを
プロセッサモジュールに接続することが可能となる。

【００２０】

【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。

【００２１】図７〜図１３において、従来回路の説明に
用いた図１〜図５の回路と同一の箇所には同一の符号を
付しており、詳細な説明を省略する。

【００２２】図７は本発明を適用したマザーボード３の
構成を示す。高機能モジュールの使用枚数を設定し、ス
ロット“０”側からその枚数分を高機能モジュール専用
とし、残りのスロットを入出力モジュール専用とするた
めの方法を以下に説明する。

【００２３】図７において、入力モジュールと高機能モ
ジュール接続信号７，８のうち、後述するシフト後チッ
プセレクト１６，１７が両者ともスロット“０”に接続
した後から１ビットづつシフトし、それぞれが各スロッ
トのコネクタ同一位置に順番に接続する。このために、
図８に示すプロセッサモジュール１においては、入出力
モジュールｉ／ｆ１３、高機能モジュールｉ／ｆ１４の
外側にそれぞれのチップセレクトシフタ１９，２０を新
設している。それによりチップセレクト９，１１は、高
機能モジュールの使用枚数を設定するロータリスイッチ
（ｓｗ）１８の値を入力とし、シフト後のチップセレク
ト１６，１７となる。そのシフト方法を図９を用いて説
明する。入出力モジュール用シフタ１９は、ロータリス
イッチ（以下ロータリｓｗともいう）１８＝０の場合、
チップセレクト９をシフト後、チップセレクト１６と
し、ロータリｓｗ１８の値が増える毎に左からノンセレ
クトを示す“１”（チップセレクトを不論理とした場
合）を１ビットづつ挿入して、チップセレクト９を右へ
１ビットづつシフトした結果を出力する。高機能モジュ
ール用シフト２０は、ロータリｓｗ１８＝ｎの場合従来
のチップセレクト１１をシフト後チップセレクト１７と
し、ロータリｓｗ１８の値が減る毎に右からノンセレク
トを示す“１”（チップセレクトを不論理とした場合）
で１ビットづつ置き換えたチップセレクト１１を出力す
る。

【００２４】以上の構成により請求項１の発明は、例え
ば８台のスロットがあり、６台を入出力モジュールが使
用すると残り２台は高機能モジュールとなることに着目
し、モジュールのスロット数入力を１種類のモジュール
のみとする。さらに、８台のスロット位置に対応する第
２チップセレクト信号を“０”，“１”，“２”…
“７”（１０進数）を第１信号発生手段（入出力発生モ
ジュールｉ／ｆ１３、高機能モジュールｉ／ｆ１４）に
おいて、順次に発生する。指示手段（設定（ロータリ）
スイッチ１８）により高機能モジュールのスロット数
“２”を指示すると、入出力モジュールｉ／ｆ１３側の
シフタ１９（第２信号発生手段の一部を構成）では、第
２チップセレクト信号の中の“０”が発生されたときに
その信号のシフト処理により“０”に相当する第１チッ
プセレクト信号を発生し、以下第２チップセレクト信号
が変わる毎にその番号と同じ番号の第１チップセレクト
信号を発生するが、第２チップセレクト信号が“６”
（８−２）になると、第１チップセレクト信号の発生を
中止する。一方、高機能モジュールｉ／ｆ１４（第２信
号発生手段の一部を構成）でも“０”，“１”，“２”
…“７”の第２チップセレクト信号が“０”〜“５”の
間は第１セレクト信号を発生せず、第２チップセレクト
信号が“６”（８−２）となったときにシフタ１７のシ
フト処理により“０”の第１チップセレクト信号が発生
し、第２チップセレクト信号が“７”になったときに
“１”の第１チップセレクト信号が発生される。

【００２５】シフタを入出力モジュールおよび高機能モ
ジュール側に設置した第２実施例について図１０〜図１
２を用いて説明する。

【００２６】図１０に示すマザーボード３のように、入
力モジュールと高機能モジュール接続信号７，８のう
ち、チップセレクトは、従来の、符号９，１１のモジュ
ールへの出力と対に、後述するモジュールから出力され
るシフト後チップセレクト２２，２３を持ち、各々がビ
ットシフトすることなく右側のスロットに接続する。ま
た、図１１および図１２に示すように、入出力モジュー
ルと高機能モジュールは各々対応する接続信号７，８を
内部接続し、さらに、チップセレクト９，１１をチップ
セレクトシフタ２４を通してマザーボード３に出力（シ
フト後チップセレクト２２，２３）する。ただし、その
シフト方法は、モジュール内部で使用したチップセレク
ト“０”を削除し次のビットであるチップセレクト
“１”が次スロットのチップセレクト“０”となるよう
に左にシフトさせる（空いたビットにはチップセレクト
が負論理の場合ノンセレクトの“１”を入れる）。

【００２７】以上、説明したように、第１実施例、第２
実施例共に、ＣＰＵ１５が発生したアドレスをデコード
して“０”〜“ｎ”のシフト前チップセレクト（信号）
を発生するデコーダを入出力モジュールｉ／ｆ１３、高
機能モジュールｉ／ｆ１４に設置することができる。ま
た、１台のデコーダを両ｉ／ｆ１３，１４に共用するこ
とも可能である。

【００２８】従来では、入出力モジュールに割り当てた
アドレスをデコードするデコーダと高機能モジュールに
割り当てたアドレスをデコードするデコーダと２種類の
ものを必要としていたので、経済的に効果をも得られ
る。さらに第２実施例のようにシフタをモジュール側に
設置することによりシフタの種類をスロット番号に対応
付けたものを使用することによって、入出力モジュール
をスロット“０”，“２”，“４”に装着して、チップ
セレクト信号を“０”，“１”，“２”と発生させるこ
とも可能である。スロット“１”，“３”，“５”に高
機能モジュールを設置できることは言うまでもない。

【００２９】

【発明の効果】以上、説明したように、請求項１の発明
では、ユーザ側で自由に入出力モジュールと高機能モジ
ュールの装着スロット数を可変設定できる。

【００３０】請求項２の発明では、さらに入出力モジュ
ールと高機能モジュールを従来と同じ物が使用できる。

【００３１】請求項３の発明では、入出力モジュールと
高機能モジュールの設置スロットの位置に自由度をもた
せることができる。

【図面の簡単な説明】

【図１】従来のプログラマブルコントローラの主要構成
を示す構成図である。

【図２】従来のマザーボード３の構成を示す構成図であ
る。

【図３】従来のプロセッサモジュール１の構成を示すブ
ロック図である。

【図４】従来の入出力モジュール４の構成を示すブロッ
ク図である。

【図５】従来の高機能モジュール５の構成を示すブロッ
ク図である。

【図６】アドレス空間とチップセレクト、スロット番号
の関係を示す説明図である。

【図７】本発明のマザーボード３の構成を示す構成図で
ある。

【図８】本発明のプロセッサモジュール１の構成を示す
ブロック図である。

【図９】シフト前のチップセレクト信号とシフト後のチ
ップセレクト信号の関係を示す説明図である。

【図１０】第２実施例のマザーボード３の構成を示す構
成図である。

【図１１】第２実施例の入出力モジュール４の構成を示
すブロック図である。

【図１２】第２実施例の高機能モジュールの構成を示す
ブロック図である。

【図１３】シフト前のチップセレクト信号とシフト後の
チップセレクト信号の関係を示す説明図である。

【符号の説明】

１ プロセッサモジュール ２ 電源モジュール ３ マザーボード ４ 入出力モジュール ５ 高機能モジュール ６ 接続コネクタ ９ チップセレクト １０ 接続信号 １３ 入出力モジュールｉ／ｆ １４ 高機能モジュールｉ／ｆ １５ ＣＰＵ

Claims (3)

【特許請求の範囲】
1. 【請求項１】 制御対象の電子機器との間で転送するデ
   ータのビット数がそれぞれ異なる入出力モジュールおよ
   び高機能モジュールと、前記データを用いて制御対象の
   電子機器の制御内容を決定すると共に、前記入出力モジ
   ュールおよび高機能モジュールの全モジュールを接続可
   能なスロット台数が一定のプロセッサモジュールとを有
   し、前記入出力モジュールおよび高機能モジュールの双
   方共、共通の初期値から始まる連番の第１チップセレク
   ト信号によりモジュール選択を行うプログラマブルコン
   トローラにおいて、 前記入出力モジュールおよび高機能モジュールの種類に
   関係なく、スロットの位置を示す連番の番号を示す第２
   チップセレクト信号を発生する第１信号発生手段と、 前記入出力モジュールおよび高機能モジュールのいずれ
   か一方のスロット数を入力することにより前記入力モジ
   ュールのスロット数および前記高機能モジュールのスロ
   ット数を指示する指示手段と、 前記第１信号発生手段により発生した第２チップセレク
   ト信号を、前記指示手段の指示結果に基づき修正して前
   記第１セレクト信号を発生する第２信号発生手段とを具
   えたことを特徴とするプログラマブルコントローラ。
2. 【請求項２】 前記第１信号発生手段、前記指示手段お
   よび前記第２信号発生手段を前記プロセッサモジュール
   側に設置することを特徴とする請求項１に記載のプログ
   ラマブルコントローラ。
3. 【請求項３】 前記第１信号発生手段および前記指示手
   段を前記プロセッサモジュール側に設置し、前記第２信
   号発生手段を前記入出力モジュールおよび前記高機能モ
   ジュールのそれぞれに設置することを特徴とする請求項
   １に記載のプログラマブルコントローラ。