JPH02148333A - マルチプロセッサシステムの異常診断方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要］ トーラス状に結合されたマルチプロセッサシステムにお
けるプロセッサ、メモリおよびそれらを結合する通信路
の異常を検出する異常診断方式に関し、 効率よく障害の有無検出および障害箇所の特定を行なう
ことを目的とし、 複数のプロセッサがそれぞれ共有メモリを介してトーラ
ス状に結合されたマルチプロセッサシステムにおいて、
各プロセッサに異常診断処理の割り込みをかける異常診
断タイミング制御手段と、各プロセッサに設けられ、前
記割り込みにより隣接する共有メモリの所定の診断用領
域に所定の診断用データを書き込み、またその診断用領
域に書き込まれた診断用データを読み取り、各データの
照合による診断結果を得る書込み・読取り制御手段と、
この診断結果に応じて、障害の有無検出および障害箇所
を特定する異常診断手段とを備えて構成する。

〔産業上の利用分野〕

本発明は、トーラス状に結合されたマルチプロセッサシ
ステム（以下、「トーラス結合マルチプロセッサシステ
ム」という、）において、プロセッサ、メモリおよびそ
れらを結合する通信路の異常を検出する異常診断方式に
関する。

〔従来の技術］ トーラス結合マルチプロセッサシステムは、共有メモリ
を介して複数のプロセッサがトーラス状に結合され、例
えばシステム全体を制御するコントロール装置の下で各
プロセッサを同時に動作させ、処理能力の向上および高
速化を図ることができるように構成されたシステムであ
る。

第６図は、トーラス結合マルチプロセッサシステムの構
成例を示すブロック図である。

図において、４×４のトーラス状に配置された１６台の
プロセッサユニットＰＵは、デュアルポートメモリであ
る３２台の共有メモリＣＭを介して相互に接続される。

すなわち、各プロセッサユニットＰＵは、それぞれ共有
メモリＣＭを介して隣接するプロセッサユニツ１−ＰＵ
に接続され、並列処理が行なわれるようになっている。

また、各プロセッサユニットＰＵはコントロールユニッ
トＣＵに接続され、ここでシステム全体の制御が行なわ
れる構成になっている。

〔発明が解決しようとする課題〕

ところで、トーラス結合マルチプロセッサシステムは、
シングルプロセッサシステム、あるいは信鎖性向上を目
的としたデュアルプロセッサシステムおよびマルチプロ
セッサシステムに比べて構成部品が多く、信頬性が相対
的に低下する問題点があった。

このような問題点に対して、各プロセッサの自己診断プ
ログラムで、ローカルメモリおよび共有メモリの書込み
・読取りその他のテストを行ない、システム異常を検出
する方式が各種提案されているが、いずれも完全なもの
とは言えなかった。

特に、各プロセッサの自己診断で検出不可能なエラーが
あった場合には、共有メモリのテストを行なうことはで
きなかった。

本発明は、このような従来の問題点を解決するもので、
トーラス結合マルチプロセッサシステムにおける障害の
有無検出および障害箇所の特定を効率よく行なうことが
できる異常診断方式を提供することを目的とする。

〔課題を解決するための手段〕

第１図は、本発明の原理ブロック図である。

図において、マルチプロセッサシステムは、複数のプロ
セッサ１０がそれぞれ共有メモリ２０を介してトーラス
状に結合される。

異常診断タイミング制御手段３０は、各プロセッサ１０
に異常診断処理の割り込みをかける。

各プロセッサ１０に設けられる書込み・読取り制御手段
１１は、異常診断処理の割り込みにより隣接する共有メ
モリの所定の診断用領域に所定の診断用データを書き込
み、またその診断用領域に書き込まれた診断用データを
読み取り、各データの照合による診断結果を得る。

異常診断手段４０は、この診断結果に応して、障害の有
無検出および障害箇所を特定する。

〔作　用〕

本発明は、各プロセッサ１０の書込み・読取り制御手段
１１が、異常診断タイミング制御手段３０からの割り込
みに応じて所定の診断用データを取り込み、隣接する共
有メモリの所定の診断用領域にその診断用データを書き
込む。また、書込み・読取り制御手段１１は、その診断
用領域に書き込まれた診断用データを読み取り、各デー
タの照合による診断結果を得る。

すなわち、診断用データを共有メモリを介して隣接する
プロセッサ間を循環させることにより、障害箇所に応じ
た診断結果を得ることができる。

したがって、この診断結果を分析する異常診断手段４０
により、プロセッサ、共有メモリおよびプロセッサと共
有メモリ間の通信路（バス）の各障害の有無検出および
障害箇所の特定を行なうことができる。

〔実施例〕

以下、図面に基づいて本発明の実施例について詳細に説
明する。

なお、診断シーケンスへの移行は、第６図に示すコント
ロールユニットＣＵの指令により起動時のみ、あるいは
所定の周期あるいはランダムな周期による割り込みによ
り行なわれるか、それに代わるタイマからの割り込みに
より行なわれる構成とする。

また、診断シーケンスへの移行に伴って、共有メモリＣ
Ｍの書込み・読取りに用いられる診断用データは、コン
トロールユニットＣＵから各プロセッサユニットＰＵに
与えられるか、プロセッサユニッ）ＰＵ内の診断用デー
タを格納したＲＯＭあるいはレジスタから読み出される
か、あるいはタイマのカウンタ値を用いる構成とする。

すなわち、第１図に示した異常診断タイミング制御手段
３０および異常診断手段４０は、（ａ）共にコントロー
ルユニットＣＵに備えられ、診断用データもコントロー
ルユニットＣＵから各プロセッサユニッ１−ＰＵに与え
られる構成、（ｂ）異常診断タイミング制御手段３０を
タイマで実現し、異常診断手段４０を各プロセッサユニ
ットＰＵに備え、診断用データを各プロセッサユニット
ＰＵのＲＯＭあるいはレジスタに保持しそれから読み出
す、あるいはタイマのカウンタ値をラッチする構成、（
Ｃ）以上の構成を入れ換えた組み合わせにより実現可能
である。

第２図は、本発明異常診断方式の診断シーケンスの基本
動作を説明する図である。

図において、プロセッサユニットＰ　Ｕ＋　、　　Ｐ　
Ｕｚは、それぞれバスＢ、、Ｂ、を介して共有メモリＣ
Ｍに接続され、結合される。

なお、ここに示す各プロセッサユニットおよび共有メモ
リは、第６図に示すトーラス結合マルチプロセッサシス
テムの一部を抜き出したものである。

各プロセッサユニッＩ−ＰＵが所定の割り込みにより診
断シーケンスに移行すると、共有メモリＣＭに対してそ
れぞれ診断用データとしてのテストパターンの書込みお
よび読取りが行なわれる。第２図（１）はそのＬ１サイ
クルおよびｔ２サイクルを示し、第２図（２）はＬコサ
イクルおよびむ４サイクルを示す。

まず、プロセッサユニットＰＵｚは共有メモリＣＭの所
定の記憶領域（診断用領域）にテストパターンを書き込
む。さらに、この共有メモリＣＭの診断用領域のデータ
（テストパターン）を読み取り、それらの比較によりそ
のテストパターンが正常に書き込まれたか否かをチエツ
クする（１＋サイクル）。

次に、プロセッサユニットＰＵ、は、共有メモリＣＭの
診断用領域のデータを読み取り、あらかじめ設定されて
いるテストパターンであるか否かをチエツクするＣｔｔ
サイクル）。

同様に、プロセッサユニットＰＵ＋　は共有メモリＣＭ
の診断用領域にテストパターンを書き込み、この共有メ
モリＣＭの診断用領域のデータを読み取り、それらの比
較によりそのテストパターンが正常に書き込まれたか否
かをチエ７りする（ｔ３サイクル）。

次に、プロセッサユニットＰＵ、は、共有メモリＣＭの
診断用領域のデータを読み取り、あらかじめ設定されて
いるテストパターンであるか否かをチエツクする（ｔ４
サイクル）。

ここで、各サイクルの書込み・読取りによる各テストパ
ターンの照合で得られる診断結果をエラー情報ｅａ　＋
　　ｅｂ　＋　　ｅｃ　＋　　ｅａとして取り出し、エ
ラー未検出の場合を「０」、エラー検出の場合を「１」
とする、なお、このエラー情報は、コントロールユニッ
）ＣＵに送出され分析されるか、あるいは異常があると
思われる経路をバイパスし、正常な他のプロセッサユニ
ットＰＵに送出され、個々のプロセッサユニットＰＵ内
で分析される。

以下、このエラー情報の組み合わせの分析によリ、障害
の有無を検出し、障害箇所を特定する方法について、真
理値表を参照して説明する。

真理値表 各部に障害がなければ、各サイクルにおけるエラー情報
ｅ＊　＋　　ｅｂ　ｌ　　ｅｃ　ｒ　　６４はすべて「
０」となる。

共有メモリＣＭに障害があれば、書込み・読取りが正常
にできないので、各サイクルにおけるエラー情報ｅｌ　
＋　　ｅｂ　＋　　ｅＣ＋　　”はすべて「１」となる
。

バスＢ、に障害があれば、ｔｌ　サイクルは正常（ｅａ
　＝　「ＯＪ　）であるが、ｔ２サイクルではテストパ
ターンの読取りが正常に行なわれないのでｅ、は「１」
となる。さらに、ｔ３サイクルにおいて、テストパター
ンの書込みを正常に行なうことができないので、ｅｃお
よびｅ、がともにｒｌＪとなる。

バスＢ１の読取りのみに障害があれば、ｔ２サイクルお
よびり、サイクルにおいて異常となり、ｅｂおよびｅｃ
がともに「１」となる。

バスＢ、の書込みのみに障害があれば、ｔ、サイクルに
おいて、テストパターンの書込みを正常に行なうことが
できないので、ｅｃおよびｅ４がともにｒｌ、となる。

バスＢ２の各障害においても同様である。

このように、共有メモリＣＭあるいはバスＢの障害では
、各サイクルにおける異常の有無を示すエラー情報の組
み合わせがそれぞれ特有のパターンを示す。したがって
、真理値表に゛示すように障害の有無検出および障害箇
所の特定を行なうことができる。

しかし、各プロセッサユニットＰＵの障害は、障害が発
生したプロセッサユニットＰＵのエラー検出機能が有効
に働いていないので、真理値表に示すエラー情報の組み
合わせのみでは、その障害を検出することは困難である
（表にカッコで示すのはその可能性を示す）。

第３図は、本発明異常診断方式の診断シーケンスの実施
例動作■を説明する図である。

図において、プロセッサユニットＰＵ、、ＰＵ。

は、それぞれバスＢ１１１＋　　ＢＺＬを介して共有メ
モリＣＭ　Ｉ−２に接続され、プロセッサユニッＩ−Ｐ
Ｕ、。

ＰＵ、は、それぞれバスＢ□＋Ｂ３Ｌを介して共有メモ
リＣＭ　ｚ　−ｚに接続される。

各プロセッサユニットＰＵが所定の割り込みにより診断
シーケンスに移行し、共有メモリＣＭに対してそれぞれ
テストパターンの書込みおよび読取りを行なう処理は、
上述した診断シーケンスの基本動作と同様である。

第３図（］）〜（４）はそれぞれ、ｔ１サイクル、Ｌ２
サイクル、ｔ３サイクルおよびｔ４サイクルを示す。ｔ
１サイクルでは、プロセッサユニットＰＵ２゜ＰＵ、に
それぞれエラー情報６２ｍ＋　　ｅｒｍが得られ、Ｌ２
サイクルでは、プロセッサユニッ）ＰＵ、。

ＰＵ２にそれぞれエラー情報ｅＩｂ＋　　ｅ２ｂが得ら
れ、Ｌ３サイクルでは、プロセッサユニットＰＵ、。

ＰＵ、にそれぞれエラー情報ｅｌｃ＋　　ｅ２ｃが得ら
れ、ｔ４サイクルでは、プロセッサユニットｐｕ、。

ＰＵ３にそれぞれエラー情報ｅ　ｚａ、　　ｅ　３４が
得られる。

ここで、共有メモリＣＭおよび各バスＢの異常診断につ
いては、上述した診断シーケンスの基本動作（第２図）
と同様に、その障害の有無検出および障害箇所を特定す
ることができる。

以下、プロセッサユニッ）ＰＵＫに障害が発生した場合
について、その分析方法を示す。

ｔ１サイクルにおけるプロセッサユニットＰＵｚでは、
ｅ：＋ａ＝’ＯＪとなり、正常を示す。また、障害のプ
ロセッサユニットＰＵｚは、共有メモリＣＭ１−．への
テストパターン書込み・読取りおよびその照合を正常に
行なうことができないが、それ自体が障害であるために
ｅｚｍ＝’ｌＪとすることができない。したがって、む
、サイクルではエラーは検出されない。

ｔ２サイクルでは、共有メモリＣｈＬ−ｚに正常なテス
トパターンが書き込まれていないので、それを読み取る
プロセッサユニットＰＵＩ　はｅ　Ｉｂ＝「１」とする
。

む、サイクルでは、ｔ１サイクルと同様にエラーは検出
されない。

Ｌ４サイクルでは、ｔ２サイクルと同様に共有メモリＣ
Ｍｚ−ｘに正常なテストパターンが書き込まれていない
ので、それを読み取るプロセッサユ−−ットＰＵ、はｅ
ａａ＝’ｌＪとする。

以上のエラー情報（ｅｌｂおよびｅ３ｄがｒｌ」でその
他が「０」）により、プロセッサユニットＰＵ２あるい
はバスＢ２い　ＢＡＲに障害があることが推定される。

ところで、通常二つの部位に同時に障害が発生する確率
は低いので、この場合にはプロセッサユニットＰＵｚに
障害がある可能性が高いと判断される。

なお、他のプロセッサユニットＰＵ、、ＰＵ３の障害に
ついては、第３図では省略されているが、それらの間の
共有メモリを介して行なわれる書込み・読取りおよびそ
の照合により、同様に検出することが可能である。

第４図は、本発明異常診断方式の診断シーケンスの実施
例動作■を説明する図である。

図において、プロセッサユニットＰＵｚ、ＰＵ＋□は、
それぞれバスＢｘｎ＋Ｂ１２Ｌを介して共有メモリＣＭ
　＋　＋　−＋　ｚに接続され、プロセッサユニットＰ
ＵＩ！、ＰＵ１３は、それぞれバスＢ１２Ｒ、Ｂ＋ｆｆ
上を介して共有メモリＣＭ＋ｔ−＋ｓに接続される。ま
た、プロセッサユニットＰ　Ｕｚ＋、　　Ｐ　Ｕｚｔ、
　　Ｐ　Ｕｚｚは、共有メモリＣＭＺＩ−２２１ＣＭｚ
ｚ−ｚ３、バスＢ２１Ｒ１ｋＬ＊　　Ｂｚｚ＋＋　＋　
　Ｂｚ。を介して接続され、プロセッサユニットＰ　０
３１．　　Ｐ　Ｕ３ｚ、　　Ｐ　Ｕ３３は、共有メモリ
ＣＮ４１１−ｆｆＺ＋　ＣＭａｚ−＋ｚ　％ノマス８３
１１１１１　　Ｂ３ｚＬ。

Ｂ３□、　　Ｂ５３Ｌを介して接続される。

また、プロセッサユニットＰ　Ｕ＋＋、　　Ｐ　Ｕ２１
．　　ＰＵ　３１は、共有メモリＣＭ　＋　＋　−２＋
　１　ＣＭ　ｚ　＋　−３１％バスＢ＋＋ｙ　＋　　Ｂ
ｚ＋ｓ　＋　　Ｂ□Ｆ　＋　　Ｌ１８を介して接続され
、プロセッサユニットＰＵ、□、　　Ｐ　Ｕｚ２．　　
Ｐ　Ｕｚｚは、共有メモリＣＭ　＋　ｔ−ｚｚ＋　ＣＭ
　２２−３Ｚｘノ１′スＢ　１２Ｆ＋Ｂｚｚｌ＋、　　
Ｂｚ□Ｆ　＊　　８１２１を介して接続され、プロセッ
サユニットＰ　ＵＩ３．　　Ｐ　Ｕ２３．　　Ｐ　Ｕｔ
ｚは、共有メモリＣＭ　＋３−１３＋　ＣＭ　２３−３
３　、バスＢ１３Ｆ＋　Ｂ２３１＋Ｂｔ３ｒ　＊　Ｂ５
３ｍを介して接続される。

各プロセッサユニッ）ＰＵが所定の割り込みにより診断
シーケンスに移行し、共有メモリＣＭに対してそれぞれ
テストパターンの書込みおよび読取りを行なう処理は、
上述した診断シーケンスの基本動作（第２図）と同様で
ある。

第４図（１）はそのＬ１サイクルおよびｔ２サイクルを
示す。なお、Ｌ３サイクルおよびＬ４サイクルについて
は省略する。

また、本実施例では、このｔＩ””ｔａサイクルと同様
の診断シーケンスを上下方向についても行なう。第４図
（２）は、そのｔ、サイクルおよびＬ６サイクルを示す
。なお、む、サイクルおよびＬ４サイクルに対応するｔ
、サイクルおよびｔｌｌサイクルについては省略する。

ここで、プロセッサユニットＰＵ、２に障害が発生した
場合について、その分析方法を示す。

第３図に示すプロセッサユニットＰＵ２の障害検出と同
様に、左右方向の診断では、プロセッサユニットＰｕｔ
□あるいはバスＢ２□１．Ｂ２□、に障害があることが
推定され、さらに上下方向の診断により、プロセッサユ
ニットＰＵ、□あるいはバスＢ２□ｌ　＋　　Ｂ２ｆｆ
１Ｆに障害があることが推定される。

ところで、四つのバスに同時に障害が発生する確率は低
いので、この場合にはプロセッサユニットＰＵ、□に障
害がある可能性が高いと判断されるが、このように左右
方向の診断に上下方向の診断を加えることにより、さら
に確度の高い診断分析を行なうことができる。

なお、他のプロセッサユニットについても同様である。

また、同時に障害が発生する部位は１箇所であると仮定
すると、以下に示すようにその診断分析を容易にするこ
とができる。

すなわち、プロセッサユニットＰＵ２□の障害は、ｔ２
サイクルにおけるプロセッサユニットＰＵ２１のエラー
情報、Ｌ４サイクルにおけるプロセッサユニットＰＵ、
、のエラー情報、む、サイクルにおけるプロセッサユニ
ットＰＵ、□のエラー情報、ｔ。

サイクルにおけるプロセッサユニットＰＵ、ｔのエラー
情報を総合することにより検出できる。

なお、共有メモリＣＭｔｔ−ｔｓの障害は、ｔ、サイク
ルにおけるプロセッサユニットＰＵｔｓのエラー情報、
む２サイクルおよびｔ３サイクルにおけるプロセッサユ
ニットＰＵｃｇの各エラー情報、ｔ４サイクルにおける
プロセッサユニットＰＵｔｘのエラー情報を総合するこ
とにより検出できる。

また、バスＢ　２３Ｌの障害は、ｔｌ　サイクルおよび
ｔ４サイクルにおけるプロセッサユニットＰＵｘｓの各
エラー情報、１ｇサイクルにおけるプロセッサユニット
ＰＵ、□のエラー情報を総合することにより検出できる
。バスＢ　！！１１の障害は、ｔ２サイクルおよびｔ３
サイクルにおけるプロセッサユニットＰＵｚｚの各エラ
ー情報、む、サイクルにおけるプロセッサユニットＰＵ
０のエラー情報を総合することにより検出できる。

ところで、以上説明した実施例におけるエラー情報は、
エラー未検出の場合を「０」、エラー検出の場合を「１
」としていた。したがって、プロセッサユニット自体に
障害がある場合には、その障害をエラー情報として取り
出すことができなかったために、総合的な分析を必要と
していた。

以下、他の実施例として、プロセッサユニット自体に障
害がある場合でも容易にそれを検出することが可能な方
法を示す。

基本的には、エラー情報として、「正常」と「異常」と
の間に第三の状態である「判断不能状態」を設け、この
「判断不能状態」のエラー情報からプロセッサユニット
の障害を検出する方法である。

すなわち、エラー情報を格納するレジスタの初期値を「
判断不能状態」を示す「２」とする。この値は、例えば
診断シーケンスへの移行時にテストパターンが与えられ
るときに同時に設定され、各プロセッサユニットの各サ
イクルにおける診断結果が「正常」であれば［０」を書
き込み、「異常」であれば「１」を書き込む。

したがって、プロセッサユニットに障害があれば、この
レジスタに対する書込み動作ができないので初期値「２
」のままとなる。すなわち、エラー情報ｒｏ」、ｒｌ」
、ｒ２」から、容易に障害の有無検出および障害箇所の
特定を行なうことができる。

以上の動作について、第３図を参照して説明する。

ｔ、サイクルにおけるプロセッサユニットＰＵ３では、
ｅ　ｘｍ＝　’　ＯＪとなり、正常を示す。また、障害
のプロセッサユニットＰＵ、は、共有メモリＣＭ　ｌ−
ｚへのテストパターン書込み・読取りおよびその照合を
正常に行なうことができないが、それ自体が障害である
ために６２Ｍ＝　’　２　Ｊのままとなる。

ｔ２サイクルでは、共有メモリＣＭ　Ｉ−ｚに正常なテ
ストパターンが書き込まれていないので、それを読み・
取るプロセッサユニットＰＵ、　はｅｌ、＝「１」とす
る。また、プロセッサユニットＰＵ。

は、共有メモリＣＭｚ−ｓの読取りも正常に行なうこと
ができないが、それ自体が障害であるためにｅ　ｚｂ＝
　’　２　Ｊのままとなる。

以下同様に、ｅｇｃ＝’２Ｊ、ｅｔａ＝「２Ｊとなり、
少なくともプロセッサユニットＰＵ！に障害が発生して
いることがわかる。

ここで、診断用データであるテストパターンおよびそれ
を記憶する共有メモリの診断用領域について簡単に説明
する。

テストパターンは、上述したように、各プロセッサユニ
ットにあらかじめ保持されているか、コントロールユニ
ットから与えられ、あるいはタイマのカウンタ値などが
ラッチされ設定されるが、すべてのプロセッサユニット
には同一のテストパターンが必要である。ただし、１＋
、１＊およびｔｓ、ｔｙの各サイクルで共有メモリに書
き込まれるテストパターンは、それぞれ異なったデータ
であることが望ましい。

第５図は、共有メモリＣＭに４ボートメモリを用いた場
合における本発明実施例の概略構成を示すブロック図で
ある。

図において、４×４のトーラス状に配置された工６台の
プロセッサユニットＰＵは、４ボートメモリである１６
台の共有メモリＣＭ’を介して相互に接続されるが、こ
のような構成においても本発明方式により、同様に障害
の有無検出および障害箇所の特定を行なうことができる
。

また、他のマルチボートメモリを共有メモリとして用い
たシステムにおいても同様である。

〔発明の効果］ 上述したように、本発明によれば、トーラス結合マルチ
プロセッサシステムにおいて、効率よく障害の有無が検
出され、また容易に障害箇所の特定を行なうことができ
るので、システムの再構築を容易かつ迅速に行なうこと
ができ、稼働性を向上させることができる。

また、障害箇所の特定が可能であるので、使用不能とな
ったユニットあるいは通信路をシステムから論理的に切
り離した縮退運転を実現させることができ、実用的には
極めて有用である。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、 第２図は本発明方式の診断シーケンスの基本動作を説明
する図、 第３図は本発明方式の診断シーケンスの実施例動作■を
説明する図、 第４図は本発明方式の診断シーケンスの実施例動作■を
説明する図、 第５図は共有メモリＣＭに４ボートメモリを用いた場合
の実施例構成を示すブロック図、第６図はトーラス結合
マルチプロセッサシステムの構成例を示すブロック図で
ある。 図において、 １０はプロセッサ、 １１は書込み・読取り制御手段、 ２０は共有メモリ、 ３０は異常診断タイミング制御手段、 ４０は異常診断手段、 ＰＵはプロセッサユニット、 ＣＭは共有メモリ、 ＣＵはコントロールユニットである。 本発明原理ブロック図 第１図 本発明方式の基本動作を説明する間 第 図 本発明方式のＸ施例動作■を説明する間第３図 〔１） 本発明方式の実施例動作■を説明する図第４図 ４ボートメモリを用いた場合の実施例構成第 図

Claims (1)

【特許請求の範囲】
1. （１）複数のプロセッサ（１０）がそれぞれ共有メモリ
   （２０）を介してトーラス状に結合されたマルチプロセ
   ッサシステムにおいて、 前記各プロセッサ（１０）に異常診断処理の割り込みを
   かける異常診断タイミング制御手段（３０）と、 前記各プロセッサ（１０）に設けられ、前記割り込みに
   より隣接する共有メモリ（２０）の所定の診断用領域に
   所定の診断用データを書き込み、またその診断用領域に
   書き込まれた診断用データを読み取り、各データの照合
   による診断結果を得る書込み・読取り制御手段（１１）
   と、 この診断結果に応じて、障害の有無検出および障害箇所
   を特定する異常診断手段（４０）とを備えたことを特徴
   とするマルチプロセッサシステムの異常診断方式。