JPH0214551A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0214551A JPH0214551A JP63165635A JP16563588A JPH0214551A JP H0214551 A JPH0214551 A JP H0214551A JP 63165635 A JP63165635 A JP 63165635A JP 16563588 A JP16563588 A JP 16563588A JP H0214551 A JPH0214551 A JP H0214551A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- semiconductor device
- side wall
- reduced
- polished
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 239000011347 resin Substances 0.000 claims abstract description 21
- 229920005989 resin Polymers 0.000 claims abstract description 21
- 238000007789 sealing Methods 0.000 claims description 3
- 230000007547 defect Effects 0.000 abstract description 5
- 238000000465 moulding Methods 0.000 abstract description 5
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 abstract description 4
- 238000000034 method Methods 0.000 abstract 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
- Dicing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野〕
この発明は半導体装置に関するものであり、特に、ウェ
ハにダイシングを実施することによって得たICチップ
と、該ICチップを封止するモールド樹脂と、を備えた
半導体装置に関するものである。
ハにダイシングを実施することによって得たICチップ
と、該ICチップを封止するモールド樹脂と、を備えた
半導体装置に関するものである。
[従来の技術]
第4図は、従来の半導体装置の構造の断面図である。図
において、1はダイパッドであり、ダイパッド1の上に
IC(集積回路)チップ2がボンディングされている。
において、1はダイパッドであり、ダイパッド1の上に
IC(集積回路)チップ2がボンディングされている。
ICチップ2は、外部リードフレーム3と内部リード線
4で電気的接続されている。そして、これらはモールド
樹脂5(プラスチックパッケージともいわれる)で、直
接、固められている。
4で電気的接続されている。そして、これらはモールド
樹脂5(プラスチックパッケージともいわれる)で、直
接、固められている。
第5図は、上述の半導体装置の部分拡大図である。図よ
り明らかなように、従来のこの種のタイプの半導体装置
では、ICチップ2の側壁部分2aは凹凸を多く含み、
その表面積が大きくなっていた。この凹凸ができる理由
を明らかにするために、以下に、この半導体装置の従来
の組立フローを説明する。
り明らかなように、従来のこの種のタイプの半導体装置
では、ICチップ2の側壁部分2aは凹凸を多く含み、
その表面積が大きくなっていた。この凹凸ができる理由
を明らかにするために、以下に、この半導体装置の従来
の組立フローを説明する。
第6A図ないし第6C図は、従来の半導体装置の組立フ
ローを断面図で表わしたものである。第6A図を参照し
て、ICチップ2を多数含むウェハ6を準備する。図中
、参照符号7で示した部分は、ICチップ2をウェハ6
から切り出す場合の切りしろを示している。この切りし
ろ7に、切り離しく以下、ダイシングという)を行なう
ためのダイサの刃8を当てかう。次いで、ダイサの刃8
を回転させながら、切りしろ7に対してダイシングを実
施する。このときに、第6B図を参照して、ICチップ
2の側壁部分2aに、多数の凹凸が形成される。
ローを断面図で表わしたものである。第6A図を参照し
て、ICチップ2を多数含むウェハ6を準備する。図中
、参照符号7で示した部分は、ICチップ2をウェハ6
から切り出す場合の切りしろを示している。この切りし
ろ7に、切り離しく以下、ダイシングという)を行なう
ためのダイサの刃8を当てかう。次いで、ダイサの刃8
を回転させながら、切りしろ7に対してダイシングを実
施する。このときに、第6B図を参照して、ICチップ
2の側壁部分2aに、多数の凹凸が形成される。
次いで、第6C図を参照して、側壁部分2aに多数の凹
凸が形成された、このICチップ2をダイパッド1の上
にボンディングする。次いで、第4図を参照して、外部
リードフレーム3とICチップ2を内部リード線4を使
って接続し、これらをモールド樹脂5に封入すると、半
導体装置が得られる。
凸が形成された、このICチップ2をダイパッド1の上
にボンディングする。次いで、第4図を参照して、外部
リードフレーム3とICチップ2を内部リード線4を使
って接続し、これらをモールド樹脂5に封入すると、半
導体装置が得られる。
[発明が解決しようとする課題]
従来の半導体装置は、以上のようにして組立てられるの
で、第5図を参照して、内部のICチップ2の側壁部分
2aは凹凸を多く含み、その総表面積が大きくなってい
る。それゆえに、モールド樹脂5と接触する部分が多く
なる。そのため、モールド樹脂5へ封入した後に発生す
る、モールド樹脂の収縮応力の縁応力9が、ICチップ
2の側壁部分2aに非常に大きく加わることとなる。そ
の結果、収縮応力9がICチップ2の内部のデバイス領
域にまで作用し、PN接合等に異常な歪を与え、最終的
に電気的不良を引き起こす原因になっているという問題
点があった。
で、第5図を参照して、内部のICチップ2の側壁部分
2aは凹凸を多く含み、その総表面積が大きくなってい
る。それゆえに、モールド樹脂5と接触する部分が多く
なる。そのため、モールド樹脂5へ封入した後に発生す
る、モールド樹脂の収縮応力の縁応力9が、ICチップ
2の側壁部分2aに非常に大きく加わることとなる。そ
の結果、収縮応力9がICチップ2の内部のデバイス領
域にまで作用し、PN接合等に異常な歪を与え、最終的
に電気的不良を引き起こす原因になっているという問題
点があった。
この発明は上記のような問題点を解決するためになされ
たもので、モールド樹脂の収縮応力がICチップに加わ
りにくい構造のものであり、結果的に電気的不良を起こ
しにくく構成された、半導体装置を提供することを目的
とする。
たもので、モールド樹脂の収縮応力がICチップに加わ
りにくい構造のものであり、結果的に電気的不良を起こ
しにくく構成された、半導体装置を提供することを目的
とする。
[課題を解決するための手段]
この発明に係る半導体装置は、ウェハにダイシングを実
施することによって得たICチップと、該ICチップを
封止するモールド樹脂と、を備え、上記ICチップの側
壁部分が鏡面状に研摩されてなるものである。
施することによって得たICチップと、該ICチップを
封止するモールド樹脂と、を備え、上記ICチップの側
壁部分が鏡面状に研摩されてなるものである。
[作用]
ICチップの側壁部分を鏡面状に研摩しているので、側
壁部分は凹凸を含まなくなる。そのため、モールド樹脂
との接触部分が少なくなり、モールド樹脂の収縮応力が
側壁部分に加わりにくくなる。
壁部分は凹凸を含まなくなる。そのため、モールド樹脂
との接触部分が少なくなり、モールド樹脂の収縮応力が
側壁部分に加わりにくくなる。
その結果、ICチップへ加わる縁応力は減少する。
[実施例]
以下、この発明の一実施例を図について説明する。
第1図は、本発明の一実施例に係る半導体装置の構造の
断面図である。図において、1はダイパッドであり、ダ
イパッド1の上にIC(集積回路)チップ2がボンディ
ングされている。ICチップ2は、外部リードフレーム
3と内部リード線4で電気的接続されている。そして、
これらは、モールド樹脂5で、直接、固められている。
断面図である。図において、1はダイパッドであり、ダ
イパッド1の上にIC(集積回路)チップ2がボンディ
ングされている。ICチップ2は、外部リードフレーム
3と内部リード線4で電気的接続されている。そして、
これらは、モールド樹脂5で、直接、固められている。
第2図は、上述の半導体装置の部分拡大図である。図よ
り明らかなように、実施例に係る半導体装置では、IC
チップ2の側壁2aは鏡面状に研摩されており、凹凸を
含まない。それゆえ、その総表面積は、従来のものに比
べて、小さくなっている。
り明らかなように、実施例に係る半導体装置では、IC
チップ2の側壁2aは鏡面状に研摩されており、凹凸を
含まない。それゆえ、その総表面積は、従来のものに比
べて、小さくなっている。
次に、実施例に係る半導体装置の組立フローについて説
明する。
明する。
第3A図〜第3C図は、実施例に係る半導体装置の組立
フローを断面図で表わしたものである。
フローを断面図で表わしたものである。
第3A図を参照して、ICチップ2を多数含むウェハ6
を準備する。図中、参照符号7で示した部分は、ICチ
ップ2をウェハ6から切り出す場合の切りしろを示して
いる。切りしろ7に、ダイシングを実施するためのダイ
サの刃8を当てかう。
を準備する。図中、参照符号7で示した部分は、ICチ
ップ2をウェハ6から切り出す場合の切りしろを示して
いる。切りしろ7に、ダイシングを実施するためのダイ
サの刃8を当てかう。
次いで、ダイサの刃8を回転させながら、切りしろ7に
対してダイシングを実施する。このときに、ICチップ
2の側壁2aには、多数の凹凸が形成される。
対してダイシングを実施する。このときに、ICチップ
2の側壁2aには、多数の凹凸が形成される。
次いで、第3B図を参照して、ICチップ2の側壁部分
2aを研摩し、鏡面状に仕上げる。
2aを研摩し、鏡面状に仕上げる。
次いで、第3C図を参照して、このように側壁部分2a
が鏡面仕上げされたICチップ2を、ダイパッド1の上
にボンディングする。
が鏡面仕上げされたICチップ2を、ダイパッド1の上
にボンディングする。
次いで、第1図を参照して、外部リードフレーム3とI
Cチップ2を内部リード線4を使って接続し、モールド
樹脂5に封入すると、半導体装置が得られる。
Cチップ2を内部リード線4を使って接続し、モールド
樹脂5に封入すると、半導体装置が得られる。
このようにして製造された半導体装置において、ICチ
ップ2の側壁部分2aは鏡面状に研摩されているので、
その側壁部分2aには凹凸があまりない。そのためモー
ルド樹脂5との接触部分が少なくなり、モールド樹脂5
の収縮応力が側壁部分2aに加わりにくくなる。その結
果、内部のPN接合の歪を発生させることが少なくなり
、ひいては電気的不良等の発生も少なくなる。
ップ2の側壁部分2aは鏡面状に研摩されているので、
その側壁部分2aには凹凸があまりない。そのためモー
ルド樹脂5との接触部分が少なくなり、モールド樹脂5
の収縮応力が側壁部分2aに加わりにくくなる。その結
果、内部のPN接合の歪を発生させることが少なくなり
、ひいては電気的不良等の発生も少なくなる。
以上、具体的な実施例を上げて、この発明の半導体装置
について説明したが、本発明は、その精神または主要な
特徴から逸脱することなく、他の色々な形で実施するこ
とができる。それゆえ、前述の実施例はあらゆる点で単
なる例示にすぎず、限定的に解釈してはならない。本発
明の範囲は、特許請求の範囲によって示すものであって
、明細書本文には何ら拘束されない。さらに、特許請求
の範囲の均等範囲に属する変形や変更は、すべて本発明
の範囲内のものである。
について説明したが、本発明は、その精神または主要な
特徴から逸脱することなく、他の色々な形で実施するこ
とができる。それゆえ、前述の実施例はあらゆる点で単
なる例示にすぎず、限定的に解釈してはならない。本発
明の範囲は、特許請求の範囲によって示すものであって
、明細書本文には何ら拘束されない。さらに、特許請求
の範囲の均等範囲に属する変形や変更は、すべて本発明
の範囲内のものである。
[発明の効果]
以上説明したとおり、この発明によれば、ICチップの
側壁部分を鏡面状に研摩しているので、その側壁部分に
は凹凸があまりない。そのため、モールド樹脂との接触
部分が少なくなり、モールド樹脂の収縮応力が側壁部分
に加わりにくくなっている。その結果、ICチップへ加
わる総応力は減少し、内部のPN接合の歪を発生させる
ことが少なくなり、電気的不良等の発生も少なくなる。
側壁部分を鏡面状に研摩しているので、その側壁部分に
は凹凸があまりない。そのため、モールド樹脂との接触
部分が少なくなり、モールド樹脂の収縮応力が側壁部分
に加わりにくくなっている。その結果、ICチップへ加
わる総応力は減少し、内部のPN接合の歪を発生させる
ことが少なくなり、電気的不良等の発生も少なくなる。
第1図はこの発明の一実施例の半導体装置の断面図であ
る。第2図は、実施例に係る半導体装置の部分拡大図で
ある。第3A図、第3B図および第3C図は、実施例に
係る半導体装置の組立フローを断面図で表わしたもので
ある。第4図は従来の半導体装置の断面図である。第5
図は従来の半導体装置の部分拡大断面図である。第6A
図、第6B図および第6C図は従来の半導体装置の組立
フローを断面図で表わしたものである。 図において、2はICチップ、2aはICチップの側壁
部分、5はモールド樹脂、6はウェハである。 なお、 各図中、 同一符号は同一または相当部分 を示す。 代 理 人 大音 増 雄 第 3B図
る。第2図は、実施例に係る半導体装置の部分拡大図で
ある。第3A図、第3B図および第3C図は、実施例に
係る半導体装置の組立フローを断面図で表わしたもので
ある。第4図は従来の半導体装置の断面図である。第5
図は従来の半導体装置の部分拡大断面図である。第6A
図、第6B図および第6C図は従来の半導体装置の組立
フローを断面図で表わしたものである。 図において、2はICチップ、2aはICチップの側壁
部分、5はモールド樹脂、6はウェハである。 なお、 各図中、 同一符号は同一または相当部分 を示す。 代 理 人 大音 増 雄 第 3B図
Claims (1)
- 【特許請求の範囲】 ウェハにダイシングを実施することによって得たICチ
ップと、 前記ICチップを封止するモールド樹脂と、を備え、 前記ICチップの側壁部分が鏡面状に研摩されてなる、
半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63165635A JPH0214551A (ja) | 1988-06-30 | 1988-06-30 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63165635A JPH0214551A (ja) | 1988-06-30 | 1988-06-30 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0214551A true JPH0214551A (ja) | 1990-01-18 |
Family
ID=15816108
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63165635A Pending JPH0214551A (ja) | 1988-06-30 | 1988-06-30 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0214551A (ja) |
-
1988
- 1988-06-30 JP JP63165635A patent/JPH0214551A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH04249348A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
JPH0214551A (ja) | 半導体装置 | |
KR970024110A (ko) | 반도체 장치 및 그의 제조방법(semiconductor device and method for manufacturing the same) | |
JPS62115834A (ja) | 半導体封止装置 | |
JPH01241831A (ja) | 半導体集積回路装置の樹脂封止方法 | |
JPH04340751A (ja) | 樹脂封止型半導体装置 | |
JPS6232622A (ja) | 半導体装置用樹脂封止金型 | |
JPH0653266A (ja) | 半導体装置 | |
JP4033969B2 (ja) | 半導体パッケージ、その製造方法及びウェハキャリア | |
JPH04316356A (ja) | 樹脂封止形半導体装置 | |
JPH05259360A (ja) | 樹脂封止型半導体装置 | |
JPH02295140A (ja) | 半導体装置の樹脂封止方法 | |
JPS5986251A (ja) | 樹脂封止型半導体装置用リ−ドフレ−ム | |
KR100258876B1 (ko) | 반도체 시험용 패키지의 제조방법 | |
JPH05299444A (ja) | 薄型樹脂封止半導体装置の製造方法 | |
JPH0653264A (ja) | 半導体装置の製造方法 | |
CN112103280A (zh) | 芯片封装结构、芯片封装方法及数字隔离器 | |
JPH05326799A (ja) | 半導体装置用リードフレーム及びこれを用いた半導体チップの樹脂封止方法 | |
JPH0412681Y2 (ja) | ||
KR100658894B1 (ko) | 리드프레임의 몰딩 방법 | |
JPH02123745A (ja) | 半導体装置の製造方法 | |
JPH02138765A (ja) | 半導体装置 | |
JPS61160945A (ja) | 半導体装置の製造方法 | |
JPH0521647A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
JPH02146740A (ja) | 半導体装置 |