JPH02123745A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02123745A JPH02123745A JP63277743A JP27774388A JPH02123745A JP H02123745 A JPH02123745 A JP H02123745A JP 63277743 A JP63277743 A JP 63277743A JP 27774388 A JP27774388 A JP 27774388A JP H02123745 A JPH02123745 A JP H02123745A
- Authority
- JP
- Japan
- Prior art keywords
- wire
- semiconductor element
- bonding
- semiconductor device
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 238000000034 method Methods 0.000 claims description 5
- 229920005989 resin Polymers 0.000 abstract description 5
- 239000011248 coating agent Substances 0.000 abstract description 4
- 238000000576 coating method Methods 0.000 abstract description 4
- 239000011347 resin Substances 0.000 abstract description 4
- 238000000465 moulding Methods 0.000 abstract description 3
- 230000007849 functional defect Effects 0.000 abstract 2
- 230000000694 effects Effects 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000005054 agglomeration Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分骨〕
この発明は、半導体装置の製造方法に係り、特にVA脂
封止形の半導体装置の半導体素子と外部リードとを接続
するワイヤボンディングに関するものである。
封止形の半導体装置の半導体素子と外部リードとを接続
するワイヤボンディングに関するものである。
第2図は従来の方法によりワイヤボンディングが行われ
た半導体装置の断面図であり、この図において、1はボ
ンディングワイヤ、2は半導体素子、3は前記半導体素
子2とボンディングワイヤ1によりワイヤボンディング
される外部リード、4は前記半導体素子2を取り付ける
ダイスパッド、5(上前記1〜4の各部を封止したモー
ルドVI4脂である。また、7は前記ボンディングワイ
ヤ1が半導体素子2の外周部の一端に接触している接触
部を示す。
た半導体装置の断面図であり、この図において、1はボ
ンディングワイヤ、2は半導体素子、3は前記半導体素
子2とボンディングワイヤ1によりワイヤボンディング
される外部リード、4は前記半導体素子2を取り付ける
ダイスパッド、5(上前記1〜4の各部を封止したモー
ルドVI4脂である。また、7は前記ボンディングワイ
ヤ1が半導体素子2の外周部の一端に接触している接触
部を示す。
第2図に示す従来の半導体装置は、半導体素子2をダイ
スパッド4に取り付けたのち、半導体素子2と外部リー
ド3とをボンディングワイヤ1を用いて接続し、その後
モールド@脂5によtt4i4m封止し、半導体装置が
構成される。
スパッド4に取り付けたのち、半導体素子2と外部リー
ド3とをボンディングワイヤ1を用いて接続し、その後
モールド@脂5によtt4i4m封止し、半導体装置が
構成される。
上記のようにしてワイヤボンディングが施された従来の
半導体装置は、ボンディングワイヤ1が半導体素子2の
外周部に接触し、機能不良を起こすという問題点があっ
た。
半導体装置は、ボンディングワイヤ1が半導体素子2の
外周部に接触し、機能不良を起こすという問題点があっ
た。
また、上記問題点を防止する目的でワイヤループを高く
すると、モールド樹胞5の表面からボンディングワイヤ
1が露出するという新たな問題が発生し、ループ形状の
コントロールが擺めて困堡であった。
すると、モールド樹胞5の表面からボンディングワイヤ
1が露出するという新たな問題が発生し、ループ形状の
コントロールが擺めて困堡であった。
この発明は、上記のような問題点を解消するなめになさ
れたもので、半導体素子とボンディングワイヤとの直接
接触をなくすことができるどともに、ワイヤループの高
さを低くシ、かつモールド樹脂の厚み、ボンディングワ
イヤの長さをも小ざくすることができ、さらに、ICの
薄型化、小型化が実現できる半導体装置の製造方法を得
ることを目的とする。
れたもので、半導体素子とボンディングワイヤとの直接
接触をなくすことができるどともに、ワイヤループの高
さを低くシ、かつモールド樹脂の厚み、ボンディングワ
イヤの長さをも小ざくすることができ、さらに、ICの
薄型化、小型化が実現できる半導体装置の製造方法を得
ることを目的とする。
この発明に係る半導体装置の′M造造塊法、半導体素子
の外周部に絶縁被膜をコーティングした半導体素子にワ
イヤボンディングを行うものである。
の外周部に絶縁被膜をコーティングした半導体素子にワ
イヤボンディングを行うものである。
この発明においては、半導体素子の外周部に絶縁被膜を
コーティングしたことにより、ワイヤボンディングでの
ワイヤループを低くしても半導体素子とボンディングワ
イヤが直接接触することはない。
コーティングしたことにより、ワイヤボンディングでの
ワイヤループを低くしても半導体素子とボンディングワ
イヤが直接接触することはない。
以下、この発明の一実施例を第1図について説明する。
第1図において、6は前記半導体素子2の外周部にコー
ティングさ11た絶縁被膜てあり、その他は第2図と同
じものを示す。
ティングさ11た絶縁被膜てあり、その他は第2図と同
じものを示す。
上記実施例のように、半導体素子2の外周部に絶縁被膜
6をコーティングすることにより半導体素子2と外部リ
ード3とをボンディングワイヤ1によりワイヤボンディ
ングした場合、ワイヤループさを低くしても、半導体素
子2とボンデインクワイヤ1は直接接触することなく、
半導体装置の機能不良を生じることはない。そのためワ
イヤボッディングにおける。ワイヤループの高さを低く
できるため、モールド樹na5の厚さを薄(できる、。
6をコーティングすることにより半導体素子2と外部リ
ード3とをボンディングワイヤ1によりワイヤボンディ
ングした場合、ワイヤループさを低くしても、半導体素
子2とボンデインクワイヤ1は直接接触することなく、
半導体装置の機能不良を生じることはない。そのためワ
イヤボッディングにおける。ワイヤループの高さを低く
できるため、モールド樹na5の厚さを薄(できる、。
さらに、ボッデイジグワイヤ1の長さを短くすることも
可能であり、材料の無駄がなくなり、したがって、IC
の薄型化、小型化が容易に達成可能である。
可能であり、材料の無駄がなくなり、したがって、IC
の薄型化、小型化が容易に達成可能である。
また、ダイシノグ前に絶縁被膜(ポリイミド)6を被覆
しておくことにより、ダインジグに、よるチップクラッ
クの発生やシリコンくずの飛び散りが防げろ。また、グ
イボンド時のコレットにょるチップクラックもこの絶縁
被膜6により防止できる。さらに、ボンデ7fングバツ
ドを半導体素子2の中の方に配置することも可能となる
。
しておくことにより、ダインジグに、よるチップクラッ
クの発生やシリコンくずの飛び散りが防げろ。また、グ
イボンド時のコレットにょるチップクラックもこの絶縁
被膜6により防止できる。さらに、ボンデ7fングバツ
ドを半導体素子2の中の方に配置することも可能となる
。
なお、絶縁被膜6としては、ポリイミドが有効であるが
、絶縁物であれば、同様の効果が得られろ。
、絶縁物であれば、同様の効果が得られろ。
以上説明したようにこの発明は、半導体素子とポジデフ
(ジグワイヤとが直接接触しないように、半導体素子の
外周部に絶縁被膜をコーティングした半導体素子にワイ
ヤボンデ7cングを行うので、ボンデ、rジグワイヤと
半導体素子の接触による機能不良をなくすことができ、
高品質のICが得られる。また、ICの薄型化、小型化
も計れる等の効果がある。
(ジグワイヤとが直接接触しないように、半導体素子の
外周部に絶縁被膜をコーティングした半導体素子にワイ
ヤボンデ7cングを行うので、ボンデ、rジグワイヤと
半導体素子の接触による機能不良をなくすことができ、
高品質のICが得られる。また、ICの薄型化、小型化
も計れる等の効果がある。
第1図はこの発明の一実施例を説明するための半導体装
置の断面図、第2図は従来のワイヤボンディングri!
説明するための半導体装置の断面図である。 図において、1はボッデイジグワイヤ、2は半導体素子
、3は外部リード、4は半導体素子を取り付けろダイス
パッド、5はモールド樹脂、6は半導体素子の外周部に
コーティングされた絶縁被膜である。 なお、各図中の同一符号は同−iたは相当部分を示す。
置の断面図、第2図は従来のワイヤボンディングri!
説明するための半導体装置の断面図である。 図において、1はボッデイジグワイヤ、2は半導体素子
、3は外部リード、4は半導体素子を取り付けろダイス
パッド、5はモールド樹脂、6は半導体素子の外周部に
コーティングされた絶縁被膜である。 なお、各図中の同一符号は同−iたは相当部分を示す。
Claims (1)
- 半導体素子と外部リードとを接続するためのワイヤボ
ンディングにおいて、前記半導体素子の外周部に絶縁被
膜をコーティングした半導体素子にワイヤボンディング
を行うことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63277743A JPH02123745A (ja) | 1988-11-02 | 1988-11-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63277743A JPH02123745A (ja) | 1988-11-02 | 1988-11-02 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02123745A true JPH02123745A (ja) | 1990-05-11 |
Family
ID=17587708
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63277743A Pending JPH02123745A (ja) | 1988-11-02 | 1988-11-02 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02123745A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0547818A (ja) * | 1991-08-09 | 1993-02-26 | Sharp Corp | 半導体装置 |
-
1988
- 1988-11-02 JP JP63277743A patent/JPH02123745A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0547818A (ja) * | 1991-08-09 | 1993-02-26 | Sharp Corp | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6958261B2 (en) | Optical sensor package | |
JPH08236683A (ja) | リードフレーム | |
JPS5992556A (ja) | 半導体装置 | |
JPH1167808A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2000114426A (ja) | 片面樹脂封止型半導体装置 | |
JPH02123745A (ja) | 半導体装置の製造方法 | |
JPH0345542B2 (ja) | ||
KR100373891B1 (ko) | 반도체장치 | |
JP2555931B2 (ja) | 半導体装置の製造方法 | |
JP2001185567A (ja) | 半導体装置およびその製造方法 | |
KR100308899B1 (ko) | 반도체패키지및그제조방법 | |
JPH07335682A (ja) | 半導体装置及びその製造方法 | |
KR100258876B1 (ko) | 반도체 시험용 패키지의 제조방법 | |
KR0155441B1 (ko) | 지지바를 이용한 다이패드구조로 이루어지는 반도체패키지 | |
KR200292411Y1 (ko) | 스몰 다이패드 패키지용 리드프레임 | |
JP3514516B2 (ja) | 半導体装置の製造方法 | |
JPH02295140A (ja) | 半導体装置の樹脂封止方法 | |
JPH02146740A (ja) | 半導体装置 | |
JPH11312754A (ja) | 半導体パッケージ、その製造方法及びウェハキャリア | |
JPS61150225A (ja) | 半導体装置の製造方法 | |
JP2002057265A (ja) | 半導体装置およびその製造方法 | |
JPH02137236A (ja) | 樹脂封止型半導体装置の組立方法 | |
JPH05243317A (ja) | 半導体装置 | |
JPH0247105B2 (ja) | Handotaisochinojushifushihoho | |
JPH02105545A (ja) | 樹脂封止型半導体装置の製造方法 |