JPH02138775A

JPH02138775A - Ｍｉｓ型半導体装置

Info

Publication number: JPH02138775A
Application number: JP1125854A
Authority: JP
Inventors: Kazuhiro Takenaka; 竹中　計廣; Akira Fujisawa; 藤沢　晃
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1988-08-18
Filing date: 1989-05-19
Publication date: 1990-05-28

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、ＭＩＳ型半導体装置、特に高耐圧ＭＩＳ型半
導体素子のドレインの構造に関する。

［従来の技術］従来のＭＩＳ型半導体装置の例を第８図に基づいて説明
する。第８図（ａ）はＭＩＳ型トランジスタの断面構造
であり、第８図（ｂ）は平面図である。（８０１）はＰ
型シリコン基板であり、平面に（８０２）のドレインと
（８０３）のソースとなるＮ型拡敢層が形成されている
。（８０４）はゲート電極でありドレインとソースをま
たぐように形成されている。（８０５）がＰ基板の電位
をとるための、Ｐ型窩濃度拡散層（以下サブ領域）であ
り、このＰ型窩濃度拡散層の配置については、特に考慮
はされていなかった。さらにいえば第９図のような配置
、即ち、ゲート電極を複数本ならべた時に、ソースのＮ
０拡散層（９０３）の間に基板電位をとるＰ′″拡散層
（９０５）を形成するのが一般的であった。

［発明が解決しようとする課題］しかし、従来のようなトランジスタの配置においては、
たとえば、過電圧が印加された場合や、静電気などが不
意に入ってきた場合には、ドレイン拡散層がブレークダ
ウンをおこしく最初にブレークダウンするのはドレイン
拡散層のゲート端である）、ひきつづき、ドレイン−基
板−ソースで形成される寄生バイポーラトランジスタが
ＯＮしてしまい永久破壊にいたるという課題を有する。

特にＮチャンネルトランジスタにおいてこの傾向がはげ
しい。

さらに、高い電圧でも動作するいわゆる高耐圧トランジ
スタにおいては、その構造が第１０図のようになり、ド
レイン拡散層が、高濃度拡散層（１００２）と低濃度拡
散層（１００６）で構成される。このような構造になる
とさらに過電圧に対して、破壊しやすくなるという傾向
をもつ。

本発明はこのような課題を解決するためのもので、その
目的とするところは、過電圧や静電気などが加わっても
永久破壊をおこすことのない、半導体装置を提供すると
ころにある。

〔課題を解決するための手段１本発明の半導体装置は、トランジスタのドレイン拡散層
のゲート端部の耐圧よりも低い領域を、ゲート端以外の
部分に形成したことを特徴とする。

［実　施　例］第１図（ａ）は本発明の第１実施例のＭＩＳ型半導体装
置の主要断面図であり、第１図（ｂ）は平面図である。

（１０１）はＰ型シリコン基板であり、（１０２）が高
濃度ドレインＮ型拡散層である。（１０３）はソースと
なる高濃度Ｎ型拡散層であり、（１０４）はゲート電極
である。　　（１０６）が耐圧を向上させるために設け
た低濃度Ｎ型拡散層（以下、Ｎ−層）である、（１０５
）が本発明の趣旨により設けた高濃度Ｐ型拡散層（以下
サブ領域）であり、ドレイン拡散層のゲート端以外の部
分をとっかこむように配置しである。

（ただし側面までおおう必要はない）さて、ドレイン拡散層の耐圧について考えてみると、サ
ブ領域に向かいあう部分のＮ−層の幅を（１０７）とし
、Ｎ−層とサブ領域との距離を（１０８）とし、（１０
８）／　（１０７）をパラメータとしてドレインとサブ
領域の耐圧を評価すると、第２図のようになる。ここで
、ドレインとサブ領域間の耐圧を、ドレインのゲート端
での耐圧よりも低くなるように（１０８）／　（１０７
）の値を設定する（この場合には（１０８）／（１０７
）＜２）。

このようにドレインとサブ領域の耐圧をドレインのゲー
ト端での耐圧よりも低くすることにより、過電圧や、静
電気などが印加された場合に、ドレインのブレークダウ
ンはドレインとサブ領域間でさきにおこり、ブレーク電
流は、サブ領域にＰ゛高濃度拡散層を形成しているため
、効率よく、Ｐ００拡散に吸収される。そして、ここで
のブレークダウンは単なるダイオードのブレークダウン
であるため、永久破壊はおきにくい。さらに、ゲート端
でのブレークダウンはおきないため、寄生バイポーラト
ランジスタは動作せず、トランジスタとして永久破壊は
しなくなる。

第３図は本発明を、ゲートが複数本の場合のトランジス
タに適用した例である。ここではゲートが２本の場合に
ついて説明するが、２本以上の場合でも同じ配置をくり
かえすことで可能である。

ここでは（３０５）がサブ領域で（３０６）のＮ−層と
ドレインの側面部分で対向している。

（３０７）と（３０Ｂ）の距離と耐圧との関係は、第１
図及び第２図と同じであり、その距離を設定することに
よりドレイン拡散層とサブ領域の耐圧をドレインのゲー
ト端の耐圧より下げることは可能である。

第４図は本発明の他の実施例、特に第３図の実施例をさ
らに改善した実施例の平面図を示す、第３図の場合は、
ドレインとサブ領域が対向している部分が側面部分しか
ないため、ブレーク電流は十分吸収しきれないこともお
きる。そこで、トランジスタとは別の部分にドレインと
同じ構造のダイオードを構成し、そのダイオードとドレ
インを接続し、かつ、ダイオードと対向させてサブ領域
を設けたものである。（４０２）がドレインで（４０７
）がダイオードの高１度拡散層、（４０８）がダイオー
ドの低濃度拡散層である。（４０５）がサブ領域のＰ０
拡散層である。ダイオードの耐圧はいままでの実施例と
同様に、Ｎ−層の幅（４１０）とＮ−層とサブ領域（４
０９）との距離により本発明の趣旨である、ゲート端の
耐圧より下げるように設定する。この際にドレイン側面
でのＮ−層の距ｉｌｉ！（４１１）は（４０８）よりひ
ろくてもよいことはいうまでもない。

第５図は本発明の他の実施例の主要断面図である。通常
、サブ領域と対向する部分のＮ−層の幅は、チャンネル
側のＮ−層の幅と同じで形成する６それり対し、この実
施例では、このサブ領域と対向するＮ−層の幅（５０１
）と、チャンネル側のＮ−層の幅（５０２）に着目して
いる。　　（１０６）層は周知の通りオフセット層であ
るため、電圧が印加されると空乏層が（１０６）内にひ
ろがってくる。これはサブ側と対向している部分のオフ
セット層（５０４）についても同様であり、（１０６）
内と（５０４）内に拡がる空乏層の幅は同じである。そ
こで、サブ側と対向するＮ−層の長さ（５０１）をチャ
ンネル側のＮ−層（５０２）よりも短くすることにより
、ドレインとサブ間の耐圧を、ドレインのゲート端、即
ちチャンネル側の耐圧より下げることが可能となる。ま
たこの方法では（５０３）のＮ−層とサブ領域までの距
離が拡くても同じ効果があることがわかった。

第６図は本発明の他の実施例の主要断面図である。この
実施例においては、ドレインとサブ間の耐圧を、ドレイ
ンのゲート端の耐圧より下げるためにドレインのチャン
ネルＩＩＩのＮ−層（１０６）よりも、ドレインのサブ
領域側のＮ−層（６０１）の濃度を濃くするようにした
ものである。この方法でも同じ効果が得られる。

第７図は本発明の他の実施例の主要断面図である。この
実施例においては、ドレインとサブ間の耐圧を、ドレイ
ンのゲート端の耐圧より下げるために（１０５）のＰ型
窩濃度拡散層とつなげて、（７０１）のＰ型低濃度拡散
層を、（１０６）のサブと対向しているＮ−層にぶつけ
る、あるいはオーバーラツプさせた実施例である。この
実施例においては、（７０１）の濃度により自由にドレ
インとサブ領域の耐圧を設定することができる。

［発明の効果］以上述べてきたように、本発明によれば、トランジスタ
のドレイン近傍にサブ領域を配置し、ドレインとサブ領
域の耐圧を、ドレインのゲート側、即ちチャンネル側の
耐圧より下げるようにしたため、過電圧や、静電気など
が印加された場合に、永久破壊がおきにくいＭＩＳ型ト
ランジスタが実現できるという効果を有する。

【図面の簡単な説明】

第１図（ａ）は本発明における一実施例の主要断面図で
、第１図（ｂ）はその平面図である。第２図はドレイン−サブ間のＮ−層の幅と、Ｎ−層とサ
ブ間の距離とドレイン−サブ間耐圧の相関図である。第３図、第４図は本発明の他の実施例の平面図である。第５図、第６図、第７図は本発明の他の実施例の主要断
面図である。第８図（ａ）、（ｂ）、第９図、第１０図は従来例の断
面図及び平面図である。（１０１）（８０１）　　・・・Ｐ型Ｓｉ基板・・・・
ドレイン高濃度拡散層（９０３）（１００３）　　・・ソース高濃度拡散層（９０４）（１００４）　　・・ゲート電極（９０５）
　　・・・・・・・・サブ領域のＰ型窩濃度拡散層・・・・・・・ドレイン低濃度拡散層（５０１）　　・　・・・　・・・　・ドレイン低濃度
拡散層・・・・・・・・ドレイン低濃度拡散層とサブ領域との距離（１０９）　　・・・・・　・・・ドレイン低濃度拡散
層のチャンネル側の長さ（７０１）　　・・・・・・・・サブ領域の低濃度拡散
層以上出願人　セイコーエプソン株式会社代理人　弁理士　鈴　木　喜三部（他１名）第１０（ａ）（（Ｏ宮）Ａｏ７）螺λ口箋１図（ｂ）１４回１０牛箋ワ口算Ｇ図ｑｏ’−１− 箋２１力Ｃｂ）

Claims

【特許請求の範囲】

（１）半導体基板の主表面に形成されたＭＩＳ型半導体
装置において、ドレイン拡散層のゲート端以外の部分と
、基板の電位を安定化させるための基板と同一導電型の
基板より高濃度拡散層（以下、サブ領域）とが、少なく
とも一部分において対向し、かつ、対向している部分の
耐圧がドレイン拡散層のゲート端の耐圧よりも低いこと
を特徴とするＭＩＳ型半導体装置。
（２）ＭＩＳ型トランジスタのドレインと同じ構造のダ
イオードがトランジスタ以外の部分に形成され、かつ、
そのダイオードとサブ領域の耐圧がＭＩＳ型トランジス
タのドレインのゲート端の耐圧よりも低く、かつドレイ
ン拡散層と電気的に接続されていることを特徴とするＭ
ＩＳ型半導体装置。
（３）前記サブ領域と対向するドレインの低濃度拡散層
の濃度が、チャンネル側のドレインの低濃度拡散層の濃
度より濃いことを特徴とする請求項１記載のＭＩＳ型半
導体装置。
（４）前記サブ領域が高濃度拡散層と低濃度拡散層で形
成され、かつ、サブ領域の低濃度拡散層とドレインの低
濃度拡散層の少なくとも一部が接しているか、重なって
いることを特徴とする請求項１記載のＭＩＳ型半導体装
置。
（５）前記サブ領域と対向するドレインの低濃度拡散層
の長さが、チャンネル側のドレインの低濃度拡散層の長
さよりも短いことを特徴とする請求項１記載のＭＩＳ型
半導体装置。