JPH02135914A - 微分回路 - Google Patents
微分回路Info
- Publication number
- JPH02135914A JPH02135914A JP63291324A JP29132488A JPH02135914A JP H02135914 A JPH02135914 A JP H02135914A JP 63291324 A JP63291324 A JP 63291324A JP 29132488 A JP29132488 A JP 29132488A JP H02135914 A JPH02135914 A JP H02135914A
- Authority
- JP
- Japan
- Prior art keywords
- waveform
- flop
- flip
- circuit
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000004069 differentiation Effects 0.000 title abstract description 3
- 238000010586 diagram Methods 0.000 description 8
- 230000000630 rising effect Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はディジタル回路における微分回路ｌこ関する。
従来、この種の微分回路は、％（こ集積回路又はゲート
アレイ等の内部で構成される場合、第２図（ａ）ｆこ示
すようｌこ、インバータ２，３．４．５．６やＡＮＤ回
路１等により、微分波形を得ていた。
アレイ等の内部で構成される場合、第２図（ａ）ｆこ示
すようｌこ、インバータ２，３．４．５．６やＡＮＤ回
路１等により、微分波形を得ていた。
第２図（ａ））こおいて、このような従来の一般的な微
分回路は、入力端子７と出力端子８との間に、５段接続
されたインバータ２．３．４，５．６とＡＮＤ回路１と
を含み、構成される。第２図（ｂ）は第２図（ａ）の動
作波形図である。
分回路は、入力端子７と出力端子８との間に、５段接続
されたインバータ２．３．４，５．６とＡＮＤ回路１と
を含み、構成される。第２図（ｂ）は第２図（ａ）の動
作波形図である。
入力端子７１こは、被微分波形ＣＩＮが入力され、出力
端子８１こは微分波決Ｃ０ＵＴが出方され、インバータ
６の出力ｌこは波形Ｃ１が出力される。
端子８１こは微分波決Ｃ０ＵＴが出方され、インバータ
６の出力ｌこは波形Ｃ１が出力される。
この従来の微分回路は、第２図（０のタイミング図から
もわかるように、インバータ２．３．４゜５．６を遅延
回路として使用し、この遅延回路の遅れ分だけの幅のパ
ルスを発生することにより、微分波形Ｃ０ＵＴを被微分
波形（入力波形）ＣＩＮから得ている。
もわかるように、インバータ２．３．４゜５．６を遅延
回路として使用し、この遅延回路の遅れ分だけの幅のパ
ルスを発生することにより、微分波形Ｃ０ＵＴを被微分
波形（入力波形）ＣＩＮから得ている。
前述した従来の微分回路では、遅延回路すなわちインバ
ータ２．３，４．５．６の遅延そのものが微分波形のパ
ルス幅を決める要素となっていた為、微分波形を利用す
るブリップフロップ等の回路に必要なパルス幅を確保す
るには、プロセスのバラツキによる遅延への影響等を考
慮して、遅延を決めなければならない。しかし、微分波
形を利用する回路と微分回路とが完全に独立している為
、遅延の設定が不十分であったりすると、微分波形を利
用する回路に対し、不十分なパルス幅が発生され、誤動
作の原因になるという欠点がある。
ータ２．３，４．５．６の遅延そのものが微分波形のパ
ルス幅を決める要素となっていた為、微分波形を利用す
るブリップフロップ等の回路に必要なパルス幅を確保す
るには、プロセスのバラツキによる遅延への影響等を考
慮して、遅延を決めなければならない。しかし、微分波
形を利用する回路と微分回路とが完全に独立している為
、遅延の設定が不十分であったりすると、微分波形を利
用する回路に対し、不十分なパルス幅が発生され、誤動
作の原因になるという欠点がある。
本発明の目的は、前記欠点が解決され、たとえ製造プロ
セスのバラツキがあっても、遅延の設定が充分で、常に
正確な微分波形が得られるようにした微分回路を提供す
ることにある。
セスのバラツキがあっても、遅延の設定が充分で、常に
正確な微分波形が得られるようにした微分回路を提供す
ることにある。
本発明の微分回路の構成は、被微分波形がエッジ・トリ
ガ・タイプのデータ・フリップフロッグのクロックに入
力され、前記フリップフロップのデータ入力ｆこは″１
′″レベルが入力され、前記フリップフロップの出力が
トグルフリップフロップの反転リセット人力１こ、遅延
ゲートを介してクロック入力に入力され、更に前記トグ
ル・フリップフロッグのクロック入力の信号が微分波形
を利用する回路に印加され、前記トグル・フリッププロ
ップの非反転出力が前記データフリップフロップのリセ
ットｌこ入力されていることを特徴とする。
ガ・タイプのデータ・フリップフロッグのクロックに入
力され、前記フリップフロップのデータ入力ｆこは″１
′″レベルが入力され、前記フリップフロップの出力が
トグルフリップフロップの反転リセット人力１こ、遅延
ゲートを介してクロック入力に入力され、更に前記トグ
ル・フリップフロッグのクロック入力の信号が微分波形
を利用する回路に印加され、前記トグル・フリッププロ
ップの非反転出力が前記データフリップフロップのリセ
ットｌこ入力されていることを特徴とする。
次に本発明について図面を参照して説明する。
第１図（ａ）は本発明の一実施例の微分回路を示す回路
ブロック図、第１図（鴫は第１図（ａ）のタイミング図
である。第１図（ａ）、第１図（ｂ）において、本実施
例の微分回路は、フリップフロップ１４ 、１５゜１７
．１８と、遅延回路１６と、入力端子１１と、出力端子
１２と、信号入力端子１０と、フリップフロップ１５の
Ｑ出力端子１３と、フリップフロッグ１４のＱ出力端子
工４とを含み、構成される。
ブロック図、第１図（鴫は第１図（ａ）のタイミング図
である。第１図（ａ）、第１図（ｂ）において、本実施
例の微分回路は、フリップフロップ１４ 、１５゜１７
．１８と、遅延回路１６と、入力端子１１と、出力端子
１２と、信号入力端子１０と、フリップフロップ１５の
Ｑ出力端子１３と、フリップフロッグ１４のＱ出力端子
工４とを含み、構成される。
ここで、
フリップ７０ツブ１５はエツジ・トリガタイプのデータ
ー７リツプフロツプ、フリップフロップ１９はエツジ・
トリガタイプのトグル参７リツプフロツグ、フリップフ
ロップ１７．１８は微分波形を利用するフリップフロッ
プ、遅延回路１６はプリップフロップ１９のリセットの
リリース時間を確保する為の遅延回路、波形ＣＩＮは入
力端子１１の被微分入力波形、波形Ｃ０ＵＴは出力端子
１２の出力微分波形、波形ＣＩ 、Ｃ２はそれぞれフリ
ップフロップ１５．１９のＱ出力波形、入力りはデータ
入力、入力Ｃはクロック入力、入力Ｒ１Ｒはリセット入
力、出力Ｑは非反転出力を各々示している。
ー７リツプフロツプ、フリップフロップ１９はエツジ・
トリガタイプのトグル参７リツプフロツグ、フリップフ
ロップ１７．１８は微分波形を利用するフリップフロッ
プ、遅延回路１６はプリップフロップ１９のリセットの
リリース時間を確保する為の遅延回路、波形ＣＩＮは入
力端子１１の被微分入力波形、波形Ｃ０ＵＴは出力端子
１２の出力微分波形、波形ＣＩ 、Ｃ２はそれぞれフリ
ップフロップ１５．１９のＱ出力波形、入力りはデータ
入力、入力Ｃはクロック入力、入力Ｒ１Ｒはリセット入
力、出力Ｑは非反転出力を各々示している。
次に動作を説明する。エツジ・トリガタイプのデーター
７リツプフロツプ１５は被微分波形ＣＩＮの立上りｌこ
よシ、クロックがアクティブとなり、出力にデータに設
定された値″１”が出力され、波形Ｃ１の立ちあがり２
０が得られる。次に波形Ｃａｌこより７リツプフロツプ
１９の反転リセット入力が解除され、クロックを受は入
れられる状態となる。次に波形Ｃ１はフリップフロップ
１９のリセットのリリースタイムを確保する為の遅延回
路１６を通して、波形Ｃ０ＵＴの立ちあがり２１を得、
これをフリップフロップ１９へのアクティブなりロック
として利用する。このクロックにより、フリップフロッ
グの出力Ｃ２が反転し、立ちあがり２２が得られる。こ
の波形Ｃ２の立ちあがり２２１こより、フリップフロッ
グ１５ｉこりセットがかかり、波形Ｃ１の立ちざがり２
３が“Ｏ”レベルへ戻り、フリップフロッグ１９にリセ
ットがかかり、波形Ｃ２の立ちさがり２５が“０”に戻
ると共ｌこ、波形Ｃ０ＵＴの立ちさがり２４も″０“レ
ベルに戻り、波形Ｃ０ＵＴに微分波形が碍られる。波形
Ｃ０ＵＴを利用する回路は、通常フリップフロッグ１９
と同等の性能を持ち合せたフリップフロップである為、
このフリップフロップ１９が動作すれば確実Ｅこ動作す
る。
７リツプフロツプ１５は被微分波形ＣＩＮの立上りｌこ
よシ、クロックがアクティブとなり、出力にデータに設
定された値″１”が出力され、波形Ｃ１の立ちあがり２
０が得られる。次に波形Ｃａｌこより７リツプフロツプ
１９の反転リセット入力が解除され、クロックを受は入
れられる状態となる。次に波形Ｃ１はフリップフロップ
１９のリセットのリリースタイムを確保する為の遅延回
路１６を通して、波形Ｃ０ＵＴの立ちあがり２１を得、
これをフリップフロップ１９へのアクティブなりロック
として利用する。このクロックにより、フリップフロッ
グの出力Ｃ２が反転し、立ちあがり２２が得られる。こ
の波形Ｃ２の立ちあがり２２１こより、フリップフロッ
グ１５ｉこりセットがかかり、波形Ｃ１の立ちざがり２
３が“Ｏ”レベルへ戻り、フリップフロッグ１９にリセ
ットがかかり、波形Ｃ２の立ちさがり２５が“０”に戻
ると共ｌこ、波形Ｃ０ＵＴの立ちさがり２４も″０“レ
ベルに戻り、波形Ｃ０ＵＴに微分波形が碍られる。波形
Ｃ０ＵＴを利用する回路は、通常フリップフロッグ１９
と同等の性能を持ち合せたフリップフロップである為、
このフリップフロップ１９が動作すれば確実Ｅこ動作す
る。
即ち、本実施例の微分回路は、微分波形のパルス幅を利
用する側の回路からのフィードバックｔこよって決定す
るという特徴を有する。
用する側の回路からのフィードバックｔこよって決定す
るという特徴を有する。
以上説明したように、本発明は、利用される微分波形を
微分回路自身ｌこフィードバックする為、この微分波形
をクロックとして利用する場合利用回路が動作する為の
確実なパルス幅が得られる効果がある。
微分回路自身ｌこフィードバックする為、この微分波形
をクロックとして利用する場合利用回路が動作する為の
確実なパルス幅が得られる効果がある。
１０．１１．１２・・・・・・端子、１３．１４・・・
・・・Ｑ出力端子、２０，２１．２２・・・・・・立ち
あがり、２３゜２４．２５・・・・・・立ちさがり。
・・・Ｑ出力端子、２０，２１．２２・・・・・・立ち
あがり、２３゜２４．２５・・・・・・立ちさがり。
第１図（ａ）は本発明の一実施例の微分回路の回路ブロ
ック図、第１図（υは第１図（ａ）のタイミング図、第
２図（ａ）は従来の微分回路の回路ブロック図、第２図
（ｂ）は第２図（ａ）のタイミング図である。
ック図、第１図（υは第１図（ａ）のタイミング図、第
２図（ａ）は従来の微分回路の回路ブロック図、第２図
（ｂ）は第２図（ａ）のタイミング図である。
Claims (1)
- 被微分波形がエッジ・トリガ・タイプのデータ・フリッ
プフロップのクロックに入力され、前記データーフリッ
プフロップのデータ入力には“１”レベルが入力され、
前記データ・フリップフロップの出力がトグル・フリッ
プフロップの反転リセット入力に、遅延ゲートを介して
前記トグル・フリップフロップのクロック入力に入力さ
れ、更に前記トグル・フリップフロップのクロック入力
の信号が微分波形を利用する回路に印加され、前記トグ
ル・フリップフロップの非反転出力が前記データ・フリ
ップフロップのリセットに入力されていることを特徴と
する微分回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63291324A JP2666429B2 (ja) | 1988-11-17 | 1988-11-17 | 微分回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63291324A JP2666429B2 (ja) | 1988-11-17 | 1988-11-17 | 微分回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02135914A true JPH02135914A (ja) | 1990-05-24 |
| JP2666429B2 JP2666429B2 (ja) | 1997-10-22 |
Family
ID=17767435
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63291324A Expired - Lifetime JP2666429B2 (ja) | 1988-11-17 | 1988-11-17 | 微分回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2666429B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6940694B2 (en) | 1993-12-10 | 2005-09-06 | Fujitsu Limited | Magnetic head assembly having thin-film dummy patterns provided on surface of gimbal spring |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49147950U (ja) * | 1973-04-20 | 1974-12-20 | ||
| JPS57113617A (en) * | 1980-12-30 | 1982-07-15 | Fujitsu Ltd | Clock pulse width setting circuit |
| JPS6359017A (ja) * | 1986-08-27 | 1988-03-14 | Mitsubishi Electric Corp | パルス発生回路 |
-
1988
- 1988-11-17 JP JP63291324A patent/JP2666429B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49147950U (ja) * | 1973-04-20 | 1974-12-20 | ||
| JPS57113617A (en) * | 1980-12-30 | 1982-07-15 | Fujitsu Ltd | Clock pulse width setting circuit |
| JPS6359017A (ja) * | 1986-08-27 | 1988-03-14 | Mitsubishi Electric Corp | パルス発生回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6940694B2 (en) | 1993-12-10 | 2005-09-06 | Fujitsu Limited | Magnetic head assembly having thin-film dummy patterns provided on surface of gimbal spring |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2666429B2 (ja) | 1997-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02135914A (ja) | 微分回路 | |
| JPS6316711A (ja) | タイミング装置 | |
| JPH0580604B2 (ja) | ||
| JPS5934188Y2 (ja) | 信号入力回路 | |
| JPS5936034Y2 (ja) | Ｔ型フリップフロップ回路 | |
| JPH037291B2 (ja) | ||
| JP2693798B2 (ja) | 制御信号発生回路 | |
| JP2726845B2 (ja) | パルス幅変調信号復調回路 | |
| JPH0633710Y2 (ja) | 周波数てい倍回路 | |
| JPH0568749B2 (ja) | ||
| JPH06132790A (ja) | エッジ検出回路 | |
| JPS63131724A (ja) | カウンタ入力ゲ−ト回路 | |
| JP2690615B2 (ja) | 論理回路 | |
| JPS63132528A (ja) | 計数装置 | |
| JPH04135309A (ja) | 単安定マルチバイブレータ回路 | |
| JPS6359017A (ja) | パルス発生回路 | |
| JPH04150220A (ja) | 論理回路 | |
| JPH0232809B2 (ja) | ||
| JPS61276414A (ja) | セツトリセツトフリツプフロツプ回路 | |
| JPS60164966A (ja) | 情報再生装置 | |
| JPH0222912A (ja) | フリップフロップ回路 | |
| JPH0157849B2 (ja) | ||
| JPH0279619A (ja) | 周波数逓倍回路 | |
| JPH03200074A (ja) | 狭パルス幅検出回路 | |
| JPS60220870A (ja) | 位相差検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080627 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090627 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090627 Year of fee payment: 12 |