JPH0213124A - プログラマブル論理素子 - Google Patents
プログラマブル論理素子Info
- Publication number
- JPH0213124A JPH0213124A JP63163389A JP16338988A JPH0213124A JP H0213124 A JPH0213124 A JP H0213124A JP 63163389 A JP63163389 A JP 63163389A JP 16338988 A JP16338988 A JP 16338988A JP H0213124 A JPH0213124 A JP H0213124A
- Authority
- JP
- Japan
- Prior art keywords
- flip
- programmable logic
- flop
- logic element
- programmable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/1778—Structural details for adapting physical parameters
- H03K19/17792—Structural details for adapting physical parameters for operating speed
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/17704—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/17724—Structural details of logic blocks
- H03K19/17728—Reconfigurable logic blocks, e.g. lookup tables
Landscapes
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野］
本発明は、複数のフリップフロップを備えたプログラマ
ブル論理要素を複数個含むプログラマブル論理素子に関
し、特にプログラマブル論理要素の名フリップフロップ
の人出力信号を相互に接続して実現される回路を高速化
できるプログラマブル論理素子に関ずろらのである。
ブル論理要素を複数個含むプログラマブル論理素子に関
し、特にプログラマブル論理要素の名フリップフロップ
の人出力信号を相互に接続して実現される回路を高速化
できるプログラマブル論理素子に関ずろらのである。
［従来の技術］
従来より、ユーザが手元においてプログラムずろことに
よって任意の論理回路を構成可能なプログラマブル論理
要素を複数個有し、かつそれらのプログラマブル論理要
素の入力端子および出力端子を相互に自由に接続可能に
するプログラマブル配線を有することにより、所望の機
能を得ることができるプログラマブル論理素子が知られ
ている。
よって任意の論理回路を構成可能なプログラマブル論理
要素を複数個有し、かつそれらのプログラマブル論理要
素の入力端子および出力端子を相互に自由に接続可能に
するプログラマブル配線を有することにより、所望の機
能を得ることができるプログラマブル論理素子が知られ
ている。
例えば゛、その−例として、特開昭６１−１９８９１９
号公報や特開昭６１−２２４５２０号公報に開示された
ものがある。
号公報や特開昭６１−２２４５２０号公報に開示された
ものがある。
第４図は上記プログラマブル論理素子ｐ数（図では２１
’Ｊ ’）のフリップフロップをイＴ４°る従来のプロ
グラマブル論理素子の回路＋１が成因である。この従来
例のプログラマブル論理素子は、複数個のブ〔ｌグラマ
プル論理要素１０１を有し、これらの間に縦横に配置し
たブ〔２グラマプル配線ＩＩＩを打している。ブ〔ｌグ
ラマプル論理要素１０１は、プログラマブル組み合わせ
論理生成部１０２と、このプログラマブル組み合わせ論
理生成部＋０２の出力を入力信号とする２個のフリップ
フロップ１０３．１０４と、プログラマブル論理要素の
出力端子１０５に対しフリップフロップ１０３，１０４
の出力信号またはプログラマブル組み合わせ論理生成部
１０２の出力信号のいずれかを選択して出力する出力選
択回路１０６．１０７から成っている。また、プログラ
マブル配線Ｉｌｌは、縦横の配線が交叉する点に各配線
間を自由に接続可能にするスイッチアレイ１１２と、各
プログラマブル論理要素１０１の入力端子１０８および
出力端子１０５を各配線に自由に接続可能にする入出力
スイッチアレイ１１３とを備えている。
’Ｊ ’）のフリップフロップをイＴ４°る従来のプロ
グラマブル論理素子の回路＋１が成因である。この従来
例のプログラマブル論理素子は、複数個のブ〔ｌグラマ
プル論理要素１０１を有し、これらの間に縦横に配置し
たブ〔２グラマプル配線ＩＩＩを打している。ブ〔ｌグ
ラマプル論理要素１０１は、プログラマブル組み合わせ
論理生成部１０２と、このプログラマブル組み合わせ論
理生成部＋０２の出力を入力信号とする２個のフリップ
フロップ１０３．１０４と、プログラマブル論理要素の
出力端子１０５に対しフリップフロップ１０３，１０４
の出力信号またはプログラマブル組み合わせ論理生成部
１０２の出力信号のいずれかを選択して出力する出力選
択回路１０６．１０７から成っている。また、プログラ
マブル配線Ｉｌｌは、縦横の配線が交叉する点に各配線
間を自由に接続可能にするスイッチアレイ１１２と、各
プログラマブル論理要素１０１の入力端子１０８および
出力端子１０５を各配線に自由に接続可能にする入出力
スイッチアレイ１１３とを備えている。
第５図は、第４図の従来のプログラマブル論理素子によ
り４ビツトのカウンタ回路を構成した場合の結線図であ
る。従来のプログラマブル論理要素ｌｏｔのフリップフ
ロップ１０３，１０４のそれぞれの出力信号は、プログ
ラマブル組み合わせ論理生成部１０２の出力信号との出
力選択回路１０６．１０７を経て、プログラマブル論理
要素ｌｏｔの出力端子１０５に接続されているので、一
つのフリップフロップ１０３の出力信号を他のプログラ
マブル論理要素１０１に入力する場合はもちろんのこと
、同じプログラマブル論理要素ｌＯ１の他のフリップフ
ロップ１０４に入力したい場合にも、プログラマブル配
線＋ １’ Ｉを介して結線する必要がある。このため
、４個のフリップフロップを接続して第２図に示すよう
な４ビツトのカウンタ回路を形成する場合、従来は第５
図に太線で示゛ずようにそれぞれのスイッチアレイ１１
２および入出力スイッチアレイ！！３．プログラマブル
組み合わ仕論理生成部１０２．出力選択回路１０６．１
０７をプログラムすることにより、ブ〔１グラマプル論
理要素＋０１の出力端子１０５をプログラマブル配線１
１１を介して再び元のあるいは他のプ［Ｉグラマプル論
理要素ｌｏｔの入力端子＋０８即ちプログラマブル組み
合わせ論理生成部＋０２の入力に結線することを繰り返
して構成ずろ必要があった。
り４ビツトのカウンタ回路を構成した場合の結線図であ
る。従来のプログラマブル論理要素ｌｏｔのフリップフ
ロップ１０３，１０４のそれぞれの出力信号は、プログ
ラマブル組み合わせ論理生成部１０２の出力信号との出
力選択回路１０６．１０７を経て、プログラマブル論理
要素ｌｏｔの出力端子１０５に接続されているので、一
つのフリップフロップ１０３の出力信号を他のプログラ
マブル論理要素１０１に入力する場合はもちろんのこと
、同じプログラマブル論理要素ｌＯ１の他のフリップフ
ロップ１０４に入力したい場合にも、プログラマブル配
線＋ １’ Ｉを介して結線する必要がある。このため
、４個のフリップフロップを接続して第２図に示すよう
な４ビツトのカウンタ回路を形成する場合、従来は第５
図に太線で示゛ずようにそれぞれのスイッチアレイ１１
２および入出力スイッチアレイ！！３．プログラマブル
組み合わ仕論理生成部１０２．出力選択回路１０６．１
０７をプログラムすることにより、ブ〔１グラマプル論
理要素＋０１の出力端子１０５をプログラマブル配線１
１１を介して再び元のあるいは他のプ［Ｉグラマプル論
理要素ｌｏｔの入力端子＋０８即ちプログラマブル組み
合わせ論理生成部＋０２の入力に結線することを繰り返
して構成ずろ必要があった。
［発明が解決しようとする課題］
しかしながら、上記従来の技術におけるプログラマブル
論理素子では、プログラマブル論理要素のフリップフロ
ップの出力信号を同一または他のプログラマブル論理要
素のフリップフロップに結線してカウンタ回路等を構成
する場合、フリップフロップの出力信号を比較的大きな
遅延時間を有４゛るプログラマブル配線１１１やプログ
ラマブル組み合わ什論理生成部１０２を介して結線する
必要があるため、その動作周波数が遅くなるという問題
点があった。
論理素子では、プログラマブル論理要素のフリップフロ
ップの出力信号を同一または他のプログラマブル論理要
素のフリップフロップに結線してカウンタ回路等を構成
する場合、フリップフロップの出力信号を比較的大きな
遅延時間を有４゛るプログラマブル配線１１１やプログ
ラマブル組み合わ什論理生成部１０２を介して結線する
必要があるため、その動作周波数が遅くなるという問題
点があった。
本発明は、上記問題点を解決するために創案されたもの
で、複数のフリップフロップを備えたプログラマブル論
理要素を複数個含むプログラマブル論理素子において、
その各フリップフロップの人出力信号を相互に接続する
ことにより実現する回路の動作周波数を高速にすること
ができるプログラマブル論理素子を提供することを目的
とする。
で、複数のフリップフロップを備えたプログラマブル論
理要素を複数個含むプログラマブル論理素子において、
その各フリップフロップの人出力信号を相互に接続する
ことにより実現する回路の動作周波数を高速にすること
ができるプログラマブル論理素子を提供することを目的
とする。
［課題を解決するだめの手段］
上記の目的を達成するための本発明のプログラマブル論
理素子の構成は、 プログラムすることにより任意の論理回路を構成可能な
プログラマブル論理要素を複数個有し、かつそれらのプ
ログラマブル論理要素の入力端子および出力端子を相互
に自由に接続可能にするプログラマブル配線を有するプ
ログラマブル論理素子において、 上記プログラマブル論理要素がＮ個のフリップフロップ
を有し、 上記各フリップフロップがそのフリップフロツブの入力
端子に対４°ろ入力信号の選択手段を有し、」二足１番
目のフリップフロップの選択手段の入力端子の一部が１
！４接七るブ〔ｌグラマプル論理要素のＮ番１１のフリ
ップフ〔１ツブの正転出力信号および／または反転出力
信−（の出力端子に上記ブ〔Ｊグラマプル配線とは別に
直接接続され、 上記２番口からＮ番目までの１番目のフリップフロップ
の選択手段の入力端子の一部が！−１番１−１のフリッ
プフロップの正転出力信号および／または反転出力信号
の出力端子に接続されていることを特徴とする。
理素子の構成は、 プログラムすることにより任意の論理回路を構成可能な
プログラマブル論理要素を複数個有し、かつそれらのプ
ログラマブル論理要素の入力端子および出力端子を相互
に自由に接続可能にするプログラマブル配線を有するプ
ログラマブル論理素子において、 上記プログラマブル論理要素がＮ個のフリップフロップ
を有し、 上記各フリップフロップがそのフリップフロツブの入力
端子に対４°ろ入力信号の選択手段を有し、」二足１番
目のフリップフロップの選択手段の入力端子の一部が１
！４接七るブ〔ｌグラマプル論理要素のＮ番１１のフリ
ップフ〔１ツブの正転出力信号および／または反転出力
信−（の出力端子に上記ブ〔Ｊグラマプル配線とは別に
直接接続され、 上記２番口からＮ番目までの１番目のフリップフロップ
の選択手段の入力端子の一部が！−１番１−１のフリッ
プフロップの正転出力信号および／または反転出力信号
の出力端子に接続されていることを特徴とする。
［作用］
本発明は、各フリップフロップの入力信号の選択手段を
設け、その選択により隣り合うフリップフ【ｌツブの出
力信号を入力してフリップフロップを縦属に接続可能と
する。一つのブ【ｌグラマプル論理要素の最終番目のフ
リップフロップは、同様にしてその出力信号を専用の接
続線で隣接プログラマブル論理要素の第１番目のフリッ
プフロップの選択手段の選択により入力して、相互隣接
を可能にする。このように、遅延時間の大きなプログラ
マブル配線やプログラマブル論理要素の入力端子を介さ
ずに各フリップフロップの入出力信号同士を相互に接続
することにより、それらのフリップフロップ同士の接続
によって実現される回路の動作周波数を高速にする。
設け、その選択により隣り合うフリップフ【ｌツブの出
力信号を入力してフリップフロップを縦属に接続可能と
する。一つのブ【ｌグラマプル論理要素の最終番目のフ
リップフロップは、同様にしてその出力信号を専用の接
続線で隣接プログラマブル論理要素の第１番目のフリッ
プフロップの選択手段の選択により入力して、相互隣接
を可能にする。このように、遅延時間の大きなプログラ
マブル配線やプログラマブル論理要素の入力端子を介さ
ずに各フリップフロップの入出力信号同士を相互に接続
することにより、それらのフリップフロップ同士の接続
によって実現される回路の動作周波数を高速にする。
［実施例］
以下、本発明の実施例を図面に基づいて詳細に説明する
。
。
第１図は本発明の一実施例を示すプログラマブル論理素
子の回路構成図である。本実施例は、複数個のプログラ
マブル論理要素ｌを有し、これらのプログラマブル論理
要素ｌの間に縦横に配置した複数本のプログラマブル配
線２を有している。
子の回路構成図である。本実施例は、複数個のプログラ
マブル論理要素ｌを有し、これらのプログラマブル論理
要素ｌの間に縦横に配置した複数本のプログラマブル配
線２を有している。
プログラマブル論理要素ｉは、プログラムにより入力端
子ＩＩからの入力信号に対する任意の組み合わせ論理出
力を生成するプログラマブル組み合わせ論理生成部１２
と、２個のＤタイプフリップフロップ１３．１４と、こ
の２個のフリップフロップ１３．１４のそれぞれのＤ入
力端子に接続されその入力信号を選択する選択手段であ
る入力選択回路１５．１６と、複数（図では２個）の出
力端子１７のそれぞれにフリップフロップ１３゜１４の
出力信号またはプログラマブル組み合わせ論理生成部１
２の出力信号のいずれかを選択して出力する出力選択回
路１８．１９を備えて成る。
子ＩＩからの入力信号に対する任意の組み合わせ論理出
力を生成するプログラマブル組み合わせ論理生成部１２
と、２個のＤタイプフリップフロップ１３．１４と、こ
の２個のフリップフロップ１３．１４のそれぞれのＤ入
力端子に接続されその入力信号を選択する選択手段であ
る入力選択回路１５．１６と、複数（図では２個）の出
力端子１７のそれぞれにフリップフロップ１３゜１４の
出力信号またはプログラマブル組み合わせ論理生成部１
２の出力信号のいずれかを選択して出力する出力選択回
路１８．１９を備えて成る。
ここで、１番目の７リツプフロツプＩ３の人力選択回路
１５の一部の入力端子には隣接するプログラマブル論理
要素ビの２番目（最終番目）のフリップフロップ１４の
正転出力信号Ｑおよび反転出力信号Ｑを別個に接続する
とともに、他の入力端子にはブ【１グラマプル組み合わ
Ｕ・論理生成部１２の出力信号を接続する。また、２番
目のフリップフロップ１４の人力選択回路１６の一部の
入力端子には１番目のフリップフロップ１３の正転出力
信号Ｑおよび反転出力信号Ｑを別個に接続するとともに
、他の入力端子にはプログラマブル組み合わせ論理生成
部１２の他の出力信号を接続する。２番目のフリップフ
ロップ１４の出力信号Ｑ。
１５の一部の入力端子には隣接するプログラマブル論理
要素ビの２番目（最終番目）のフリップフロップ１４の
正転出力信号Ｑおよび反転出力信号Ｑを別個に接続する
とともに、他の入力端子にはブ【１グラマプル組み合わ
Ｕ・論理生成部１２の出力信号を接続する。また、２番
目のフリップフロップ１４の人力選択回路１６の一部の
入力端子には１番目のフリップフロップ１３の正転出力
信号Ｑおよび反転出力信号Ｑを別個に接続するとともに
、他の入力端子にはプログラマブル組み合わせ論理生成
部１２の他の出力信号を接続する。２番目のフリップフ
ロップ１４の出力信号Ｑ。
Ｑは、必要により、さらに他の隣接プログラマブル論理
要素の１番目のフリップフロップの人力選択回路へ直接
接続される。
要素の１番目のフリップフロップの人力選択回路へ直接
接続される。
プログラマブル配線２は、縦横の配線の交叉する部分に
スイッチアレー２１を設け、各プログラマブル論理要素
ｌの入力端子ｌ！および出力端子１７からの入出力線を
上記縦横の配線に交叉させその部分に入出力スイッチア
レー２２を設けて、それぞれプログラムすることにより
各プログラマブル論理要素ｌの人出力信号を相互にかつ
自由に配線可能にしている。フリップフロップ１３゜１
４の各クロック入力端子Ｃへのクロック信号は、人出力
スイッチ２２によりプログラマブル配線２に接続されて
、このプログラマブル論理素子の内部または外部から供
給される。
スイッチアレー２１を設け、各プログラマブル論理要素
ｌの入力端子ｌ！および出力端子１７からの入出力線を
上記縦横の配線に交叉させその部分に入出力スイッチア
レー２２を設けて、それぞれプログラムすることにより
各プログラマブル論理要素ｌの人出力信号を相互にかつ
自由に配線可能にしている。フリップフロップ１３゜１
４の各クロック入力端子Ｃへのクロック信号は、人出力
スイッチ２２によりプログラマブル配線２に接続されて
、このプログラマブル論理素子の内部または外部から供
給される。
以上のように構成した実施例の作用を述べる。
第２図はプログラマブル論理素子を用いて実現しようと
する４ビツトのカウンタ回路の回路図である。このカウ
ンタ回路は、Ｄ入力端子を縦属に接続した４個のＤタイ
プフリップフロップ１３（１４）と、ＡＮＤゲート３お
よびＮＯＲゲート４とを用いて構成されている。このカ
ウンタ回路を本実施例のプログラマブル論理素子にブ〔
１グラムすると、フリップフ〔１ツブ１３（＋４）の出
力端子と１〕入力端子を縦属に接続する部分は、第１図
の太線で示されろように、各入力選択回路１５を介して
直接結線することができる。
する４ビツトのカウンタ回路の回路図である。このカウ
ンタ回路は、Ｄ入力端子を縦属に接続した４個のＤタイ
プフリップフロップ１３（１４）と、ＡＮＤゲート３お
よびＮＯＲゲート４とを用いて構成されている。このカ
ウンタ回路を本実施例のプログラマブル論理素子にブ〔
１グラムすると、フリップフ〔１ツブ１３（＋４）の出
力端子と１〕入力端子を縦属に接続する部分は、第１図
の太線で示されろように、各入力選択回路１５を介して
直接結線することができる。
第３図は、本実施例の効果を表す比較グラフであり、Ｃ
ＭＯ９で作成した本実施例のブ［ｌグラマプル論理素子
で］二足カウンタ回路をプログラムしノコ場合の動作周
波数人と、第４図の従来例の０ＭＯ８のブ［ｌグラマプ
ル論理素子で］―記カウンタ回路をプログラムした場合
の動作周波数１１を、それぞれ電あ；ｉ電圧を変化さけ
て測定したしのである。
ＭＯ９で作成した本実施例のブ［ｌグラマプル論理素子
で］二足カウンタ回路をプログラムしノコ場合の動作周
波数人と、第４図の従来例の０ＭＯ８のブ［ｌグラマプ
ル論理素子で］―記カウンタ回路をプログラムした場合
の動作周波数１１を、それぞれ電あ；ｉ電圧を変化さけ
て測定したしのである。
本実施例によれば、各フリップフＣＩ−）ブの入出力信
ｊ３．の相互接続を比較的大きな遅延時間を有するプロ
グラマブル配線やプログラマブル組み合わせ論理生成部
を介さずに結線することができるので、測定結果で示さ
れるように従来例に比べ約１．５倍の動作周波数が得ら
れた。
ｊ３．の相互接続を比較的大きな遅延時間を有するプロ
グラマブル配線やプログラマブル組み合わせ論理生成部
を介さずに結線することができるので、測定結果で示さ
れるように従来例に比べ約１．５倍の動作周波数が得ら
れた。
なお、上記実施例においてＤタイプフリップフロップは
他の種類のフリップフロップを使用しても良く、その数
も限定されるものではない。また、フリップフ〔１ツブ
の出力信号は、正転用力信号と反転出力信号の一方だけ
を接続可能とする構成としても、本発明の目的が十分達
せられることは明らかである。このように、本発明はそ
の主旨に沿って種々に応用され、種々の実施態様を取り
得るものである。
他の種類のフリップフロップを使用しても良く、その数
も限定されるものではない。また、フリップフ〔１ツブ
の出力信号は、正転用力信号と反転出力信号の一方だけ
を接続可能とする構成としても、本発明の目的が十分達
せられることは明らかである。このように、本発明はそ
の主旨に沿って種々に応用され、種々の実施態様を取り
得るものである。
［発明の効果］
以」二の説明で明らかなように、本発明のプログラマブ
ル論理素子によれば、複数のフリップフロップを備えた
プログラマブル論理要素を複数個含むプログラマブル論
理素子において、その各フリップフロップの人出力信号
を遅延時間の比較的大きいプ〔Ｊグラマプル配線等を介
さずに選択手段を通して直接に結線できるので、フリッ
プフロップの相互接続により実現するカウンタ回路等の
回路の動作周波数を高速にすることができる。
ル論理素子によれば、複数のフリップフロップを備えた
プログラマブル論理要素を複数個含むプログラマブル論
理素子において、その各フリップフロップの人出力信号
を遅延時間の比較的大きいプ〔Ｊグラマプル配線等を介
さずに選択手段を通して直接に結線できるので、フリッ
プフロップの相互接続により実現するカウンタ回路等の
回路の動作周波数を高速にすることができる。
第１図は本発明の一実施例を示すプログラマブル論、理
素子の回路構成図、第２図はプログラマブル論理素子を
用いて実現するカウンタ回路の回路図、第３図は上記実
施例と従来例の効果の比較グラフ図、第４図は従来例の
ブ【ｌグラマプル論理素子の回路構成図、第５図は従来
例のプログラマブル論理素子を使用した結線図である。 １・・・プログラマブル論理回路、２・・・プログラマ
ブル配線、１１・・・入力端子、１３．１４・・・Ｄタ
イプフリップフロップ、１５．１６・・・入力選択回路
、１７・・・出力端子。 第２図 第３＠
素子の回路構成図、第２図はプログラマブル論理素子を
用いて実現するカウンタ回路の回路図、第３図は上記実
施例と従来例の効果の比較グラフ図、第４図は従来例の
ブ【ｌグラマプル論理素子の回路構成図、第５図は従来
例のプログラマブル論理素子を使用した結線図である。 １・・・プログラマブル論理回路、２・・・プログラマ
ブル配線、１１・・・入力端子、１３．１４・・・Ｄタ
イプフリップフロップ、１５．１６・・・入力選択回路
、１７・・・出力端子。 第２図 第３＠
Claims (1)
- （１）プログラムすることにより任意の論理回路を構成
可能なプログラマブル論理要素を複数個有し、かつそれ
らのプログラマブル論理要素の入力端子および出力端子
を相互に自由に接続可能にするプログラマブル配線を有
するプログラマブル論理素子において、 上記プログラマブル論理要素がＮ個のフリップフロップ
を有し、 上記各フリップフロップがそのフリップフロップの入力
端子に対する入力信号の選択手段を有し、上記１番目の
フリップフロップの選択手段の入力端子の一部が隣接す
るプログラマブル論理要素のＮ番目のフリップフロップ
の正転出力信号および／または反転出力信号の出力端子
に上記プログラマブル配線とは別に直接接続され、 上記２番目からＮ番目までの１番目のフリップフロップ
の選択手段の入力端子の一部がＩ−１番目のフリップフ
ロップの正転出力信号および／または反転出力信号の出
力端子に接続されていることを特徴とするプログラマブ
ル論理素子。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63163389A JPH0646707B2 (ja) | 1988-06-30 | 1988-06-30 | プログラマブル論理素子 |
| EP88310813A EP0317287B1 (en) | 1987-11-20 | 1988-11-16 | Programmable logic device |
| DE8888310813T DE3875909T2 (de) | 1987-11-20 | 1988-11-16 | Programmierbare logische vorrichtung. |
| CA000583487A CA1309471C (en) | 1987-11-20 | 1988-11-18 | Programmable logic device |
| KR1019880015246A KR950000358B1 (ko) | 1987-11-20 | 1988-11-19 | 프로그램 가능 논리소자 |
| US07/469,728 US4963770A (en) | 1987-11-20 | 1990-01-24 | Programmable logic device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63163389A JPH0646707B2 (ja) | 1988-06-30 | 1988-06-30 | プログラマブル論理素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0213124A true JPH0213124A (ja) | 1990-01-17 |
| JPH0646707B2 JPH0646707B2 (ja) | 1994-06-15 |
Family
ID=15772958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63163389A Expired - Fee Related JPH0646707B2 (ja) | 1987-11-20 | 1988-06-30 | プログラマブル論理素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0646707B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH046913A (ja) * | 1990-04-24 | 1992-01-10 | Kawasaki Steel Corp | プログラマブル論理素子 |
| JPH04271614A (ja) * | 1991-02-27 | 1992-09-28 | Toshiba Corp | プログラマブル論理回路 |
| JP2004502066A (ja) * | 2000-06-30 | 2004-01-22 | フオレシア・システム・デシヤプマン | 排気容積およびこの排気容積を含む排気装置 |
| US6714050B2 (en) | 1999-03-24 | 2004-03-30 | Altera Corporation | I/O cell configuration for multiple I/O standards |
| US6836151B1 (en) | 1999-03-24 | 2004-12-28 | Altera Corporation | I/O cell configuration for multiple I/O standards |
| USRE40011E1 (en) | 1995-10-16 | 2008-01-22 | Altera Corporation | System for coupling programmable logic device to external circuitry which selects a logic standard and uses buffers to modify output and input signals accordingly |
| CN109507963A (zh) * | 2018-11-16 | 2019-03-22 | 浙江工业大学 | 一种基于dcs控制的四氢呋喃-3-甲醛生产控制系统及方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61224520A (ja) * | 1985-02-27 | 1986-10-06 | ジリンクス・インコ−ポレイテツド | 構成を変更可能な論理要素 |
-
1988
- 1988-06-30 JP JP63163389A patent/JPH0646707B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61224520A (ja) * | 1985-02-27 | 1986-10-06 | ジリンクス・インコ−ポレイテツド | 構成を変更可能な論理要素 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH046913A (ja) * | 1990-04-24 | 1992-01-10 | Kawasaki Steel Corp | プログラマブル論理素子 |
| JPH04271614A (ja) * | 1991-02-27 | 1992-09-28 | Toshiba Corp | プログラマブル論理回路 |
| JP2564044B2 (ja) * | 1991-02-27 | 1996-12-18 | 株式会社東芝 | プログラマブル論理回路 |
| USRE40011E1 (en) | 1995-10-16 | 2008-01-22 | Altera Corporation | System for coupling programmable logic device to external circuitry which selects a logic standard and uses buffers to modify output and input signals accordingly |
| US6714050B2 (en) | 1999-03-24 | 2004-03-30 | Altera Corporation | I/O cell configuration for multiple I/O standards |
| US6836151B1 (en) | 1999-03-24 | 2004-12-28 | Altera Corporation | I/O cell configuration for multiple I/O standards |
| US7034570B2 (en) | 1999-03-24 | 2006-04-25 | Altera Corporation | I/O cell configuration for multiple I/O standards |
| JP2004502066A (ja) * | 2000-06-30 | 2004-01-22 | フオレシア・システム・デシヤプマン | 排気容積およびこの排気容積を含む排気装置 |
| CN109507963A (zh) * | 2018-11-16 | 2019-03-22 | 浙江工业大学 | 一种基于dcs控制的四氢呋喃-3-甲醛生产控制系统及方法 |
| CN109507963B (zh) * | 2018-11-16 | 2020-07-07 | 浙江工业大学 | 一种基于dcs控制的四氢呋喃-3-甲醛生产控制系统及方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0646707B2 (ja) | 1994-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2548852B2 (ja) | プログラマブル論理セル | |
| JPH05281304A (ja) | テスト回路を内蔵したアナログ・ディジタル混在マスタ | |
| JPH0213124A (ja) | プログラマブル論理素子 | |
| JPH02124627A (ja) | クロックドライバー回路 | |
| JPS6193711A (ja) | 遅延回路 | |
| JP2514989B2 (ja) | 順序回路 | |
| JPH02232577A (ja) | 出力回路 | |
| JP2861364B2 (ja) | 論理回路 | |
| JPS61280116A (ja) | 位相比較回路 | |
| JPH03181098A (ja) | フリップフロップ回路 | |
| JPH08212057A (ja) | 全加算器 | |
| JPS60229425A (ja) | プログラマブル・ロジツク・アレイ | |
| JPH03238914A (ja) | Ｄフリップフロップ回路 | |
| JPH02206222A (ja) | カウンタ | |
| JPH01280924A (ja) | テスト機能を有する計数回路 | |
| JPH0355200Y2 (ja) | ||
| JP2682004B2 (ja) | ディジタル集積回路 | |
| JPH01309509A (ja) | Ｊｋフリップフロップ回路 | |
| JPH04277921A (ja) | 可変遅延回路 | |
| JPS59229923A (ja) | 集積回路用論理回路 | |
| JPH01311723A (ja) | 構成を変更可能な論理要素 | |
| JPS635620A (ja) | 半導体集積回路に内蔵のデイジタル／アナログコンバ−タ | |
| JPH0315776A (ja) | モード設定回路 | |
| JPH01134622A (ja) | プログラマブル論理素子 | |
| JPS6298658A (ja) | 集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |