JPH02130658A - 障害処理方式 - Google Patents
障害処理方式Info
- Publication number
- JPH02130658A JPH02130658A JP63285468A JP28546888A JPH02130658A JP H02130658 A JPH02130658 A JP H02130658A JP 63285468 A JP63285468 A JP 63285468A JP 28546888 A JP28546888 A JP 28546888A JP H02130658 A JPH02130658 A JP H02130658A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- fault
- ready signal
- common control
- system bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012544 monitoring process Methods 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 8
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Debugging And Monitoring (AREA)
- Multi Processors (AREA)
- Computer And Data Communications (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は複数の回線対応の処理を行うシステムの回線
障害処理方式に関する。
障害処理方式に関する。
従来、複数の回線対応の処理を行うシステムでは１個の
共通制御部と、この共通制御部とマルチバス等のマルチ
プロセッサシステムのシステムバスによって接続された
複数の回線対応処理部とから構成されている。
共通制御部と、この共通制御部とマルチバス等のマルチ
プロセッサシステムのシステムバスによって接続された
複数の回線対応処理部とから構成されている。
上述した従来のシステムはある回線対応処理部に何らか
の障害が発生して、共通制御部からのアクセスに対して
レデイイ信号を返すことができなくなるとシステムバス
がロックしてしまう。この結果、共通制御部も他の回線
対応処理部も全く動作できなくなり、１個の回線対応部
の障害がシステム全体の障害を引き起こすという欠点が
ある。
の障害が発生して、共通制御部からのアクセスに対して
レデイイ信号を返すことができなくなるとシステムバス
がロックしてしまう。この結果、共通制御部も他の回線
対応処理部も全く動作できなくなり、１個の回線対応部
の障害がシステム全体の障害を引き起こすという欠点が
ある。
この発明に係る障害処理方式は、回線対応処理部内に共
通制御部からのアクセスに対するレデイイ信号発生まで
の時間を監視する監視タイマを設け、この監視タイマが
タイムアウトしたとき障害発生信号をレデイイ信号強制
発生回路に出力して駆動し、その割り込み信号によシス
テムバスのロックを解除しその障害対応処理部を障害中
とするものである。
通制御部からのアクセスに対するレデイイ信号発生まで
の時間を監視する監視タイマを設け、この監視タイマが
タイムアウトしたとき障害発生信号をレデイイ信号強制
発生回路に出力して駆動し、その割り込み信号によシス
テムバスのロックを解除しその障害対応処理部を障害中
とするものである。
この発明は障害が発生した回線対応処理部のみをシステ
ムバスから切シ離すことができるのでシステムの信頼性
を向上させることができる。
ムバスから切シ離すことができるのでシステムの信頼性
を向上させることができる。
図はこの発明に係る障害処理方式の一実施例を示すブロ
ック図である。同図において、１はマルチフロセッサシ
ステムのシステムバス、２は共通制御部、３および４は
この共通制御部２にマルチハス等のマルチプロセッサシ
ステムのシステムバスによって接続された複数の回線対
応処理部、５はアクセス信号６の入力によシ動作し、こ
のアクセス信号６に対してこの回線対応処理部３および
４内で必要なインタバルＴｌをおいてレディイ信号Ｔを
出力するレデイイ信号発生回路、８はこの予め決められ
たインタバルＴｌ より大きいタイマー値Ｔｏ （Ｔｏ
＞ Ｔｓ ）によってアクセス信号６とレデイイ信号
７の間隔を監視し、もし何らかの障害によシインタバル
Ｔがタイマ値Ｔｏよシ大きく（Ｔ ’；ａ Ｔ ｏ ）
、すなわちタイムアウトしたとき、障害発生信号９を
出力する監視タイマ、１０はこの障害発生信号９の入力
により動作し強制レデイイ信号である割り込み信号１１
を出力するレデイイ信号強制発生回路、１２は正常動作
時のレデイイ信号７と障害発生時の強制レデイイ信号で
ある割９込み信号１１との論理和をとるオア回路である
。
ック図である。同図において、１はマルチフロセッサシ
ステムのシステムバス、２は共通制御部、３および４は
この共通制御部２にマルチハス等のマルチプロセッサシ
ステムのシステムバスによって接続された複数の回線対
応処理部、５はアクセス信号６の入力によシ動作し、こ
のアクセス信号６に対してこの回線対応処理部３および
４内で必要なインタバルＴｌをおいてレディイ信号Ｔを
出力するレデイイ信号発生回路、８はこの予め決められ
たインタバルＴｌ より大きいタイマー値Ｔｏ （Ｔｏ
＞ Ｔｓ ）によってアクセス信号６とレデイイ信号
７の間隔を監視し、もし何らかの障害によシインタバル
Ｔがタイマ値Ｔｏよシ大きく（Ｔ ’；ａ Ｔ ｏ ）
、すなわちタイムアウトしたとき、障害発生信号９を
出力する監視タイマ、１０はこの障害発生信号９の入力
により動作し強制レデイイ信号である割り込み信号１１
を出力するレデイイ信号強制発生回路、１２は正常動作
時のレデイイ信号７と障害発生時の強制レデイイ信号で
ある割９込み信号１１との論理和をとるオア回路である
。
次に、上記構成による障害処理方式の動作について説明
する。まず、正常動作時において、共通制御部２がリー
ドアクセスあるいはライトアクセスを回線対応処理部３
に行なったとき、この回線対応処理部３のレデイイ信号
発生回路５がアクセス信号６に対して回線対応処理部内
で必要なインタバルＴ、をおいてレデイイ信号Ｔを出力
する。
する。まず、正常動作時において、共通制御部２がリー
ドアクセスあるいはライトアクセスを回線対応処理部３
に行なったとき、この回線対応処理部３のレデイイ信号
発生回路５がアクセス信号６に対して回線対応処理部内
で必要なインタバルＴ、をおいてレデイイ信号Ｔを出力
する。
そして、通常はこの繰シ返しによシ共通制御部２と回線
対応処理部３，４との間で処理が行なわれる。
対応処理部３，４との間で処理が行なわれる。
この状態において、回線対応処理部３に何らかの障害が
発生しアクセス信号６に対するレデイイ信号Ｔが返らな
くなると、そのインタバルＴがタイマ値Ｔｏより太きく
（Ｔ≧Ｔｏ）なり、監視タイマ８がタイムアウトしてレ
ディイ信号強制発生回路１０に障害発生信号９を出力す
る。、このため、レデイイ信号強制発生回路１０が動作
し割り込み信号１１を出力する。この結果、ロック状態
にあったシステムバス１のロックが解除され、割り込み
信号１１により共通制御部２はその回線対応処理部３の
障害を検出できるので、以後その回線対応処理部３の使
用を行なわないようＫすることができる。
発生しアクセス信号６に対するレデイイ信号Ｔが返らな
くなると、そのインタバルＴがタイマ値Ｔｏより太きく
（Ｔ≧Ｔｏ）なり、監視タイマ８がタイムアウトしてレ
ディイ信号強制発生回路１０に障害発生信号９を出力す
る。、このため、レデイイ信号強制発生回路１０が動作
し割り込み信号１１を出力する。この結果、ロック状態
にあったシステムバス１のロックが解除され、割り込み
信号１１により共通制御部２はその回線対応処理部３の
障害を検出できるので、以後その回線対応処理部３の使
用を行なわないようＫすることができる。
以上詳細に説明したように、この発明に係る障害処理方
式によれば、回線対応処理部での障害によシステムバス
のロックというシステム全体の障害につながる状態が発
生した場合にも常に回線対応処理部だけの障害にとどめ
ることができ、システムの信頼性を向上させることがで
きるなどの効果がある。
式によれば、回線対応処理部での障害によシステムバス
のロックというシステム全体の障害につながる状態が発
生した場合にも常に回線対応処理部だけの障害にとどめ
ることができ、システムの信頼性を向上させることがで
きるなどの効果がある。
図はこの発明に係る障害処理方式の一実施例を示すブロ
ック図である。 １・・・・システムバス、２・・・・共通制御部、３お
よび４・・・・回線対応処理部、５・・・・レディイ信
号発生回路、６・・・・アクセス信号、γ・・・・レデ
ィイ信号、８・・・・監視タイマ、９・・・φ障害発生
信号、１０・・・佛しディイ信号強制発生回路、・１１
・・・・強制レデイイ信号である割り込み信号、１２・
・・・オア回路。 特許出願人 日本電気株式会社
ック図である。 １・・・・システムバス、２・・・・共通制御部、３お
よび４・・・・回線対応処理部、５・・・・レディイ信
号発生回路、６・・・・アクセス信号、γ・・・・レデ
ィイ信号、８・・・・監視タイマ、９・・・φ障害発生
信号、１０・・・佛しディイ信号強制発生回路、・１１
・・・・強制レデイイ信号である割り込み信号、１２・
・・・オア回路。 特許出願人 日本電気株式会社
Claims (1)
- 共通制御部と、この共通制御部にマルチバスなどのマル
チプロセッサシステムのシステムバスによつて接続され
た複数の回線対応処理部とからなるシステムにおいて、
回線対応処理部内に共通制御部からのアクセスに対する
レデイイ信号発生までの時間を監視する監視タイマを設
け、この監視タイマがタイムアウトしたとき障害発生信
号をレデイイ信号強制発生回路に出力して駆動し、その
割り込み信号によりシステムバスのロックを解除しその
障害対応処理部を障害中とすることを特徴とする障害処
理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63285468A JPH02130658A (ja) | 1988-11-11 | 1988-11-11 | 障害処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63285468A JPH02130658A (ja) | 1988-11-11 | 1988-11-11 | 障害処理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02130658A true JPH02130658A (ja) | 1990-05-18 |
Family
ID=17691909
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63285468A Pending JPH02130658A (ja) | 1988-11-11 | 1988-11-11 | 障害処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02130658A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05210540A (ja) * | 1992-01-31 | 1993-08-20 | Fujitsu Ltd | 割り込み装置 |
| JP2005235214A (ja) * | 2004-02-19 | 2005-09-02 | Marconi Intellectual Property (Ringfence) Inc | 不具合が存在するときにスイッチ障害を防止する方法、装置及びソフトウエア |
-
1988
- 1988-11-11 JP JP63285468A patent/JPH02130658A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05210540A (ja) * | 1992-01-31 | 1993-08-20 | Fujitsu Ltd | 割り込み装置 |
| JP2005235214A (ja) * | 2004-02-19 | 2005-09-02 | Marconi Intellectual Property (Ringfence) Inc | 不具合が存在するときにスイッチ障害を防止する方法、装置及びソフトウエア |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02130658A (ja) | 障害処理方式 | |
| JPH06324721A (ja) | 接続ユニット脱落検知方法 | |
| JP3118742B2 (ja) | クロック擾乱時の装置誤動作防止方式 | |
| CA2074628C (en) | Multiprocessor system for conducting initial processing for shared circuit | |
| JPH02226432A (ja) | クロック障害処理システム | |
| JP2954040B2 (ja) | 割込監視装置 | |
| JPH0588926A (ja) | 監視制御系の自動切替回路 | |
| JPS63269234A (ja) | 系統切替装置 | |
| JPS59100997A (ja) | 異常警報方式 | |
| JPS61169036A (ja) | システム監視装置 | |
| JPS6213153Y2 (ja) | ||
| JPH0293970A (ja) | マルチプロセサシステム | |
| JPH05158742A (ja) | 複数のマイクロコンピュータの暴走監視回路 | |
| JPH0728239B2 (ja) | 切替回路 | |
| JPS60254338A (ja) | マルチプロセツサの異常検出方式 | |
| JPS63232654A (ja) | 回線の制御装置 | |
| JPH04205033A (ja) | Ｃｐｕによる機器制御方法 | |
| JPH05324407A (ja) | Ｃｐｕ監視方式 | |
| JPS61208137A (ja) | 自動障害復旧バス制御方式 | |
| JPS61156438A (ja) | 計算機制御装置 | |
| JPH02143340A (ja) | 電子回路の異常監視方法 | |
| JPH0335341A (ja) | ステータス信号検出器 | |
| JPH01124035A (ja) | 出力データ制御装置 | |
| JPH04320538A (ja) | 障害監視方式 | |
| JPH0736719A (ja) | マルチｃｐｕシステムの暴走監視装置 |