JPH0212751B2 - - Google Patents
Info
- Publication number
- JPH0212751B2 JPH0212751B2 JP59177761A JP17776184A JPH0212751B2 JP H0212751 B2 JPH0212751 B2 JP H0212751B2 JP 59177761 A JP59177761 A JP 59177761A JP 17776184 A JP17776184 A JP 17776184A JP H0212751 B2 JPH0212751 B2 JP H0212751B2
- Authority
- JP
- Japan
- Prior art keywords
- board
- substrate
- multilayer
- product size
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000758 substrate Substances 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 5
- 238000009826 distribution Methods 0.000 description 8
- 239000010410 layer Substances 0.000 description 7
- 239000004020 conductor Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Landscapes
- Laminated Bodies (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は板厚分布の均一性を良くすると共にボ
イドの含有を少なくした多層プリント板の製造方
法に関する。
イドの含有を少なくした多層プリント板の製造方
法に関する。
大量の情報を迅速に処理するため情報処理装置
の進歩は著しく、これを構成する半導体装置は単
位素子の小形化と大容量化が進められていると共
にこれを用いて高密度実装が行われている。
の進歩は著しく、これを構成する半導体装置は単
位素子の小形化と大容量化が進められていると共
にこれを用いて高密度実装が行われている。
すなわち半導体装置は従来のIC，LSIよりも構
成素子数が格段に多いVLSIが実用化され、これ
がプリント配線基板上に高密度に装着される。
成素子数が格段に多いVLSIが実用化され、これ
がプリント配線基板上に高密度に装着される。
ここでVLSIの構成素子数は厖大であるから端
子数も数100本と多く、マトリツクス状に形成さ
れた多数のリードピンをプリント配線基板上にパ
ターン形成されたランドに接着する装着法が考え
られている。
子数も数100本と多く、マトリツクス状に形成さ
れた多数のリードピンをプリント配線基板上にパ
ターン形成されたランドに接着する装着法が考え
られている。
かかる部品装着法がとられる場合は部品装着が
行われている数多くのランドを結んで電子回路を
形成するために導体線路は極めて微細な線幅のも
のが必要であり、現在2.5mmの間隔でパターン形
成されているランドの間に150μm以下のパターン
幅をもつ導体、パターンが２〜３本走行する微細
パターンが実用化されている。
行われている数多くのランドを結んで電子回路を
形成するために導体線路は極めて微細な線幅のも
のが必要であり、現在2.5mmの間隔でパターン形
成されているランドの間に150μm以下のパターン
幅をもつ導体、パターンが２〜３本走行する微細
パターンが実用化されている。
またのような高密度の部品装着を行うには配線
基板の多層化が必要で現在10層を越える多層配線
基板が実用化されている。
基板の多層化が必要で現在10層を越える多層配線
基板が実用化されている。
以上のようにプリント配線基板は多層化される
と共にこれを構成する各の基板には微細な導体パ
ターンが設けられているが、そのためにはボイド
の含有がなく、また各の基板は均等な膜厚分布を
もつて形成されていることが必要である。
と共にこれを構成する各の基板には微細な導体パ
ターンが設けられているが、そのためにはボイド
の含有がなく、また各の基板は均等な膜厚分布を
もつて形成されていることが必要である。
多層プリント板を作るにはパターン形成の終わ
つたプリント配線基板（以下略して基板）をプリ
プレグと云われる半硬化のエポキシ樹脂を主構成
材とするボンデイングシートと交互に重ね合わ
せ、成型プレスを用いて高温で圧縮して相互に融
着させて完成する。
つたプリント配線基板（以下略して基板）をプリ
プレグと云われる半硬化のエポキシ樹脂を主構成
材とするボンデイングシートと交互に重ね合わ
せ、成型プレスを用いて高温で圧縮して相互に融
着させて完成する。
第２図はこの形成法を説明するもので、最も簡
単な四層構造の多層基板を形成する場合を説明す
ると次のようになる。
単な四層構造の多層基板を形成する場合を説明す
ると次のようになる。
両面に写真食刻技術（ホトリソグラフイ）を用
いてパターン形成した基板１を中心とし積層金型
２の基準ピン３を用いてプリプレグ４を上下に置
き、この上に銅張り積層板を配置して位置決めす
る。
いてパターン形成した基板１を中心とし積層金型
２の基準ピン３を用いてプリプレグ４を上下に置
き、この上に銅張り積層板を配置して位置決めす
る。
実際には数層の多層基板を形成するので複数枚
の基板１は基準ピン３を用い、正確に位置決めし
ながらプリプレグ４と交互に重ね合わせる。
の基板１は基準ピン３を用い、正確に位置決めし
ながらプリプレグ４と交互に重ね合わせる。
このように積層金型２を用いて積み重た後、ヒ
ータを備えた熱板で上下から挟み、約200℃で加
熱した状態で30〜50Kg／cm2の圧力を加えて融着せ
しめる。
ータを備えた熱板で上下から挟み、約200℃で加
熱した状態で30〜50Kg／cm2の圧力を加えて融着せ
しめる。
このようにして製造された多層基材はパターン
形成が行われている中央部を残して製品サイズに
切断することにより多層基板ができあがる。
形成が行われている中央部を残して製品サイズに
切断することにより多層基板ができあがる。
ここで多層基板にはボイドが含まれておらず、
また均等な板厚分布をもつて形成されていること
が必要である。
また均等な板厚分布をもつて形成されていること
が必要である。
然し、このことは容易ではない。その理由は基
板１の両面にはパターン形成が成されているが、
製品サイズ外で後の工程で切断される外周部はパ
ターンがないためにパターン形成が行われている
中央部と較べると厚さが薄く、これが原因で多層
基板の厚さの分布が不均一になり易い。
板１の両面にはパターン形成が成されているが、
製品サイズ外で後の工程で切断される外周部はパ
ターンがないためにパターン形成が行われている
中央部と較べると厚さが薄く、これが原因で多層
基板の厚さの分布が不均一になり易い。
また基板１とプリプレグ４とを重ね合わせた段
階ではその間に多量の空気が含まれており、これ
は加熱圧縮工程中に基板面から抜け去る筈である
が、現実には部分的に残存してボイドを形成し、
配線パターン間の絶縁を低下させている。
階ではその間に多量の空気が含まれており、これ
は加熱圧縮工程中に基板面から抜け去る筈である
が、現実には部分的に残存してボイドを形成し、
配線パターン間の絶縁を低下させている。
そこでこの対策として第３図及び第４図に示す
ように微細パターンの形成が行われている基板１
の製品サイズ６の外周部にダミーパターン７，８
を設けて厚さの不均一を緩和すると共にプレス方
法を改良するなどの方法が講じられている。
ように微細パターンの形成が行われている基板１
の製品サイズ６の外周部にダミーパターン７，８
を設けて厚さの不均一を緩和すると共にプレス方
法を改良するなどの方法が講じられている。
すなわち第２図に示す積層金型２を熱板で挟ん
で加熱圧縮する際に積層金型２とプレスとの間に
置くクツシヨン材を加工して凸状の断面をもつよ
うにし、基板１の中央部から優先的に加圧するこ
とにより、プリプレグの樹脂の流れが中心部から
周辺部に向かつて均等になるようにし、これによ
り多層基板中のボイドの減少と板厚の均一化が図
られている。
で加熱圧縮する際に積層金型２とプレスとの間に
置くクツシヨン材を加工して凸状の断面をもつよ
うにし、基板１の中央部から優先的に加圧するこ
とにより、プリプレグの樹脂の流れが中心部から
周辺部に向かつて均等になるようにし、これによ
り多層基板中のボイドの減少と板厚の均一化が図
られている。
然し、第３図のような額縁状のダミーパタン７
ではこの内側にボイドが残留し易く、これが内側
に拡散して製品サイズ６の中に入る恐れがあり、
また第４図の場合は製品サイズ６の外周部の板厚
均一性が充分でないと云う問題がある。
ではこの内側にボイドが残留し易く、これが内側
に拡散して製品サイズ６の中に入る恐れがあり、
また第４図の場合は製品サイズ６の外周部の板厚
均一性が充分でないと云う問題がある。
以上記したように複数の中間層基材をプリプレ
グを介して加熱圧縮して多層基板を形成するには
板厚分布が均等であり、またボイドを含まぬこと
が必要であるが従来の方法では充分な効果を示し
ていない。
グを介して加熱圧縮して多層基板を形成するには
板厚分布が均等であり、またボイドを含まぬこと
が必要であるが従来の方法では充分な効果を示し
ていない。
上記の問題点はパターン形成の終わつた単体基
板をプリプレグと交互に積層し位置合わせした
後、加圧成形して一体化する際、半導体装置のリ
ードピンを装着するランドと同形状の複数個のパ
ターンを予め製品サイズの外周部に規則正しく配
列して形成しておき、加圧成形することを特徴と
する多層プリント板の製造方法により解決するこ
とができる。
板をプリプレグと交互に積層し位置合わせした
後、加圧成形して一体化する際、半導体装置のリ
ードピンを装着するランドと同形状の複数個のパ
ターンを予め製品サイズの外周部に規則正しく配
列して形成しておき、加圧成形することを特徴と
する多層プリント板の製造方法により解決するこ
とができる。
本発明は多層基板を構成する基板のうち、最上
部の基板には半導体装置のリードピン或いは部品
のリード線を挿入するスルーホールを備えたラン
ドが存在し、また内部の基板には各層間の配線接
続を行うスルーホールを備えたランドが数多くパ
ターン形成されている。
部の基板には半導体装置のリードピン或いは部品
のリード線を挿入するスルーホールを備えたラン
ドが存在し、また内部の基板には各層間の配線接
続を行うスルーホールを備えたランドが数多くパ
ターン形成されている。
これらのパターンはアートワークフイルムで基
板上に形成されているが、本発明はこのランドを
基板の製品サイズ６の外周部に額縁状にパターン
形成してダミーパタンとするもので、微少なラン
ドが基板上に数多くパターン形成されているた
め、板厚分布が良く、またランド間に隙間がある
ために樹脂の流れが良く、従つてボイドがダミー
パターンの内側に残存するという問題を少なくす
ることができる。
板上に形成されているが、本発明はこのランドを
基板の製品サイズ６の外周部に額縁状にパターン
形成してダミーパタンとするもので、微少なラン
ドが基板上に数多くパターン形成されているた
め、板厚分布が良く、またランド間に隙間がある
ために樹脂の流れが良く、従つてボイドがダミー
パターンの内側に残存するという問題を少なくす
ることができる。
第１図は本発明を実施した基板の平面図であつ
て、部品装着が行われる表面基板には特に数多く
のランド９がパターン形成されており、また内部
の基板も各層間を繋ぐスルーホール形成用として
数多くのランド９が設けられている。
て、部品装着が行われる表面基板には特に数多く
のランド９がパターン形成されており、また内部
の基板も各層間を繋ぐスルーホール形成用として
数多くのランド９が設けられている。
本発明はこのランド９を製品サイズ６の外周部
に同様なアートワークフイルムで額縁状に形成し
てダミーパタン１０とするものである。
に同様なアートワークフイルムで額縁状に形成し
てダミーパタン１０とするものである。
ここでダミーパタン１０は一重でなく基板１の
外縁部に達するまで製品サイズ６の内側のパター
ン形成条件すなわち2.5mmピツチで形成すると効
果的である。
外縁部に達するまで製品サイズ６の内側のパター
ン形成条件すなわち2.5mmピツチで形成すると効
果的である。
このようにダミーパタン１０を設けると板厚分
布は均一となり、またランド９の間の隙間を通つ
て樹脂と共にガスが流れるので従来のようにボイ
ドが残存する傾向がなくなり、品質の向上が達成
できる。
布は均一となり、またランド９の間の隙間を通つ
て樹脂と共にガスが流れるので従来のようにボイ
ドが残存する傾向がなくなり、品質の向上が達成
できる。
なお加圧成形して生じた多層基板は従来と同様
に製品サイズの大きさに切断して完成される。
に製品サイズの大きさに切断して完成される。
以上説明したように本発明の実施により、基板
の板厚分布は均等となり、またボイド含有の少な
い多層基板の製造が可能になる。
の板厚分布は均等となり、またボイド含有の少な
い多層基板の製造が可能になる。
第１図は本発明の実施法を説明する基板の平面
図。第２図は多層基板の製造法を説明する断面
図。第３図と第４図は従来の実施法を説明する基
板の平面図である。 図において、１はプリント配線基板、２は積層
金型、４はプリプレグ、６は製品サイズ、７，
８，１０はダミーパタン、９はランド、である。
図。第２図は多層基板の製造法を説明する断面
図。第３図と第４図は従来の実施法を説明する基
板の平面図である。 図において、１はプリント配線基板、２は積層
金型、４はプリプレグ、６は製品サイズ、７，
８，１０はダミーパタン、９はランド、である。
Claims (1)
- １ パターン形成の終わつた単体基板をプリプレ
グと交互に積層し位置合わせした後、加圧成形し
て一体化する際、半導体装置のリードピンを装着
するランドと同形状の複数個のパターンを予め製
品サイズの外周部に額縁状に配列して形成してお
き、加圧成形することを特徴とする多層プリント
板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59177761A JPS6154938A (ja) | 1984-08-27 | 1984-08-27 | 多層プリント板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59177761A JPS6154938A (ja) | 1984-08-27 | 1984-08-27 | 多層プリント板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6154938A JPS6154938A (ja) | 1986-03-19 |
| JPH0212751B2 true JPH0212751B2 (ja) | 1990-03-26 |
Family
ID=16036665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59177761A Granted JPS6154938A (ja) | 1984-08-27 | 1984-08-27 | 多層プリント板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6154938A (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6248099A (ja) * | 1985-08-28 | 1987-03-02 | 富士通株式会社 | 中間層基板 |
| JP2561658B2 (ja) * | 1987-02-23 | 1996-12-11 | 日立化成工業株式会社 | 多層印刷配線板の製造方法 |
| JPH01147896A (ja) * | 1987-12-03 | 1989-06-09 | Aica Kogyo Co Ltd | 多層印刷回路板の製法 |
| JPH02234494A (ja) * | 1989-03-07 | 1990-09-17 | Fujitsu Ltd | 銅板入り多層プリント基板の製造方法 |
| JPH0783179B2 (ja) * | 1989-12-14 | 1995-09-06 | 日本電気株式会社 | 多層印刷配線板の製造方法 |
| JPH05145235A (ja) * | 1991-11-20 | 1993-06-11 | Nippon Avionics Co Ltd | 多層プリント配線板の製造方法および積層基板 |
| JP3038282B2 (ja) * | 1993-04-12 | 2000-05-08 | 株式会社日立製作所 | スロットル弁開閉装置 |
-
1984
- 1984-08-27 JP JP59177761A patent/JPS6154938A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6154938A (ja) | 1986-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5578796A (en) | Apparatus for laminating and circuitizing substrates having openings therein | |
| US5281556A (en) | Process for manufacturing a multi-layer lead frame having a ground plane and a power supply plane | |
| TW201424501A (zh) | 封裝結構及其製作方法 | |
| US7172925B2 (en) | Method for manufacturing printed wiring board | |
| JPH0212751B2 (ja) | ||
| JPH04278598A (ja) | 多層印刷配線板の製造方法 | |
| JP3736450B2 (ja) | 回路基板の製造方法 | |
| JP3111590B2 (ja) | 多層回路の製造方法 | |
| US6607939B2 (en) | Method of making a multi-layer interconnect | |
| JP2003318309A (ja) | キャビティ付き多層セラミック基板の製造方法 | |
| JPS5841800B2 (ja) | セラミック多層基板の形成方法 | |
| US20240155765A1 (en) | Electronic component embedded substrate and manufacturing method therefor | |
| JP3058045B2 (ja) | 多層プリント配線板の製造方法 | |
| JPS6155995A (ja) | 多層配線基板の製造方法 | |
| JP3749201B2 (ja) | プリント配線板の製造方法 | |
| JPS60241294A (ja) | 多層印刷配線板の製造方法 | |
| JP2864276B2 (ja) | プリント配線基板の製造方法 | |
| JPS62181128A (ja) | 多層印刷配線板の製造方法 | |
| JPH06169172A (ja) | 多層プリント基板の製造方法 | |
| JPH04211195A (ja) | セラミック多層配線基板の製造方法 | |
| JP2004152964A (ja) | 多層配線基板の製造方法 | |
| JPH08162769A (ja) | 多層プリント基板の製造方法 | |
| JP2001077499A (ja) | 複合配線基板およびその製造方法、それに用いる配線基板、並びに半導体装置 | |
| JPS63285997A (ja) | 多層基板の製造方法および装置 | |
| TWI405524B (zh) | 線路板及其製作方法 |