JP2561658B2 - 多層印刷配線板の製造方法 - Google Patents
多層印刷配線板の製造方法Info
- Publication number
- JP2561658B2 JP2561658B2 JP62039474A JP3947487A JP2561658B2 JP 2561658 B2 JP2561658 B2 JP 2561658B2 JP 62039474 A JP62039474 A JP 62039474A JP 3947487 A JP3947487 A JP 3947487A JP 2561658 B2 JP2561658 B2 JP 2561658B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit pattern
- copper foil
- circuit
- wiring board
- foil conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、成形性、反り特性共に優れた多層印刷配線
板の製造方法に関する。
板の製造方法に関する。
（従来の技術） 多層印刷配線板の製造において、多数個の回路パター
ンと回路パターン間に銅箔導体部分を設けた内層回路板
にガラス基材プリプレグを介して銅箔を重ねるか又は内
層回路板にガラス布基材片面銅張積層板を銅箔が外側と
なるように重ねるが、内層回路板は各回路パターン及び
その各回路パターン周囲の銅箔をエッチングにより除い
て多数の回路パターンを各回路パターンに分離するカッ
トラインを設けるため各回路パターン周囲の銅箔除去部
分（一定幅の銅を除いた部分）を構成単位として構成さ
れかつ各回路パターン周囲の銅箔除去部分と内層回路板
周縁との間を数本の空気抜き溝で結ぶようにする方法が
ある。
ンと回路パターン間に銅箔導体部分を設けた内層回路板
にガラス基材プリプレグを介して銅箔を重ねるか又は内
層回路板にガラス布基材片面銅張積層板を銅箔が外側と
なるように重ねるが、内層回路板は各回路パターン及び
その各回路パターン周囲の銅箔をエッチングにより除い
て多数の回路パターンを各回路パターンに分離するカッ
トラインを設けるため各回路パターン周囲の銅箔除去部
分（一定幅の銅を除いた部分）を構成単位として構成さ
れかつ各回路パターン周囲の銅箔除去部分と内層回路板
周縁との間を数本の空気抜き溝で結ぶようにする方法が
ある。
（発明が解決しようとする問題点） 前記方法による多層印刷配線板は成形性は良いが反り
特性が悪いという問題がある。
特性が悪いという問題がある。
（問題点を解決するための手段） 本発明者は、前記回路板において、回路パターン部分
とその周辺部における各残銅率が不均等であることによ
って反りをおこすとの考えに基づき検討を行った。ここ
に残銅率とは特定部分の面積のうちに占める銅の面積比
率とする。
とその周辺部における各残銅率が不均等であることによ
って反りをおこすとの考えに基づき検討を行った。ここ
に残銅率とは特定部分の面積のうちに占める銅の面積比
率とする。
同一形状の多数個の回路パターンが設けられ、各回路
パターン間には、銅箔導体部分があり、多層配線板サイ
ズ内にそれらが整列して配置された内層回路板におい
て、各回路パターンに対応して、その周辺の銅箔導体部
分が等しく分割される領域を回路パターン周囲部とした
とき、回路パターンの残銅率が50％のときパターン周囲
部の残銅率と反りとの関係は第２図に示す結果となり、
回路パターンの残銅率が80％のときパターン周囲部の残
銅率と反りの関係は第３図に示す結果となる。すなわ
ち、回路パターンとその回路パターン周囲部の残銅率が
ほぼ等しいときに反りが最小となることを確認した。以
上の検討結果から次の発明を得た。
パターン間には、銅箔導体部分があり、多層配線板サイ
ズ内にそれらが整列して配置された内層回路板におい
て、各回路パターンに対応して、その周辺の銅箔導体部
分が等しく分割される領域を回路パターン周囲部とした
とき、回路パターンの残銅率が50％のときパターン周囲
部の残銅率と反りとの関係は第２図に示す結果となり、
回路パターンの残銅率が80％のときパターン周囲部の残
銅率と反りの関係は第３図に示す結果となる。すなわ
ち、回路パターンとその回路パターン周囲部の残銅率が
ほぼ等しいときに反りが最小となることを確認した。以
上の検討結果から次の発明を得た。
すなわち、同一形状の多数個の回路パターンが設けら
れ、各回路パターン間には、銅箔導体部分があり、多層
配線板サイズ内にそれらが整列して配置された内層回路
板において、各回路パターンに対応して、その周辺の銅
箔導体部分が等しく分割される領域を回路パターン周囲
部としたとき、各回路パターンとその回路パターン周囲
部の残銅率がほぼ等しくなるように、その回路パターン
周囲部の回路パターン周囲の銅箔導体をほぼ同幅で内層
回路板周縁まで延長して空気抜き溝とすることを本発明
の特徴とする。
れ、各回路パターン間には、銅箔導体部分があり、多層
配線板サイズ内にそれらが整列して配置された内層回路
板において、各回路パターンに対応して、その周辺の銅
箔導体部分が等しく分割される領域を回路パターン周囲
部としたとき、各回路パターンとその回路パターン周囲
部の残銅率がほぼ等しくなるように、その回路パターン
周囲部の回路パターン周囲の銅箔導体をほぼ同幅で内層
回路板周縁まで延長して空気抜き溝とすることを本発明
の特徴とする。
（作用） 本発明の方法によって、回路板における回路パターン
と回路パターン周囲部の寸法収縮率が同じとなり反りが
小さいこととなる。
と回路パターン周囲部の寸法収縮率が同じとなり反りが
小さいこととなる。
（実施例） 第１図に示すように、同一形状の回路パターン３が、
８個面付けされ、この８個の各回路パターン間には銅箔
導体部分７があり、多層印刷配線板サイズ２内にそれら
が整列して配置された１枚の多層印刷配線板となるパタ
ーンとする。そして、各回路パターンに対応して、その
周辺の銅箔導体部分７が個々の回路パターンに等しく分
割された領域である回路パターン周囲部とするため、第
１図中に示した一点鎖線と多層印刷配線板サイズ２の点
線で区画された等しい８個の領域を想定し、各領域から
各回路パターンを除いた部分が回路パターン周囲部とな
るようにパターンを設計する。そして、最終的に製品と
なる各回路パターン周囲の銅箔導体部分を回路パターン
からの幅が3mmとなるようにエッチングして除去（回路
パターン周囲の銅箔除去部分４）することを想定し、回
路パターンの残銅率と回路パターン周囲部の空気抜き溝
も含めた残銅率が等しくなるよう、回路パターンと回路
パターン周囲部の銅箔導体のパターンを設計する。回路
パターンの形状と残銅率は、予め知ることができるの
で、回路パターンと銅箔導体を整列させて配置し、回路
パターン周囲の銅箔除去部分４の幅を決定すれば、空気
抜き溝をパラメータとして回路パターン周囲部の形状や
寸法が決定される。第１図に示すように各回路パターン
周囲と同じ3mm幅で内層回路板縁まで延長できるように
銅箔導体部分を計算して空気抜き溝のかたちで追加し
た。なお、第１図で回路パターン周囲部は、一点鎖線と
多層印刷配線板サイズ２の点線で区画された等しい８個
の各領域において、その各領域から回路パターン３を除
いた部分である。そして、回路パターン周囲部の残銅率
は、回路パターン周囲部の面積（分母とする）に対して
その面積から銅箔導体をエッチングして除去した回路パ
ターン周囲の銅箔除去部分４と空気抜き溝を引いた面積
（分子とする）の比率である。
８個面付けされ、この８個の各回路パターン間には銅箔
導体部分７があり、多層印刷配線板サイズ２内にそれら
が整列して配置された１枚の多層印刷配線板となるパタ
ーンとする。そして、各回路パターンに対応して、その
周辺の銅箔導体部分７が個々の回路パターンに等しく分
割された領域である回路パターン周囲部とするため、第
１図中に示した一点鎖線と多層印刷配線板サイズ２の点
線で区画された等しい８個の領域を想定し、各領域から
各回路パターンを除いた部分が回路パターン周囲部とな
るようにパターンを設計する。そして、最終的に製品と
なる各回路パターン周囲の銅箔導体部分を回路パターン
からの幅が3mmとなるようにエッチングして除去（回路
パターン周囲の銅箔除去部分４）することを想定し、回
路パターンの残銅率と回路パターン周囲部の空気抜き溝
も含めた残銅率が等しくなるよう、回路パターンと回路
パターン周囲部の銅箔導体のパターンを設計する。回路
パターンの形状と残銅率は、予め知ることができるの
で、回路パターンと銅箔導体を整列させて配置し、回路
パターン周囲の銅箔除去部分４の幅を決定すれば、空気
抜き溝をパラメータとして回路パターン周囲部の形状や
寸法が決定される。第１図に示すように各回路パターン
周囲と同じ3mm幅で内層回路板縁まで延長できるように
銅箔導体部分を計算して空気抜き溝のかたちで追加し
た。なお、第１図で回路パターン周囲部は、一点鎖線と
多層印刷配線板サイズ２の点線で区画された等しい８個
の各領域において、その各領域から回路パターン３を除
いた部分である。そして、回路パターン周囲部の残銅率
は、回路パターン周囲部の面積（分母とする）に対して
その面積から銅箔導体をエッチングして除去した回路パ
ターン周囲の銅箔除去部分４と空気抜き溝を引いた面積
（分子とする）の比率である。
（発明の効果） 本発明によって、回路パターンと回路パターン周囲部
の残銅率がほぼ同等となるように、回路パターン周囲の
銅箔除去部分とほぼ同幅の空気抜き溝を内層回路板縁に
向けて、空気が抜けやすいように追加することにより、
回路パターン部と回路パターン周囲部の寸法収縮率はほ
ぼ同等となり反りが低減した。
の残銅率がほぼ同等となるように、回路パターン周囲の
銅箔除去部分とほぼ同幅の空気抜き溝を内層回路板縁に
向けて、空気が抜けやすいように追加することにより、
回路パターン部と回路パターン周囲部の寸法収縮率はほ
ぼ同等となり反りが低減した。
第１図は本発明に係る内層回路板の平面図。第２図は回
路パターンの残銅率50％のときのパターン周囲部の反り
と残銅率との関係を示すグラフ、第３図は回路パターン
の残銅率80％のときのパターン周囲部の反りと残銅率と
の関係を示すグラフである。 １……内層回路板、２……多層印刷配線板サイズ、３…
…回路パターン、４……回路パターン周囲の銅箔除去部
分、５……空気抜き溝、６……ガイドマーク、７……銅
箔導体部分
路パターンの残銅率50％のときのパターン周囲部の反り
と残銅率との関係を示すグラフ、第３図は回路パターン
の残銅率80％のときのパターン周囲部の反りと残銅率と
の関係を示すグラフである。 １……内層回路板、２……多層印刷配線板サイズ、３…
…回路パターン、４……回路パターン周囲の銅箔除去部
分、５……空気抜き溝、６……ガイドマーク、７……銅
箔導体部分
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高林 弘二 下館市大字小川1500番地 日立化成工業 株式会社下館工場内 (56)参考文献 特開 昭61−54938（ＪＰ，Ａ)
Claims (1)
- 【請求項１】同一形状の多数個の回路パターンが設けら
れ、各回路パターン間には、銅箔導体部分があり、多層
配線板サイズ内にそれらが整列して配置された内層回路
板において、各回路パターンに対応して、その周辺の銅
箔導体部分が等しく分割される領域を回路パターン周囲
部としたとき、その回路パターン周囲部の回路パターン
周囲の銅箔導体をほぼ同幅で内層回路板周縁まで延長し
て空気抜き溝とし、回路パターンと回路パターン周囲部
の銅箔導体部分の各残銅率が等しくなるようにしたこと
を特徴とする多層印刷配線板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62039474A JP2561658B2 (ja) | 1987-02-23 | 1987-02-23 | 多層印刷配線板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62039474A JP2561658B2 (ja) | 1987-02-23 | 1987-02-23 | 多層印刷配線板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63205997A JPS63205997A (ja) | 1988-08-25 |
| JP2561658B2 true JP2561658B2 (ja) | 1996-12-11 |
Family
ID=12554063
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62039474A Expired - Lifetime JP2561658B2 (ja) | 1987-02-23 | 1987-02-23 | 多層印刷配線板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2561658B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6154938A (ja) * | 1984-08-27 | 1986-03-19 | 富士通株式会社 | 多層プリント板の製造方法 |
-
1987
- 1987-02-23 JP JP62039474A patent/JP2561658B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63205997A (ja) | 1988-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5446245A (en) | Flexible circuit wiring board and method of producing the same | |
| JP4753749B2 (ja) | 配線回路基板集合体シートおよびその製造方法 | |
| JP2561658B2 (ja) | 多層印刷配線板の製造方法 | |
| JPH02260598A (ja) | 立体配線板の製造方法 | |
| JP2847246B2 (ja) | 可撓性回路基板集合体及びその製造法 | |
| JPH0462885A (ja) | フレキシブル回路基板 | |
| JP2003152309A (ja) | 両面可撓性回路基板の製造法 | |
| JP3198484B2 (ja) | プリント基板の製造方法 | |
| JP2009147162A (ja) | 多面取り基板およびプリント配線板の製造方法 | |
| JP3245231B2 (ja) | フラットケーブル回路の製造方法 | |
| JPH069287B2 (ja) | プリント配線板 | |
| JPH0345398A (ja) | Ｉｃカード用回路基板 | |
| JP2003504892A (ja) | プリント回路の製造 | |
| JPH0747904Y2 (ja) | 複合多層プリント配線基板 | |
| JPH0529395A (ja) | Ｔａｂテープの製造方法 | |
| JP5067062B2 (ja) | プリント配線板 | |
| JPH0758424A (ja) | フレックスリジッドプリント配線板 | |
| JPS6246296Y2 (ja) | ||
| JP2002217503A (ja) | プリント基板 | |
| JPH04273495A (ja) | フレキシブルプリント配線板 | |
| JPH01100995A (ja) | 金属ベース回路基板の多量製造方法 | |
| JPH05211392A (ja) | 多層印刷配線板の製造方法 | |
| JP2000294920A (ja) | 多層フレックスリジッド配線板の製造方法と打抜き金型 | |
| JPH11219623A (ja) | 配線自由度の高い可撓配線部材 | |
| JPS61264783A (ja) | プリント配線板とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |