JPH0212410B2 - - Google Patents

Description

【発明の詳細な説明】 この発明は、入力信号の立ち上がり時、立ち下
がり時にある定まつた信号を出力するタイミング
信号発生回路に関する。

従来VTRやカセツトデツキなどのモータ回転
数を通常回転と２倍速回転に制御するためには、
通常回転用と２倍回転用、それぞれにタイミング
信号発生回路が必要であつた。

第１図に従来の通常回転用のタイミング信号発
生回路を示す。この通常回転用のタイミング信号
発生回路は入力信号の立ち上がり時と立ち下がり
時に一つのパルスを出力するものであり、この第
１図において、第１電源電位入力端子１にはVcc
の電圧が印加されている。

この第１電源電位入力端子１は抵抗２を通して
NPNトランジスタ３（以下、単にトランジスタ
と云う）のコレクタに接続されており、このトラ
ンジスタ３のエミツタはアースされている。トラ
ンジスタ３と４のベースは共通に接続され、トラ
ンジスタ４のエミツタはアースされ、コレクタは
トランジスタ９と１０のエミツタに接続されてい
る トランジスタ４のベースはトランジスタ５のベ
ースに接続され、トランジスタ５のエミツタはア
ースされ、トランジスタ５のコレクタはトランジ
スタ１２と１３のエミツタに共通に接続されてい
る。これらのトランジスタ３〜５および抵抗２と
により、カレントミラー回路１７が構成されてお
り、抵抗２を流れる電流と同電流がトランジスタ
４，５のコレクタより、グランドに引き込まれる
ことになる。

上記トランジスタ９のベースは第１基準電位入
力端子６に接続されており、そのコレクタはトラ
ンジスタ１１のベースおよびコレクタに接続され
ている。トランジスタ１１のエミツタは第１電源
電位入力端子１に接続され、トランジスタ１１の
ベースはトランジスタ１４のベースに接続されて
いる。

トランジスタ１０のベースはトランジスタ１２
のベースに接続されている。この両トランジスタ
１０と１２の両ベースは入力端子７に接続されて
いる。トランジスタ１０のコレクタは第１電源電
位入力端子１に接続され、トランジスタ１２のコ
レクタはトランジスタ１１と１４のベースに共通
に接続されている。

また、トランジスタ１３のコレクタは第１電源
電位入力端子１に接続されている。このトランジ
スタ１３のベースは第２基準電位入力端子８に接
続されている。

さらに、トランジスタ１４のコレクタは抵抗１
５を介してアースされているとともに、出力端子
１６に接続されている。

次に、以上のように構成された従来のタイミン
グ信号発生回路の動作について説明する。いま第
１電源電位入力端子１に6Vを入力し、入力端子
７に第２図Ａに示す台形波形（たとえば、台形波
形の「Ｌ」レベルは2V、「Ｈ」レベルは3Vとす
る）を入力し、第１基準電位入力端子６に第２図
ＡにおけるＣで示す電位（たとえば、2.3V）、第
２基準電位入力端子８に第２図ＡにおけるＤで示
す電位（たとえば、2.7V）を入力した場合には、
第２図Ａの波形がＣおよびＤの電位よりも低い区
間では、第１基準電位入力端子６の電位よりも入
力端子７の電位の方が低いため、電流は第１電源
電位入力端子１、トランジスタ１１、トランジス
タ９、定電流回路１７を通して流れ、トランジス
タ１０には流れない。

また、入力端子７の電位は第２基準電位入力端
子８の電位よりも低いため、電流は第１電源電位
入力端子１、トランジスタ１３、カレントミラー
回路１７を通して流れ、トランジスタ１２には流
れない。

このとき、トランジスタ１１と１４はカレント
ミラー回路として動作しており、トランジスタ１
１，９、カレントミラー回路１７を流れる電流が
トランジスタ１４のコレクタより出力される。こ
の電流により、抵抗の両端には「Ｈ」レベルが発
生する（第２図Ｂの「Ｈ」レベル）。

第２図Ａの波形がＣとＤの電位の中間電位の場
合では、第１基準電位入力端子６よりも、入力端
子７の電位が高いため、電流がトランジスタ１０
を通して流れ、トランジスタ９には流れない。

また、第２基準電位入力端子８の電位よりも入
力端子７の電位の方が低いため、電流はトランジ
スタ１３を通して流れ、トランジスタ１２には流
れない。このため、トランジスタ１１，１４はカ
レントミラー回路として動作せず、出力端子１６
には「Ｌ」レベルが発生する（第２図Ｂ）の
「Ｌ」レベル）。

第２図Ａの波形がＣとＤの電位よりも高い場合
には、第１基準電位入力端子６よりも入力端子７
の電位が高いため、電流はトランジスタ１０を通
して流れ、トランジスタ９には流れない。

また、入力端子７の電位は第２基準電位入力端
子８の電位よりも高いため、電流はトランジスタ
１２を通して流れ、トランジスタ１３には流れな
い。したがつて、トランジスタ１１，１４はカレ
ントミラー回路として動作し、トランジスタ１
１，１２、カレントミラー回路１７を通つて流れ
る電流と同電流がトランジスタ１４のコレクタ側
より出力される。この出力端子１６には「Ｈ」レ
ベルが発生する。これにより、上記条件によつて
出力端子１６から第２図Ｂの波形の信号が出力さ
れることになる。

しかし、上記従来のタイミング信号発生回路で
は、以下に列挙するごとき欠点があつた。

(1) 入力する台形波の立ち上がりと立ち下がりの
傾斜が等しくないと、出力パルス幅が立ち下が
り時と立ち上がり時で異なる。

(2) 入力端子７には、原理的に（台形波でないと
動作しない）ヒステリシス回路が入れられない
ため、ノイズに弱い。

(3) 入力する台形波形は高速（3KHz程度）にな
ると、三角波形となり、二つの出力パルスが１
パルスとなつてしまう。

(4) 外付け回路により、簡単に立ち上がりのみま
たは立ち下がりのみでパルス出力を行うように
変形できない。

(5) 立ち上がり時や立ち下がり時のパルス数を
２，３…と任意に変更できない。

この発明は、上記従来の欠点を除去するために
なされたもので、出力パルス幅が立ち上がり時と
立と下がり時に変わることがなく、ノイズに対し
強いシステムが組めるとともに、高速でも動作が
可能であるとともに、逓倍速と立ち上がりのみの
動作の切替が楽になるばかりか、出力パルス数と
出力パルス幅の変更が可能であるタイミング信号
発生回路を提供することを目的とする。

以下、この発明のタイミング信号発生回路の実
施例について図面に基づき説明する。第３図はそ
の一実施例の構成を示す回路図である。この第３
図において、電源入力端子２１にはVccの電圧が
印加されるようになつている。

この電源入力端子２１にトランジスタ２２と２
６の各エミツタが接続されており、トランジスタ
２５のエミツタは抵抗２４を介して電源入力端子
２１に接続されている。トランジスタ２２と２５
のベースは共通になつており、トランジスタ２２
のベースとコレクタは抵抗２３を介してアースさ
れている。

トランジスタ２５のコレクタはコンパレータ３
１の非反転入力端、コンデンサ３０の一端および
トランジスタ２８のコレクタに接続されている。
また、コンデンサ３０の他端は接地されている。
トランジスタ２６のコレクタはトランジスタ２
７，２９のコレクタに接続され、トランジスタ２
６のエミツタは電源入力端子２１に接続されてい
る。また、トランジスタ２６のベースは、トラン
ジスタ２２，２５のベースに接続されている。

かくして、トランジスタ２２，２５，２６、抵
抗２３，２４とにより、第１カレントミラー回路
５０（第１定電流回路）が構成されており、この
抵抗２３を流れる電流と同電流がトランジスタ２
６のコレクタより、また、抵抗２３を流れる電流
の半分の電流がトランジスタ２５のコレクタより
出力される（半分の電流調整は抵抗２４により行
う）。

また、５１は第２カレントミラー回路（第２定
電流回路）であり、トランジスタ２７と２８とに
より構成されている。両トランジスタ２７と２８
のベースは共通に接続され、トランジスタ２７，
２８のエミツタはともにアースされている。トラ
ンジスタ２７のベースはコレクタに接続されてお
り、このコレクタはトランジスタ２９のコレクタ
に直結されている。

トランジスタ２９のエミツタはアースされ、ト
ランジスタ２９のベースはアンドゲート３９の出
力端に接続されている。このトランジスタ２９と
アンドゲート３９とにより、発振制御回路５２が
構成されている。

一方、５３はヒステリシス回路であり、抵抗３
２〜３４、コンパレータ３１、トランジスタ３
５、バツフア３６、インバータ３７により構成さ
れている。すなわち、抵抗３２〜３４は電源入力
端子２１とアース間に直列に接続されている。抵
抗３２と３３との接続点はコンパレータ３１の反
転入力端に接続され、抵抗３３と３４との接続点
はトランジスタ３５のコレクタに接続されてい
る。トランジスタ３５のエミツタはアースされて
いる。コンパレータ３１の出力端はバツフア３６
を介してトランジスタ３５のベースに接続されて
いるとともに、インバータ３７を介して上記アン
ドゲート３９の第１入力端、カウンタ４０のクロ
ツク入力端、Ｒ―Ｓフリツプ・フロツプ回路４１
（以下、Ｒ―SFFと云う）のリセツト入力端に接
続されている。

一方、４６は信号入力端子であり、２入力のイ
クスクルシブオアゲート３８の第１入力端および
インバータ４４を介してアンドゲート４５の第２
入力端に接続されている。このアンドゲート４５
の第２入力端は逓倍切替回路４７に接続されてい
る。アンドゲート４５の出力はＴ―FF43のリセ
ツト入力端Ｒに接続されている。

また、イクスクルシブオアゲート３８の第２入
力端はＴ―FF43の出力端Ｑに接続され、イクス
クルシブオアゲート３８の出力端は上記アンドゲ
ート３９の第２入力端に接続されている。

上記Ｒ―SFF41の出力端はＴ―FF43のクロツ
ク入力端およびカウンタ４０のリセツト入力端子
Ｒに接続されている。このＴ―FF43のＤ端子と
出力端は直結されている。

また、カウンタ４０の出力はデコーダ４２に転
送されるようになつており、デコーダ４２の出力
Ｊ，Ｋはそれぞれ第１出力端子４８、第２出力端
子４９に転送されるようになつている。さらに、
デコーダ４２の出力はＲ―SFF41のセツト入力端
Ｓに転送するようになつている。

なお、上記逓倍切替端子４７は立ち上がりと倍
速（立ち上がりと立ち下がり動作の）の切替入力
端子（高速切替端子）となるものである。

次に、以上のように構成されたこの発明のタイ
ミング信号発生回路の動作について、第４図およ
び第５図のタイムチヤートを併用して述べること
にする。第４図および第５図のアルフアベツトは
第３図のアルフアベツトに対応する個所の波形を
示す。ここで、信号入力端子４６に第４図Ｅに示
す波形が入力された場合について考える。

入力端子４６に「Ｌ」レベル、Ｔ―FF43の出
力端Ｑの出力（第４図Ｆ）が「Ｌ」レベルでは、
イクスクルシブオアゲート３８の出力波形（第４
図Ｇ）は「Ｌ」レベルとなるため、アンドゲート
３９の出力レベルも「Ｌ」レベルとなる。

したがつて、第２カレントミラー回路５１は動
作状態となり、第１カレントミラー回路５０の出
力電流およびコンデンサ３０の充電電荷を引き込
み、コンパレータ３１の非反転入力端（（＋）入
力端子）を「Ｌ」レベル（第４図Ｈ）とする。

この電位はコンパレータ３１の反転入力端
（（−）入力端子）の電圧より低いため、コンパレ
ータ３１の出力は「Ｌ」レベルとなる。一方、コ
ンパレータ３１の反転入力端子の電圧は高電位レ
ベル（ヒステリシスレベルの高いレベル）となつ
ている。

ヒステリシス回路５３のコンパレータ３１の出
力レベル（「Ｌ」レベル）はインバータ３７によ
り反転して第４図Ｉに示すようになり、「Ｈ」レ
ベルになり、アンドゲート３９の第１入力端、カ
ウンタ４０のクロツク入力端、Ｒ―SFF41のリセ
ツト入力端Ｒに出力され、アンドゲート３９は開
いた状態となり、また、Ｒ―SFF41の出力端Ｑは
第４図Ｌに示すように「Ｌ」レベルとする。

このとき、信号入力端子４６の入力信号が
「Ｈ」レベルに切り替わると、イクスクルシブオ
アゲート３８の出力（第４図Ｇの波形）は「Ｈ」
レベルとなるため、アンドゲート３９の出力が
「Ｈ」レベルとなり、トランジスタ２９がオンと
なる。これにより、第２カレントミラー回路５１
は非動作状態となり、コンデンサ３０はカレント
ミラー回路５０により充電される（第４図Ｈの波
形）。

このコンデンサ３０の電位がコンパレータ３１
の反転入力端の電圧より高電位となると、コンパ
レータ３１の逆相信号がインバータ３７を通して
アンドゲート３９に入力されるため、再びアンド
ゲート３９は出力されなくなり、トランジスタ２
９はオフとなり、第２カレントミラー回路５１が
動作状態となる。したがつて、この第２カレント
ミラー回路５１を通してコンデンサ３０の電荷が
放電する。

このように、第１カレントミラー回路５０、第
２カレントミラー回路５１、発振制御回路５２、
ヒステリシス回路５３、コンデンサ３０により、
発振が起こり、ステリシス回路の逆相信号がカウ
ンタ４０のクロツク入力端、Ｒ―SFF41のリセツ
ト入力端に入力される。

カウンタ４０はクロツク入力端に入力される信
号の立ち下がりにより作動し、出力信号をデコー
ダ４２に出力する。デコーダ４２では、入力され
たカウンタ４０の出力（コード信号）により、設
定されたコード信号と一致した場合に、「Ｈ」な
いし「Ｌ」レベル信号を第１出力端子４８（第４
図Ｊの波形）または第２出力端子４９（第４図Ｋ
の波形）に出力する。

この信号を出力した後のデコーダ４２の出力信
号により、Ｒ―SFF41をセツトすれば、このＲ―
SFF41の出力端Ｑ（第４図Ｌの波形）は「Ｈ」レ
ベルとなる。この信号により、カウンタ４０はリ
セツトされる。

また、Ｒ―SFF４１のリセツト入力端Ｒに再度
ヒステリシス回路５３の出力により、「Ｈ」レベ
ルになることにより、このＲ―SFF41の出力端Ｑ
の出力は「Ｌ」レベルに戻る。

この出力端Ｑの出力（第４図Ｌの信号波形）に
立ち下がりにより、Ｔ―FF43の出力端Ｑの出力
が「Ｈ」レベルに反転すると、イクスクルシブオ
アゲート３８の出力が「Ｈ」レベルとなり、発振
が停止し、定常状態となる。

さらに、信号入力端子４６が「Ｌ」レベルに切
り替わると、イクスクルシブオアゲート４８の出
力が「Ｈ」レベルとなり、前記と同様に第２カレ
ントミラー回路５１が非動状態となることによ
り、コンデンサ３０が充電され、発振が開始され
る。

また、ヒステリシス回路５３の出力信号によ
り、カウンタ４０が動作し、カウンタ４０の出力
がデコーダ４２に転送され、このデコーダ４２よ
り第１出力端子４８、第２出力端子４９に出力
し、この出力の発生後、デコーダ４２の出力によ
り、Ｒ―SFF41をセツトし、このＲ―SFF41の出
力によりＴ―FF43を反転させて、イクスクルシ
ブオアゲート３８の出力を「Ｌ」レベルとして、
発振を停止する。

次に、逓倍切替端子４７に「Ｈ」レベルを入力
した場合、アンドゲート４５の出力は信号入力端
子４６に「Ｌ」レベルが入力されている区間
「Ｈ」レベルとなる。この「Ｈ」レベルにより、
Ｔ―FF43はリセツトされる。これにより、イク
スクルシブオアゲート３８の出力は「Ｌ」レベル
となり、発振が禁止される。

すなわち、上記の説明において、信号入力端子
４６の信号が「Ｈ」か「Ｌ」に立ち下がつたとき
に、発振が禁止され、デコーダ４２から第１出力
端子４８、第２出力端子４９に出力される出力信
号（それぞれ第５図Ｊ、第５図Ｋに示す）は入力
信号（第４図および第５図Ｅの信号）の立ち上が
り時のみ出力されることになる。

なお、第５図Ｆ〜第５図Ｌはそれぞれ逓倍切替
端子４７に「Ｈ」レベルを入力した場合の第４図
Ｆ〜Ｌに対応する波形を示すものである。

以上のように、この発明のタイミング信号発生
回路によれば、第１の定電流回路でコンデンサを
電源電位に充電させ、入力信号とＲ―SFFの出力
信号に対する信号とのイクスクルシブオア論理の
出力とにより第２の定電流回路を制御してコンデ
ンサを選択的に放電させ、このコンデンサの充放
電による電位の変化に応じてヒステリシス回路か
らパルスを発生させ、このパルス信号の数をカウ
ンタで計数するとともにＲ―SFFをリセツトし、
さらにカウンタの出力をデコーダでデコードし、
このデコーダの出力により、Ｒ―SFFをセツトす
るようにしたので、以下に列挙するごとき効果を
奏する。

(a) デコーダから出力される出力パルス幅は発振
周波数やデコーダより決定され、入力信号では
決定されないため、従来のように立ち上がり時
と立ち下がり時パルス幅が変わることはない。

(b) 入力信号は従来のように台形波信号と異な
り、パルスでよいために、ヒステリシス回路を
通した後の信号でもよく、ノイズに対して強い
システムが組める。

(c) コンデンサの充放電の発振周波数を上げれ
ば、入力信号の周波数が高速（7KHz程度）で
も動作可能となる。

(d) 逓倍速（立ち上がり、立ち下がり動作）と、
立ち上がりのみの動作の切替が楽にできる。

(e) 出力パルス数や出力パルス幅はカウンタとデ
コーダにより変更が可能である。

(f) 上記(a)〜(e)項により、水晶のような精密なタ
イミングを必要としない端子数減少を必要とす
る半導体集積回路に広く利用することができ
る。

【図面の簡単な説明】

第１図は従来のタイミング信号発生回路の回路
図、第２図は第１図のタイミング信号発生回路の
動作を説明するためのタイムチヤート、第３図は
この発明のタイミング信号発生回路の一実施例の
成を示す回路図、第４図および第５図はそれぞれ
第３図のタイミング信号発生回路の動作を説明す
るためのタイムチヤートである。 ２２，２５〜２９，３５…トランジスタ、２
３，２４，３２〜３４…抵抗、３０…コンデン
サ、３１…コンパレータ、３７，４４…インバー
タ、３８…イクスクルシブオアゲート、３９…ア
ンドゲート、４０…カウンタ、４１…Ｒ―Ｓフリ
ツプ・フロツプ回路、４２…デコーダ、４３…Ｔ
フリツプ・フロツプ回路、４６…信号入力端子、
４７…逓倍切替端子、５０…第１カレントミラー
回路、５１…第２カレントミラー回路、５３…ヒ
ステリシス回路。

Claims (1)

【特許請求の範囲】
1. １ コンデンサを電源電位に充電する第１の定電
   流回路と、上記コンデンサを放電する第２の定電
   流回路と、上記コンデンサの充放電による電位の
   変化に応じてパルス信号を出力するヒステリシス
   回路と、このヒステリシス回路から出力されるパ
   ルス信号を計数するカウンタと、このカウンタの
   出力信号をデコードするデコーダと、上記パルス
   信号によりリセツトされかつ上記デコーダの出力
   でセツトされて上記カウンタをリセツトするフリ
   ツプ・フロツプ回路と、このフリツプ・フロツプ
   回路の出力信号に対応する信号と入力信号とのイ
   クスクルシブオア論理を実行するイクスクルシブ
   オアゲートと、このイクスクルシブオアゲートの
   出力と上記パルス信号とにより上記コンデンサの
   電荷を選択的に放電するように上記第２の定電流
   回路を制御する手段とよりなるタイミング信号発
   生回路。