JP2659939B2 - 多相クロック回路 - Google Patents
多相クロック回路Info
- Publication number
- JP2659939B2 JP2659939B2 JP61271678A JP27167886A JP2659939B2 JP 2659939 B2 JP2659939 B2 JP 2659939B2 JP 61271678 A JP61271678 A JP 61271678A JP 27167886 A JP27167886 A JP 27167886A JP 2659939 B2 JP2659939 B2 JP 2659939B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage signal
- oscillator
- input
- clock voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
- H03K3/0231—Astable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
- H03K5/15013—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs
- H03K5/1506—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with parallel driven output stages; with synchronously driven series connected output stages
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明はVLSIシステムの種々の回路の動作を制御する
各相クロツク信号を発生することを用途とする様な集積
回路に対する全部シリコンの発振器に関する。
各相クロツク信号を発生することを用途とする様な集積
回路に対する全部シリコンの発振器に関する。
従来の技術及び問題点 現在のデイジタル集積回路はマスタ・クロツクを含ん
でいて、それから４相クロツク信号を発生するのが典型
的である。マスタ・クロツクにはシユミツト・トリガ回
路を用いており、その入力がキヤパシタに結合されてい
る。このキヤパシタはアースに接続されていて、高圧源
から抵抗を介して充電される。電界効果トランジスタの
ソース・ドレイン通路がこのキヤパシタの両端に結合さ
れていて、そのゲートがシユミツト・トリガの出力に接
続され、シユミツト・トリガの出力が高になることに応
答して、キヤパシタを放電させる。キヤパシタの両端の
電圧上昇がレベルVHに増加すると、シユミツト・トリガ
が切換わり、電界効果トランジスタをターンオンし、こ
うしてキヤパシタを放電させる。シユミツト・トリガに
対する入力電圧が低下して値VLに達すると、シユミツト
・トリガが切換わり、その出力が低になつて、キヤパシ
タの両端に接続されたトランジスタをターンオフし、抵
抗と直列のトランジスタをターンオンし、こうしてサイ
クルを繰返す。論理回路と組合せて除数２の割算回路を
使うことにより、シユミツト・トリガの出力から種々の
クロツク信号が取出される。この為マスタ・クロツクの
繰返し速度はこのシステムの４つのクロツクの繰返し速
度より少なくとも４倍速くなければならない。４つのク
ロツクの周波数が一層低いことにより、こういう回路を
電圧増倍器又は電荷ポンプとして使う時得られる電力が
減少する。２番目に、シユミツト・トリガの出力のデユ
ーテイ・サイクルはこの様なシステムでは、50％よりか
なり低いのが普通である。これは、一般的にキヤパシタ
の放電時間がその充電時間よりかなり短い為である。
でいて、それから４相クロツク信号を発生するのが典型
的である。マスタ・クロツクにはシユミツト・トリガ回
路を用いており、その入力がキヤパシタに結合されてい
る。このキヤパシタはアースに接続されていて、高圧源
から抵抗を介して充電される。電界効果トランジスタの
ソース・ドレイン通路がこのキヤパシタの両端に結合さ
れていて、そのゲートがシユミツト・トリガの出力に接
続され、シユミツト・トリガの出力が高になることに応
答して、キヤパシタを放電させる。キヤパシタの両端の
電圧上昇がレベルVHに増加すると、シユミツト・トリガ
が切換わり、電界効果トランジスタをターンオンし、こ
うしてキヤパシタを放電させる。シユミツト・トリガに
対する入力電圧が低下して値VLに達すると、シユミツト
・トリガが切換わり、その出力が低になつて、キヤパシ
タの両端に接続されたトランジスタをターンオフし、抵
抗と直列のトランジスタをターンオンし、こうしてサイ
クルを繰返す。論理回路と組合せて除数２の割算回路を
使うことにより、シユミツト・トリガの出力から種々の
クロツク信号が取出される。この為マスタ・クロツクの
繰返し速度はこのシステムの４つのクロツクの繰返し速
度より少なくとも４倍速くなければならない。４つのク
ロツクの周波数が一層低いことにより、こういう回路を
電圧増倍器又は電荷ポンプとして使う時得られる電力が
減少する。２番目に、シユミツト・トリガの出力のデユ
ーテイ・サイクルはこの様なシステムでは、50％よりか
なり低いのが普通である。これは、一般的にキヤパシタ
の放電時間がその充電時間よりかなり短い為である。
問題点を解決する為の手段及び作用 従つて、本発明の主な目的は、その周波数が発振器の
周波数と等しいか又はそれより高い様なクロツク・パル
スを発生する発振器を提供することである。本発明の別
の目的は、デユーテイ・サイクルが略50％に等しい発振
器を提供することである。
周波数と等しいか又はそれより高い様なクロツク・パル
スを発生する発振器を提供することである。本発明の別
の目的は、デユーテイ・サイクルが略50％に等しい発振
器を提供することである。
本発明では、集積回路に対する発振器として、上側閾
値電圧VH及び下側閾値電圧VLを持つシユミツト・トリガ
と、このトリガに対する入力及びアースの間に結合され
たキヤパシタと、トリガ入力に結合されていて、キヤパ
シタを一定の速度で充電する電流発生器と、トリガの入
力に結合されていて、キヤパシタを一定の速度で放電さ
せる電流発生器とを含む発振器を提供する。充電電流発
生器と直列の充電スイツチが、トリガの状態が第１の状
態から第２の状態に変化したことに応答して、充電電流
発生器を高電圧源とトリガの入力の間に可逆的に結合す
る。放電電流発生器と直列の放電スイツチが、トリガの
状態が第１の状態から第２の状態に変化したことに応答
して、この電流発生器をキヤパシタの両端に可逆的に結
合する。
値電圧VH及び下側閾値電圧VLを持つシユミツト・トリガ
と、このトリガに対する入力及びアースの間に結合され
たキヤパシタと、トリガ入力に結合されていて、キヤパ
シタを一定の速度で充電する電流発生器と、トリガの入
力に結合されていて、キヤパシタを一定の速度で放電さ
せる電流発生器とを含む発振器を提供する。充電電流発
生器と直列の充電スイツチが、トリガの状態が第１の状
態から第２の状態に変化したことに応答して、充電電流
発生器を高電圧源とトリガの入力の間に可逆的に結合す
る。放電電流発生器と直列の放電スイツチが、トリガの
状態が第１の状態から第２の状態に変化したことに応答
して、この電流発生器をキヤパシタの両端に可逆的に結
合する。
シユミツト・トリガの入力に接続された非反転入力及
び基準電圧VLlに結合された反転入力を持つ第１の比較
器を設けると共に、第２の比較器の反転入力をシユミツ
ト・トリガの入力に接続し、その非反転入力を基準電圧
VHlに結合することが好ましい。比較器論理ゲートが２
つの入力を持ち、これが第１及び第２の比較器の夫々の
出力に結合されていて、その入力が両方共“1"である状
態から変化した時に、出力の変化を発生する様に作用す
る。VHとVHl及びVLとVLlの間の差を等しくすることによ
り、比較器ゲートの出力がシユミツト・トリガの入力の
信号の２倍の周波数を持つクロツク信号になる。
び基準電圧VLlに結合された反転入力を持つ第１の比較
器を設けると共に、第２の比較器の反転入力をシユミツ
ト・トリガの入力に接続し、その非反転入力を基準電圧
VHlに結合することが好ましい。比較器論理ゲートが２
つの入力を持ち、これが第１及び第２の比較器の夫々の
出力に結合されていて、その入力が両方共“1"である状
態から変化した時に、出力の変化を発生する様に作用す
る。VHとVHl及びVLとVLlの間の差を等しくすることによ
り、比較器ゲートの出力がシユミツト・トリガの入力の
信号の２倍の周波数を持つクロツク信号になる。
本発明に特有と考えられる新規な特徴は特許請求の範
囲に記載してあるが、本発明自体並びにその他の特徴及
び利点は、以下図面について詳しく説明する所から最も
よく理解されよう。
囲に記載してあるが、本発明自体並びにその他の特徴及
び利点は、以下図面について詳しく説明する所から最も
よく理解されよう。
実施例 第１図には、普通の発振器と共に、重なり合わない４
相クロツクを発生する為に普通使われる回路が示されて
いる。シユミツト・トリガ10の入力がキヤパシタ20に結
合され、このキヤパシタの他端がアース22に接続されて
いる。キヤパシタ20が高圧線18に接続された抵抗16を介
して充電される。電界効果トランジスタ24のソース・ド
レイン通路が入力12及びアース22の間に結合され、その
ゲートがシユミツト・トリガ10の出力14に結合されてい
る。トリガ10の出力14が、除数２の割算回路26を介して
出力28に送られる。出力28が除数２の割算回路30を介し
てその出力34に接続される。両方の出力28及び出力34が
排他的オア回路38の入力となり、出力54を発生する。出
力34は除数２の割算回路32を介して出力36にも送られ
る。出力36がインバータ44によつて反転されて出力48を
発生すると共に、アンド回路40に対する一方の入力とし
ても使われる。出力54がこのアンド回路の他方の入力に
なる。回路40の出力50が１つのクロツク出力となる。出
力48及び54が夫々アンド回路42の１つの入力に供給さ
れ、出力52を発生する。
相クロツクを発生する為に普通使われる回路が示されて
いる。シユミツト・トリガ10の入力がキヤパシタ20に結
合され、このキヤパシタの他端がアース22に接続されて
いる。キヤパシタ20が高圧線18に接続された抵抗16を介
して充電される。電界効果トランジスタ24のソース・ド
レイン通路が入力12及びアース22の間に結合され、その
ゲートがシユミツト・トリガ10の出力14に結合されてい
る。トリガ10の出力14が、除数２の割算回路26を介して
出力28に送られる。出力28が除数２の割算回路30を介し
てその出力34に接続される。両方の出力28及び出力34が
排他的オア回路38の入力となり、出力54を発生する。出
力34は除数２の割算回路32を介して出力36にも送られ
る。出力36がインバータ44によつて反転されて出力48を
発生すると共に、アンド回路40に対する一方の入力とし
ても使われる。出力54がこのアンド回路の他方の入力に
なる。回路40の出力50が１つのクロツク出力となる。出
力48及び54が夫々アンド回路42の１つの入力に供給さ
れ、出力52を発生する。
動作について説明すると、キヤパシタ20が、その電圧
がシユミツト・トリが10の上側閾値VHに達するまで、抵
抗16を介して充電され、この閾値に達した時、トリガの
出力10が高になり、トランジスタ24をターンオンし、キ
ヤパシタ20と並行のトランジスタ24のチヤンネル抵抗及
び抵抗16を介してキヤパシタ20を放電させる。キヤパシ
タ20の両端の電圧が値VLに達すると、トリガ10の出力が
低になり、トランジスタ24をターンオフし、再びキヤパ
シタ20を抵抗16を介して充電することが出来る様にす
る。第2a図はトリガ10の出力14の波形を示す。除数２の
割算回路26を通つた後、出力28は、第2b図に見られる様
に、出力14の半分の周波数を持つ。除数２の割算回路30
及び32で更に割算することにより、夫々第2c図及び第2d
図に示す様な出力34、36が得られる。出力36を反転する
ことにより、第2e図に示す出力48が発生される。第2f図
は出力28、34に対して作用する排他的オア回路38の出力
54を示す。出力36及び出力54を入力とするアンド回路40
から得られる出力50が第2g図に示されており、出力線5
4、48からの出力によつて生ずるアンドゲート42の出力5
2が第2h図に示されている。
がシユミツト・トリが10の上側閾値VHに達するまで、抵
抗16を介して充電され、この閾値に達した時、トリガの
出力10が高になり、トランジスタ24をターンオンし、キ
ヤパシタ20と並行のトランジスタ24のチヤンネル抵抗及
び抵抗16を介してキヤパシタ20を放電させる。キヤパシ
タ20の両端の電圧が値VLに達すると、トリガ10の出力が
低になり、トランジスタ24をターンオフし、再びキヤパ
シタ20を抵抗16を介して充電することが出来る様にす
る。第2a図はトリガ10の出力14の波形を示す。除数２の
割算回路26を通つた後、出力28は、第2b図に見られる様
に、出力14の半分の周波数を持つ。除数２の割算回路30
及び32で更に割算することにより、夫々第2c図及び第2d
図に示す様な出力34、36が得られる。出力36を反転する
ことにより、第2e図に示す出力48が発生される。第2f図
は出力28、34に対して作用する排他的オア回路38の出力
54を示す。出力36及び出力54を入力とするアンド回路40
から得られる出力50が第2g図に示されており、出力線5
4、48からの出力によつて生ずるアンドゲート42の出力5
2が第2h図に示されている。
第2d図、第2e図及び第2h図に示す重なり合わない出力
クロツク信号が、第2a図に示すトリガ10の出力14の1/8
の周波数を持つことが理解されよう。更に、第2a図の波
形のデユーテイ・サイクルは50％よりかなり小さい。
（第５図参照） 第３図に示す本発明の好ましい実施例は、シユミツト
・トリガ10を用いているが、やはりその入力56とアース
22の間に結合されたキヤパシタ62を持つている。然し、
代りに電流発生器60を使つて、略一定の速度でキヤパシ
タ62を充電する。そのゲートをトリガ10の出力に接続し
たｐチヤンネル・トランジスタ68が充電を制御する。放
電電流発生器64がキヤパシタ62を放電させる。そのゲー
トをやはりトリガ10の出力70に結合したｎチヤンネル・
トランジスタ66が、発生器64を介してアース22に至る放
電電流の流れを制御する。１対の比較器72、74の非反転
入力及び反転入力が夫々入力56に結合され、それらの夫
々反転入力及び非反転入力76、78が、夫々基準電圧VLl
及びVHlに接続されている。比較器72、74の出力82、84
が夫々アンド・ゲート80に供給され、出力線86にその出
力が出る。トリガ10の出力70がインバータ94によつて反
転され、線96に出力を発生する。線96の出力がアンド・
ゲート92に対する一方の入力となり、他方の入力は線86
である。線70、86の出力がアンド・ゲート88に供給さ
れ、線90に出力を発生する。
クロツク信号が、第2a図に示すトリガ10の出力14の1/8
の周波数を持つことが理解されよう。更に、第2a図の波
形のデユーテイ・サイクルは50％よりかなり小さい。
（第５図参照） 第３図に示す本発明の好ましい実施例は、シユミツト
・トリガ10を用いているが、やはりその入力56とアース
22の間に結合されたキヤパシタ62を持つている。然し、
代りに電流発生器60を使つて、略一定の速度でキヤパシ
タ62を充電する。そのゲートをトリガ10の出力に接続し
たｐチヤンネル・トランジスタ68が充電を制御する。放
電電流発生器64がキヤパシタ62を放電させる。そのゲー
トをやはりトリガ10の出力70に結合したｎチヤンネル・
トランジスタ66が、発生器64を介してアース22に至る放
電電流の流れを制御する。１対の比較器72、74の非反転
入力及び反転入力が夫々入力56に結合され、それらの夫
々反転入力及び非反転入力76、78が、夫々基準電圧VLl
及びVHlに接続されている。比較器72、74の出力82、84
が夫々アンド・ゲート80に供給され、出力線86にその出
力が出る。トリガ10の出力70がインバータ94によつて反
転され、線96に出力を発生する。線96の出力がアンド・
ゲート92に対する一方の入力となり、他方の入力は線86
である。線70、86の出力がアンド・ゲート88に供給さ
れ、線90に出力を発生する。
動作について説明すると、トリガ10の出力が低である
と、トランジスタ66がオフであり、トランジスタ68がオ
ンである。この為電流発生器60を通る電流がキヤパシタ
62に流込み、第4a図に示す様に、このキヤパシタを一定
の速度で充電する。入力56の電圧が値VLlに達すると、
比較器72が高出力を持つ様に切換わり、比較器74も高に
なる。この為アンド・ゲート80の出力86が高になり、電
圧VHlが比較器74を低出力に切換え、アンド・ゲート80
をターンオフし、出力86を再び低に駆動する値に達する
まで高電位にとどまる。上側閾値電圧VHに達すると、ト
リガ10は出力70が高となる様に切換わる。この為、トラ
ンジスタ68がカツトオフ状態になり、キヤパシタ62に流
込む電流を遮断し、その反面、トランジスタ66がターン
オンされ、電流発生器64が略一定の速度でキヤパシタ62
を放電することが出来る様になる。入力電圧がVHlに下
がると、比較器74は高出力84を持つ様に切換わり、この
結果両方の入力84、82が高になり、出力86を再び高に駆
動する。この出力は、出力線86の電圧がVLlに達するま
で、高にとゞまり、この時比較器72が再び低の出力に切
換わり、出力線86を低にする。アンド・ゲート92及び88
の動作は、第4a図乃至第4h図に示す波形から最もよく理
解されよう。
と、トランジスタ66がオフであり、トランジスタ68がオ
ンである。この為電流発生器60を通る電流がキヤパシタ
62に流込み、第4a図に示す様に、このキヤパシタを一定
の速度で充電する。入力56の電圧が値VLlに達すると、
比較器72が高出力を持つ様に切換わり、比較器74も高に
なる。この為アンド・ゲート80の出力86が高になり、電
圧VHlが比較器74を低出力に切換え、アンド・ゲート80
をターンオフし、出力86を再び低に駆動する値に達する
まで高電位にとどまる。上側閾値電圧VHに達すると、ト
リガ10は出力70が高となる様に切換わる。この為、トラ
ンジスタ68がカツトオフ状態になり、キヤパシタ62に流
込む電流を遮断し、その反面、トランジスタ66がターン
オンされ、電流発生器64が略一定の速度でキヤパシタ62
を放電することが出来る様になる。入力電圧がVHlに下
がると、比較器74は高出力84を持つ様に切換わり、この
結果両方の入力84、82が高になり、出力86を再び高に駆
動する。この出力は、出力線86の電圧がVLlに達するま
で、高にとゞまり、この時比較器72が再び低の出力に切
換わり、出力線86を低にする。アンド・ゲート92及び88
の動作は、第4a図乃至第4h図に示す波形から最もよく理
解されよう。
線70のトリガ10の出力が第4b図に示されており、線96
の出力はその反転であつて、第4c図に示されている。比
較器72から線82に出る出力が第4d図に示されており、線
84の出力が第4e図に示されている。第4f図は前に説明し
た様に、線86の出力を示す。第4g図は、第4c図及び第4f
図の波形に“アンド”論理作用を適用した結果を示す。
第4h図は第4b図及び第4f図の波形に「アンド」論理を適
用した結果を示す。この為線86の出力を表わす第4f図の
波形で、VH−VHlをVLl−VLに等しくすることにより、相
次ぐ低は持続時間が同じであり、相次ぐ高も同様である
が、低の持続時間は必ずしも高の持続時間と等しくはな
い。その結果、第2f図の波形は第4a図の波形の２倍の周
波数を持つ。VHl−VLlをVH−VHlの２倍に等しくするこ
とにより、低及び高の持続時間が全て等しくなり、50％
のデユーテイ・サイクルで波形は完全に対称的になる。
の出力はその反転であつて、第4c図に示されている。比
較器72から線82に出る出力が第4d図に示されており、線
84の出力が第4e図に示されている。第4f図は前に説明し
た様に、線86の出力を示す。第4g図は、第4c図及び第4f
図の波形に“アンド”論理作用を適用した結果を示す。
第4h図は第4b図及び第4f図の波形に「アンド」論理を適
用した結果を示す。この為線86の出力を表わす第4f図の
波形で、VH−VHlをVLl−VLに等しくすることにより、相
次ぐ低は持続時間が同じであり、相次ぐ高も同様である
が、低の持続時間は必ずしも高の持続時間と等しくはな
い。その結果、第2f図の波形は第4a図の波形の２倍の周
波数を持つ。VHl−VLlをVH−VHlの２倍に等しくするこ
とにより、低及び高の持続時間が全て等しくなり、50％
のデユーテイ・サイクルで波形は完全に対称的になる。
別の結果として、第4b図、第4c図、第4g図及び第4h図
に示す重なり合わない４つの出力が、トリガ10の出力が
線70に現われる時、このトリガの出力と等しい周波数を
持つ。
に示す重なり合わない４つの出力が、トリガ10の出力が
線70に現われる時、このトリガの出力と等しい周波数を
持つ。
発生器60を通る電流又は発生器64を通る電流が若干変
化するかも知れないことを考えると、キヤパシタ62の両
端の電圧波形の対称性を保証することは必ずしも可能で
はない。この場合、第4f図に示す波形は50％とは若干異
なるデユーテイ・サイクルを持つ。線86の出力を２で除
することにより、線70の波形と同じ周波数で、50％のデ
ユーテイ・サイクルに近い複雑でない波形が容易に得ら
れることが理解されよう。
化するかも知れないことを考えると、キヤパシタ62の両
端の電圧波形の対称性を保証することは必ずしも可能で
はない。この場合、第4f図に示す波形は50％とは若干異
なるデユーテイ・サイクルを持つ。線86の出力を２で除
することにより、線70の波形と同じ周波数で、50％のデ
ユーテイ・サイクルに近い複雑でない波形が容易に得ら
れることが理解されよう。
本発明を実施例について説明したが、以上の説明は本
発明を制約するものと解してはなない。当業者には、以
上の説明から、本実施例の種々の変更並びに本発明のそ
の他の実施例が容易に考えられよう。従つて、特許請求
の範囲は、本発明の範囲内に属すること様な全ての変更
又はその他の実施例を包括するものであることを承知さ
れたい。
発明を制約するものと解してはなない。当業者には、以
上の説明から、本実施例の種々の変更並びに本発明のそ
の他の実施例が容易に考えられよう。従つて、特許請求
の範囲は、本発明の範囲内に属すること様な全ての変更
又はその他の実施例を包括するものであることを承知さ
れたい。
以上の説明に関連して更に下記の項を開示する。
（１） 入力、出力、上側閾値VH及び下側閾値VLを持つ
シユミツト・トリガと、前記入力及びアース電位VSSの
間に接続されたキヤパシタと、前記入力に結合されてい
て、前記キヤパシタを略一定の予定の速度で充電する充
電電流発生器と、該電流発生器と直列であつて、前記シ
ユミツト・トリガの出力が第１の状態から第２の状態に
変化したことに応答して、閉状態から開状態に可逆的に
切換わる充電スイツチと、前記キヤパシタの両端に結合
されていて、該キヤパシタを略一定の予定の速度で放電
させる放電電流発生器と、該放電電流発生器と直列に接
続されていて、前記シユミツト・トリガの出力が第１の
状態から第２の状態に変化したことに応答して、開状態
から閉状態に可逆的に切換わる放電スイツチとを有する
集積回路発振器。
シユミツト・トリガと、前記入力及びアース電位VSSの
間に接続されたキヤパシタと、前記入力に結合されてい
て、前記キヤパシタを略一定の予定の速度で充電する充
電電流発生器と、該電流発生器と直列であつて、前記シ
ユミツト・トリガの出力が第１の状態から第２の状態に
変化したことに応答して、閉状態から開状態に可逆的に
切換わる充電スイツチと、前記キヤパシタの両端に結合
されていて、該キヤパシタを略一定の予定の速度で放電
させる放電電流発生器と、該放電電流発生器と直列に接
続されていて、前記シユミツト・トリガの出力が第１の
状態から第２の状態に変化したことに応答して、開状態
から閉状態に可逆的に切換わる放電スイツチとを有する
集積回路発振器。
（２） 第（１）項に記載した集積回路発振器に於て、
反転入力が基準電圧VLlに結合され且つ非反転入力が前
記トリガの入力に結合されている第１の比較器と、非反
転入力が基準電圧VHlに接続され、且つ反転入力が前記
トリガの入力に接続された第２の比較器と、一方の入力
が前記第１の比較器の出力に結合され且つ別の入力が第
２の比較器の出力に結合された比較器論理回路とを有
し、VLl及びVHlがVL及びVHの間にあり、前記回路の出力
は、前記トリガの入力電圧がVLl及びVHlの間にある時は
高であり、その他の時は低である様になつている集積回
路発振器。
反転入力が基準電圧VLlに結合され且つ非反転入力が前
記トリガの入力に結合されている第１の比較器と、非反
転入力が基準電圧VHlに接続され、且つ反転入力が前記
トリガの入力に接続された第２の比較器と、一方の入力
が前記第１の比較器の出力に結合され且つ別の入力が第
２の比較器の出力に結合された比較器論理回路とを有
し、VLl及びVHlがVL及びVHの間にあり、前記回路の出力
は、前記トリガの入力電圧がVLl及びVHlの間にある時は
高であり、その他の時は低である様になつている集積回
路発振器。
（３） 第（２）項に記載した集積回路発振器に於て、
前記トリガ及び前記比較器ゲートの出力が論理回路に印
加されて、出力クロツク信号を発生する集積回路発振
器。
前記トリガ及び前記比較器ゲートの出力が論理回路に印
加されて、出力クロツク信号を発生する集積回路発振
器。
（４） 第（２）項に記載した集積回路発振器に於て、
VHl及びVLlの間は、前記比較器論理回路からの信号が前
記シユミツト・トリガの出力の２倍の周波数を持つ様に
選ばれている集積回路発振器。
VHl及びVLlの間は、前記比較器論理回路からの信号が前
記シユミツト・トリガの出力の２倍の周波数を持つ様に
選ばれている集積回路発振器。
（５） 第（２）項に記載した集積回路発振器に於て、
VHl及びVLlの値は、前記比較器論理ゲートからの信号が
略50％のデユーテイ・サイクルを持つ様に選ばれてい
る。
VHl及びVLlの値は、前記比較器論理ゲートからの信号が
略50％のデユーテイ・サイクルを持つ様に選ばれてい
る。
（６） 第（２）項に記載した集積回路発振器に於て、
VHl及びVLlの値は、VH−VHlがVL−VLlに略等しく、２
（VH−VHl）がVHl−VLlに略等しくなる様に選ばれてい
る集積回路発振器。
VHl及びVLlの値は、VH−VHlがVL−VLlに略等しく、２
（VH−VHl）がVHl−VLlに略等しくなる様に選ばれてい
る集積回路発振器。
（７） 第（２）項に記載した集積回路発振器に於て、
前記充電スイツチが、ソース・ドレイン通路が前記充電
電流発生器と直列に結合され且つゲートが前記シユミツ
ト・トリガの出力に結合されたｐチヤンネル電界効果ト
ランジスタであり、前記放電スイツチが、ソース・ドレ
イン通路が前記放電電流発生器と直列に結合され且つゲ
ートが前記シユミツト・トリガの出力に接続されている
ｎチヤンネル電界効果トランジスタである集積回路発振
器。
前記充電スイツチが、ソース・ドレイン通路が前記充電
電流発生器と直列に結合され且つゲートが前記シユミツ
ト・トリガの出力に結合されたｐチヤンネル電界効果ト
ランジスタであり、前記放電スイツチが、ソース・ドレ
イン通路が前記放電電流発生器と直列に結合され且つゲ
ートが前記シユミツト・トリガの出力に接続されている
ｎチヤンネル電界効果トランジスタである集積回路発振
器。
（８） 第（２）項に記載した集積回路発振器に於て、
前記論理回路がアンド回路である集積回路発振器。
前記論理回路がアンド回路である集積回路発振器。
（９） 第（７）項に記載した集積回路発振器に於て、
一方の入力が前記比較器アンド回路に結合され且つ別の
入力が前記シユミツト・トリガの出力に結合された第２
のアンド回路を有する集積回路発振器。
一方の入力が前記比較器アンド回路に結合され且つ別の
入力が前記シユミツト・トリガの出力に結合された第２
のアンド回路を有する集積回路発振器。
（10） 第（７）項に記載した集積回路発振器に於て、
第３のアンド回路及びインバータを有し、該インバータ
の入力が前記シユミツト・トリガの出力に接合され、該
インバータの出力が前記第３のアンド回路の入力に結合
され、該第３のアンド回路の別の入力が前記比較器アン
ド回路の出力に結合されている集積回路発振器。
第３のアンド回路及びインバータを有し、該インバータ
の入力が前記シユミツト・トリガの出力に接合され、該
インバータの出力が前記第３のアンド回路の入力に結合
され、該第３のアンド回路の別の入力が前記比較器アン
ド回路の出力に結合されている集積回路発振器。
第１図は重なり合わない４相クロツクを発生する従来の
発振器回路の回路図、第2a図乃至第2h図は第１図のａ乃
至ｈに示す点の出力を示す波形図、第３図は発振器の周
波数と等しい周波数又はその２倍の周波数を持つ４相ク
ロツク信号を発生する好ましい実施例の発振器の回路
図、第4a図乃至第4h図は第３図の点ａ乃至ｈに現われる
出力を示す波形図である。第５図は第2a図の拡大図であ
る。 主な符号の説明 10:シユミツト・トリガ 18:高圧線 22:アース 56:入力 60,64:電流発生器 62:キヤパシタ 66,68:トランジスタ 70:出力
発振器回路の回路図、第2a図乃至第2h図は第１図のａ乃
至ｈに示す点の出力を示す波形図、第３図は発振器の周
波数と等しい周波数又はその２倍の周波数を持つ４相ク
ロツク信号を発生する好ましい実施例の発振器の回路
図、第4a図乃至第4h図は第３図の点ａ乃至ｈに現われる
出力を示す波形図である。第５図は第2a図の拡大図であ
る。 主な符号の説明 10:シユミツト・トリガ 18:高圧線 22:アース 56:入力 60,64:電流発生器 62:キヤパシタ 66,68:トランジスタ 70:出力
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ソシオ ベルガラ イタリア国フラツタマジヨーレ，ビア ブランカルデイ 10 (56)参考文献 特開 昭52−47357（ＪＰ，Ａ) 特開 昭58−223914（ＪＰ，Ａ) 特開 昭53−144650（ＪＰ，Ａ) 特開 昭52−40050（ＪＰ，Ａ)
Claims (3)
- 【請求項１】（ａ） その入力部でロウ電圧VL,中間ロウ電圧VLl,中間ハイ電
圧Hl,ハイ電圧VHを有する鋸歯状電圧信号VINに応答して
その出力に発振器周波数を有する方形波マスタクロック
電圧信号を発生する発振器と、 （ｂ） 前記発振器の入力に接続された比較回路であ
り、その出力が、VLl＜VIN＜VHlの時はハイで、それ以
外の時はロウであり、前記発振器周波数２倍の周波数を
有する方形波倍速クロック電圧信号を発生する比較回路
と、 （ｃ） 前記倍速クロック電圧信号と前記マスタクロッ
ク電圧信号が共にハイの時にハイとなり、それ以外では
ロウとなる出力を有し、前記発振器周波数を有するオー
バーラップしない第３のクロック電圧信号を発生する第
１ゲートと、 前記倍速クロック電圧信号と前記マスタクロック電圧信
号の反転信号が共にハイの時にハイとなり、それ以外で
はロウとなる出力を有し、前記発振器周波数を有するオ
ーバーラップしない第４のクロック電圧信号を発生する
第２ゲート とを有し、前記発振器の出力と前記比較回路の出力に接
続されたロジック回路 とを含む多相クロック回路。 - 【請求項２】（ａ） その入力部でロウ電圧VL,中間ロ
ウ電圧VLl,中間ハイ電圧Hl,ハイ電圧VHを有する鋸歯状
電圧信号VINに応答してその出力に発振器周波数を有す
る方形波マスタクロック電圧信号を発生する発振器と、 （ｂ） VLl＜VINの時に出力がハイとなる第１の比較器
と、VIN＜VHlの時に出力がハイとなる第２の比較器であ
り、それ以外では両方の比較器の出力がロウとなる前記
第1,第２の比較器と、 前記第1,第２の比較器の出力のそれぞれに接続された第
1,第２の入力を有し、前記発振器周波数の２倍の周波数
を有する方形波倍速クロック電圧信号をその出力に発生
するANDゲートとを有する前記発振器の入力に接続され
た比較回路と、 （ｃ） 前記倍速クロック電圧信号と前記マスタクロッ
ク電圧信号が共にハイの時にハイとなり、それ以外では
ロウとなる出力を有し、オーバーラップしない第３のク
ロック電圧信号を発生する第１ゲートと、 前記倍速クロック電圧信号と前記マスタクロック電圧信
号の反転信号が共にハイの時にハイとなり、それ以外で
はロウとなる出力を有し、オーバーラップしない第４の
クロック電圧信号を発生する第２ゲート とを有し、前記発振器の出力と前記比較回路の出力に接
続されたロジック回路 とを含む多相クロック回路。 - 【請求項３】（ａ） その入力部でロウ電圧VL,中間ロ
ウ電圧VLl,中間ハイ電圧Hl,ハイ電圧VHを有する鋸歯状
電圧信号VINに応答してその出力に発振器周波数を有
し、デューティサイクルが約50％の方形波マスタクロッ
ク電圧信号を発生する発振器と、 （ｂ） 前記発振器の入力に接続された比較回路であ
り、その出力が、VLl＜VIN＜VHlの時はハイで、それ以
外の時はロウであり、前記発振器周波数の２倍の周波数
を有する方形波倍速クロック電圧信号を発生する比較回
路と、 （ｃ） 前記倍速クロック電圧信号と前記マスタクロッ
ク電圧信号が共にハイの時にハイとなり、それ以外では
ロウとなる出力を有し、前記発振器周波数を有するオー
バーラップしない第３のクロック電圧信号を発生する第
１ゲートと、 前記倍速クロック電圧信号と前記マスタクロック電圧信
号の反転信号が共にハイの時にハイとなり、それ以外で
はロウとなる出力を有し、前記発振器周波数を有するオ
ーバーラップしない第４のクロック電圧信号を発生する
第２ゲート とを有し、前記発振器の出力と前記比較回路の出力に接
続されたロジック回路 とを含む多相クロック回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US798268 | 1985-11-15 | ||
| US06/798,268 US4652837A (en) | 1985-11-15 | 1985-11-15 | Integrated circuit oscillator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62163411A JPS62163411A (ja) | 1987-07-20 |
| JP2659939B2 true JP2659939B2 (ja) | 1997-09-30 |
Family
ID=25172957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61271678A Expired - Lifetime JP2659939B2 (ja) | 1985-11-15 | 1986-11-14 | 多相クロック回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4652837A (ja) |
| JP (1) | JP2659939B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62260420A (ja) * | 1986-04-28 | 1987-11-12 | シ−メンス、アクチエンゲゼルシヤフト | 集積ｎｍｏｓ回路装置 |
| US4947312A (en) * | 1988-04-28 | 1990-08-07 | Matsushita Electric Industrial Co., Ltd. | Non-resonance type AC power source apparatus |
| DE58908421D1 (de) * | 1989-11-21 | 1994-10-27 | Siemens Ag | Mikrocomputer mit einem intergrierten RC-Oszillator mit programmierbarer Frequenz. |
| US5142217A (en) * | 1991-03-07 | 1992-08-25 | Sgs-Thomson Microelectronics, Inc. | Synchronizable power supply controller and a system incorporating the same |
| US5783973A (en) * | 1997-02-24 | 1998-07-21 | The Charles Stark Draper Laboratory, Inc. | Temperature insensitive silicon oscillator and precision voltage reference formed therefrom |
| US6812589B1 (en) * | 1999-12-10 | 2004-11-02 | Continental Teves Ag & Co., Ohg | Circuit for activating a CAN (car area network) bus control unit |
| US6590464B1 (en) * | 2002-03-13 | 2003-07-08 | Faraday Technology Corp. | Resistor-capacitor oscillator circuit |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4016498A (en) * | 1975-09-25 | 1977-04-05 | Hewlett-Packard Company | Variable duty cycle waveform generator |
| JPS5247357A (en) * | 1975-10-13 | 1977-04-15 | Iwatsu Electric Co Ltd | Triangular wave generating circuit |
| JPS53144650A (en) * | 1977-05-23 | 1978-12-16 | Mitsubishi Electric Corp | Saw-tooth wave generator |
| JPS548215A (en) * | 1977-06-22 | 1979-01-22 | Hitachi Ltd | Reduction of concentration of nitrogen oxide in combustion gas of gas turbine |
| US4151473A (en) * | 1977-11-18 | 1979-04-24 | Harris Corporation | Phase detector circuit |
| JPS58223914A (ja) * | 1982-06-23 | 1983-12-26 | Hitachi Ltd | 弛張発振器 |
| US4513258A (en) * | 1983-07-01 | 1985-04-23 | Motorola, Inc. | Single input oscillator circuit |
-
1985
- 1985-11-15 US US06/798,268 patent/US4652837A/en not_active Expired - Lifetime
-
1986
- 1986-11-14 JP JP61271678A patent/JP2659939B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62163411A (ja) | 1987-07-20 |
| US4652837A (en) | 1987-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7583113B2 (en) | Sawtooth oscillator having controlled endpoints and methodology therefor | |
| US5517145A (en) | CMOS toggle flip-flop using adiabatic switching | |
| JP2659939B2 (ja) | 多相クロック回路 | |
| CN110677143A (zh) | 一种锯齿波产生电路及升降压变换器 | |
| US5227672A (en) | Digital clock selection and changeover apparatus | |
| CN110708044A (zh) | 一种锯齿波产生电路及升降压变换器 | |
| US6091271A (en) | Frequency doubling method and apparatus | |
| JP3576711B2 (ja) | ３相ブラシレスモータの駆動回路 | |
| JP3810316B2 (ja) | 周波数逓倍回路 | |
| CN210780704U (zh) | 一种锯齿波产生电路及升降压变换器 | |
| US4553054A (en) | Power on reset circuit for microprocessor | |
| JPH061974B2 (ja) | Ｄｃ−ｄｃ昇圧電源 | |
| JPH08288811A (ja) | プッシュプル駆動回路 | |
| JPH0677781A (ja) | 発振回路 | |
| JPH0983317A (ja) | 短パルス除去回路 | |
| JP2002186275A (ja) | 波形形成回路 | |
| JPH02160418A (ja) | 放電加工装置 | |
| US8294496B2 (en) | Sawtooth oscillator | |
| JPH04304161A (ja) | 昇圧回路 | |
| JP3673037B2 (ja) | 波形整形回路 | |
| JP3732937B2 (ja) | 再トリガ機能付き単安定マルチバイブレータ回路 | |
| SU1270883A1 (ru) | Функциональный генератор | |
| JPS63229917A (ja) | 奇数分の１分周器 | |
| SU1554118A1 (ru) | Генератор пр моугольных импульсов в интегральном исполнении | |
| SU904192A2 (ru) | Устройство дл дискретного управлени широтно-импульсным преобразователем посто нного тока |