JPH02123774A - 超伝導素子用パッケージ - Google Patents

超伝導素子用パッケージ

Info

Publication number
JPH02123774A
JPH02123774A JP63276023A JP27602388A JPH02123774A JP H02123774 A JPH02123774 A JP H02123774A JP 63276023 A JP63276023 A JP 63276023A JP 27602388 A JP27602388 A JP 27602388A JP H02123774 A JPH02123774 A JP H02123774A
Authority
JP
Japan
Prior art keywords
superconducting element
film
superconducting
substrates
insulating box
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63276023A
Other languages
English (en)
Other versions
JP2681288B2 (ja
Inventor
Masatake Kotani
誠剛 小谷
Hiroyuki Sakai
酒井　博之
Toshiichi Takenouchi
竹之内　敏一
Fumio Miyagawa
文雄 宮川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Fujitsu Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd, Fujitsu Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP63276023A priority Critical patent/JP2681288B2/ja
Priority to US07/428,673 priority patent/US4980754A/en
Priority to EP89311436A priority patent/EP0367630B1/en
Priority to DE68925939T priority patent/DE68925939T2/de
Publication of JPH02123774A publication Critical patent/JPH02123774A/ja
Application granted granted Critical
Publication of JP2681288B2 publication Critical patent/JP2681288B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/44—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements the complete device being wholly immersed in a fluid other than air
    • H01L23/445—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements the complete device being wholly immersed in a fluid other than air the fluid being a liquefied gas, e.g. in a cryogenic vessel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Containers, Films, And Cooling For Superconductive Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 寒剤で冷却することが必要な超伝導素子を実装するのに
好適なパッケージに関し、 超伝導素子の実装部分に対する半導体素子の実装部分か
らの熱流入を少なく、しかも、それ等の実装部分が至近
距離にあるようにし、高速性能を維持できるようにする
ことを目的とし、配線が形成されると共に超伝導素子が
実装される基板と、該基板の外方に設けられ且つ同じく
配線が形成されると共に半導体素子が実装される基板と
、それら基板間に在って配線を電気接続するフィルム・
ケーブルと、該フィルム・ケーブルが貫通し且つ前記超
伝導素子が実装される基板を覆う真空断熱筺体と を備えてなるよう構成する。
〔産業上の利用分野〕
本発明は、寒剤で冷却することが必要な超伝導素子を実
装するのに好適なパッケージに関する。
近年、例えばＮｂジョセフソン接合素子などの超伝導素
子を用いた集積回路装置が実現されつつある。
例えば、そのような超伝導素子を用いた論理回路は高速
で動作し、しかも、低消費電力である為、高速のプロセ
ッサを容易に実現することが可能である。
このような高速のプロセッサが実現された場合、外部と
の信号の遺り取りについても高速性が要求され、これが
解決されなければ、プロセッサのみが高速化されても、
その利点を活かすことができない。
この問題を解決するには、超伝導素子を実装する為のパ
ッケージが重要な因子になる。
〔従来の技術〕
通常、超伝導素子を動作させるには、寒剤として液体ヘ
リウム（Ｈｅ）を用いることが多い。
即ち、液体Ｈｅを収容したデューア瓶（Ｄｅｗａｒ　　
ｖｅｓｓｅｌ）内に超伝導回路チップを浸漬し、同軸ケ
ーブルなどを利用し、室温雰囲気中にある他の機器と電
気的に接続するようにしている。
このような手段を採った場合、同軸ケーブルの長さとし
て、最短で１　〔ｍ〕程度は必要であり、従って、伝播
遅延時間としては１０（ｎｓ）程度になると見積もられ
、これでは、高速の、例えば１（ｎｓ）以下の超伝導回
路の運転は不可能である。
そこで、本発明者は、さきに超伝導回路を高速で運転す
ることを可能にする為のパッケージを提案した。
第６図はそのパフケージを解説する為の要部切断側面図
を表している。
図に於いて、１はセラミック基板、ＩＡはセラミック基
板ｌに形成された貫通孔、２は上側真空断熱筺体、３は
下側真空断熱筺体、４は寒剤供給管、５は寒剤排出管、
６は超伝導素子、７は半導体素子、８はコネクタをそれ
ぞれ示している。
図示の上側真空断熱筺体２或いは下側真空断熱筺体３は
デューア瓶構造になっていることは勿論である。
このパッケージに依ると、超伝導素子６と外部の電子機
器の一部をなす室温動作の半導体素子７とは同一のセラ
ミック基板１上に近接して搭載され、そのセラミック基
＋、！１に形成された配線に依って電気接続することが
可能であり、従って、伝播遅延時間に煩わされることな
く超伝導回路を高速運転できる。
〔発明が解決しようとする課題〕
第６図に見られるパッケージを用いると、超伝導素子６
を良好な状態で高速運転できるが、液体Ｈｅ温度、即ち
、−２６９（’Ｃ）と室温とがセラミック基板１の横断
面を介して結ばれ、従って、室温側からの熱の流入はか
なりの量となる。その為、液体Ｈｅの消費量が多くなり
、それを供給する液化器として大型の冷凍機が必要であ
り、しかも、結露も多くなるから、それを除去する機構
も設けなければならない。
本発明は、超伝導素子の実装部分に対する半導体素子の
実装部分からの熱流入を少なく、しかも、それ等の実装
部分が至近距離にあるようにし、高速性能を維持できる
ようにする。
〔課題を解決するための手段〕
本発明に依る超伝導素子用パンケージに於いては、配線
が形成されると共に超伝導素子（例えば超伝導素子６）
が実装される基板（例えばセラミック基板１２）と、該
基板の外方に設けられ且つ同じ（配線が形成されると共
に半導体素子（例えば半導体素子７）が実装される基板
（例えばセラミック基板１１）と、それら基板間に在っ
て配線を電気接続するフィルム・ケーブル（例えばフィ
ルム・ケーフ゛ル１３）と、言亥フィルム・ケーフ゛ル
が貫通し且つ前記超伝導素子が実装される基板を覆う真
空断熱筺体（例えば下側真空断熱筺体３と上側真空断熱
筺体２、或いは、下側真空断熱筺体３と真空断熱蓋板２
′）とを備えている。
〔作用〕
前記手段を採ることに依り、下側真空断熱筺体及び上側
真空断熱筺体で覆われた領域と外部とは薄いフィルム・
ケーブルを介してのみ連絡されているので、半導体素子
が実装されている基板から前記領域内に流入する熱は少
なく、従って、寒剤の消費は少なくて済むので、寒剤が
液化Ｈｅなどである場合には液化器などが小型のもので
間に合うものである。
〔実施例〕
第１図は本発明一実施例の要部切断側面図、第２図はそ
の要部平面図をそれぞれ表し、第６図に於いて用いた記
号と同記号は同部分を示すか或いは同じ意味を持つもの
とする。
図に於いて、３Ａはセラミック基板を支持する為に下側
真空断熱筺体に形成された段部、１１は半導体素子を実
装するセラミック基板、１２は超伝導素子を実装するセ
ラミック基板、１２Ａはセラミック基板１２に形成され
た貫通孔、工３はセラミック基板１１と１２を結ぶフィ
ルム・ケーブルをそれぞれ示している。
図から明らかなように、本実施例では、超伝導素子６が
実装されるセラミック基板１を覆う真空断熱筺体は第６
図に見られる従来例と同様、下側真空断熱筺体３と上側
真空断熱筺体２とに分割されていて、その間をフィルム
・ケーブル１３が貫通するものであり、また、セラミッ
ク基板も１１並びに１２の二つに分けられていて、セラ
ミック基板１１は室温状態で使われる半導体素子を実装
する部分であり、そして、セラミック基板１２は液体Ｈ
ｅ温度で使われる超伝導素子を実装する部分であって、
それ等の間はフィルム・ケーブル１３で電気的に結合さ
れている。室温の半導体素子実装部分と液体Ｈｅ温度の
超伝導素子実装部分とを結んでいるのは薄いフィルム・
ケーブル１３のみであるから、半導体装部分から超伝導
素子実装部分への熱の流入は少ない。
第３図は第１図の一部を拡大して詳細に表した要部切断
側面図であり、第１図及び第２図に於いて用いた記号と
同記号は同部分を示すか或いは同じ意味を持つものとす
る。
図に於いて、１３Ａはポリイミド膜、１３Ｂは信号線、
１３Ｇはポリイミド膜、１３０は接地面、１３Ｅはポリ
イミド膜、１４は半田で接着した部分、１５は接着剤を
それぞれ示している。
図から判るように、フィルム・ケーブル１３はポリイミ
ド膜１３Ａ、信号線１３Ｂ・・・・を積層して構成され
ている。
このフィルム・ケーブル１３は基本的にはポリイミド膜
及び銅の薄板から構成されていて、信号線１３Ｂは銅の
薄板をエツチングして形成するものであり、ストリップ
・ライン構造、コプレーナ構造など高速の信号を伝播さ
せるのに好都合な構成を採ることが可能であり、例えば 厚さ；３５　〔μｍ〕 幅：１５０（μｍ〕 とし、そして、接地面１３Ｄとの間にあるポリイミド膜
１３Ｃの厚さを２５　〔μｍ〕とすると特性インピーダ
ンス５０　〔Ω〕を実現することができる。また、接地
面１３Ｄはポリイミド膜を貫通するスルー・ホールを介
してセラミック基板１１或いは１２上に形成された配線
と半田接着部分１４を介して接続される。接地面１３Ｄ
を構成する銅の薄板に於ける厚さは適当で良いが、薄い
方が熱の流入を抑止する面で好ましく、例えば１０（μ
ｍ〕程度にすると良い、このような諸条件の下に於いて
は、フィルム・ケーブル１３全体の厚さは約０．１　　
（ｎ）程度となり、第６図について説明した従来例に於
けるセラミック基板１の厚さが約２　（１ｍ）程度であ
ったのに比較すると約１／２０であって単純には熱の流
入量も１／２０となるから寒剤、即ち、液体Ｈｅの消費
は大幅に低減される。
第４図は本発明に於ける他の実施例の要部切断側面図、
第５図は第４図の一部を拡大して詳細に表した要部切断
側面図であり、第１図乃至第３図及び第６図に於いて用
いた記号と同記号は同部分を示すか或いは同じ意味を持
つものとする。
本実施例が第１図乃至第３図について説明した実施例と
相違する点は、真空断熱筺体が深く形成された下側真空
断熱筺体３並びにそれを覆う真空断熱蓋板２′からなっ
ていて、フィルム・ケーブル１３は下側真空断熱筺体３
の側壁に設けられたスリットを貫通するように設けられ
ていることである。
フィルム・ケーブル１３が貫通するスリットに於いて真
空を維持するには、エポキシ系の接着剤１５を用いて下
側真空断熱筺体３とフィルム・ケーブル１３とを一体的
に接着することが必要である。
本実施例に依ると、下側真空断熱筺体３と真空断熱蓋板
２′との衝合部分は寒剤の表面よりも上方にすることが
可能であるから、その消費を更にに低減することが可能
である。
〔発明の効果〕
本発明に依る超伝導素子用パッケージに於いては、例え
ば液体Ｈｅ温度に冷却された超伝導素子の実装部分と室
温の状態にある半導体素子の実装部分とは至近距離に在
って、且つ、薄いフィルム・ケーブルでのみ連絡されて
いる。
前記構成を採ることに依り、下側真空断熱筺体及び上側
真空断熱筺体で覆われた領域と外部とは薄いフィルム・
ケーブルを介してのみ連絡されているので、半導体素子
が実装されている基板から前記領域内に流入する熱は少
なく、従って、寒剤の消費は少なくて済むので、寒剤が
液化Ｈｅなどである場合には液化器などが小型のもので
間に合い、また、超伝導素子と半導体素子とは近接して
配置することができるから、信号の伝播遅延は無視して
良く、従って、超伝導素子の高速運転が可能である。
【図面の簡単な説明】
第１図は本発明一実施例の要部切断側面図、第２図は第
１図に見られる実施例の要部平面図、第３図は第１図に
見られる実施例の一部を拡大且つ詳細にした要部切断側
面図、第４図は本発明に於ける他の実施例の要部切断側
面図、第５図は第４図に見られる実施例の一部を拡大且
つ詳細にした要部切断側面図、第６図は従来例の要部切
断側面図をそれぞれ表している。 図に於いて、１はセラミック基板、ＩＡは貫通孔、２は
上側真空断熱筺体、３は下側真空断熱筺体、３Ａはセラ
ミック基板を支持する為に下側真空断熱筺体に形成され
た段部、４は寒剤供給管、５は寒剤排出管、６は超伝導
素子、７は半導体素子、８はコネクタ、１１は半導体素
子を実装するセラミック基板、１２は超伝導素子を実装
するセラミック基板、１２Ａはセラミック基板１２に形
成された貫通孔、１３はセラミック基板１１及び１２を
結ぶフィルム・ケーブルをそれぞれ示している。 本発明一実施例の要部切断側面図 第 図 第１囚に見られる実施例の要部平面図 第２図 拡大且つ詳細にした蚕部切断側面図 第３図 本発明に於（）る他の実施例の要部切断側面図第４図 従来例の要部切断側面図 第６図

Claims (1)

  1. 【特許請求の範囲】 　配線が形成されると共に超伝導素子が実装される基板
    と、 該基板の外方に設けられ且つ同じく配線が形成されると
    共に半導体素子が実装される基板と、それら基板間に在
    って配線を電気接続するフィルム・ケーブルと、 該フィルム・ケーブルが貫通し且つ前記超伝導素子が実
    装される基板を覆う真空断熱筺体とを備えてなることを
    特徴とする超伝導素子用パッケージ。
JP63276023A 1988-11-02 1988-11-02 超伝導素子用パッケージ Expired - Lifetime JP2681288B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP63276023A JP2681288B2 (ja) 1988-11-02 1988-11-02 超伝導素子用パッケージ
US07/428,673 US4980754A (en) 1988-11-02 1989-10-30 Package for superconducting devices
EP89311436A EP0367630B1 (en) 1988-11-02 1989-11-02 Package for electronic devices operating at different respective temperatures
DE68925939T DE68925939T2 (de) 1988-11-02 1989-11-02 Packung für elektronische Anordnungen zum Betrieb bei verschiedenen jeweiligen Temperaturen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63276023A JP2681288B2 (ja) 1988-11-02 1988-11-02 超伝導素子用パッケージ

Publications (2)

Publication Number Publication Date
JPH02123774A true JPH02123774A (ja) 1990-05-11
JP2681288B2 JP2681288B2 (ja) 1997-11-26

Family

ID=17563717

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63276023A Expired - Lifetime JP2681288B2 (ja) 1988-11-02 1988-11-02 超伝導素子用パッケージ

Country Status (4)

Country Link
US (1) US4980754A (ja)
EP (1) EP0367630B1 (ja)
JP (1) JP2681288B2 (ja)
DE (1) DE68925939T2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5349291A (en) * 1992-06-23 1994-09-20 Fujitsu Limited Superconducting magnetic sensor having a cryostat for improved sensitivity of magnetic detection
US5861574A (en) * 1993-04-14 1999-01-19 Fujitsu Limited Apparatus for mounting a superconducting element
JP2004508732A (ja) * 2000-09-07 2004-03-18 イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニー 極低温装置

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0710005B2 (ja) * 1989-08-31 1995-02-01 アメリカン テレフォン アンド テレグラフ カムパニー 超伝導体相互接続装置
US5126830A (en) * 1989-10-31 1992-06-30 General Electric Company Cryogenic semiconductor power devices
US5247189A (en) * 1989-11-15 1993-09-21 Sumitomo Electric Industries, Ltd. Superconducting device composed of oxide superconductor material
US5121292A (en) * 1990-01-23 1992-06-09 International Business Machines Corporation Field replaceable cryocooled computer logic unit
US5212626A (en) * 1990-11-09 1993-05-18 International Business Machines Corporation Electronic packaging and cooling system using superconductors for power distribution
CA2088821C (en) * 1992-02-05 1999-09-07 Hironobu Ikeda Cooling structure for integrated circuit
US5474834A (en) * 1992-03-09 1995-12-12 Kyocera Corporation Superconducting circuit sub-assembly having an oxygen shielding barrier layer
US5436793A (en) * 1993-03-31 1995-07-25 Ncr Corporation Apparatus for containing and cooling an integrated circuit device having a thermally insulative positioning member
JPH06350146A (ja) * 1993-06-14 1994-12-22 Sharp Corp 超電導装置
JP2953273B2 (ja) * 1993-10-22 1999-09-27 住友電気工業株式会社 低温に冷却する素子の接続方法
US5448108A (en) * 1993-11-02 1995-09-05 Hughes Aircraft Company Cooling of semiconductor power modules by flushing with dielectric liquid
US5789704A (en) * 1995-12-06 1998-08-04 Sumitomo Wiring Systems, Ltd. Container with heat removing features for containing an electronic contol unit
US6188358B1 (en) * 1997-10-20 2001-02-13 Infrared Components Corporation Antenna signal conduit for different temperature and pressure environments
US6434000B1 (en) * 1998-12-03 2002-08-13 Iv Phoenix Group, Inc. Environmental system for rugged disk drive
US7335965B2 (en) 1999-08-25 2008-02-26 Micron Technology, Inc. Packaging of electronic chips with air-bridge structures
JP2001093821A (ja) * 1999-09-24 2001-04-06 Toshiba Corp 製造装置組立部品、製造装置組立部品の製造方法、半導体製造装置及び電子ビーム露光装置
DE60036227T2 (de) * 2000-01-31 2008-05-21 Fujitsu Ltd., Kawasaki Wärmeisolierte signalübertragungseinheit und supraleitende signalübertragungsvorrichtung
US6744136B2 (en) * 2001-10-29 2004-06-01 International Rectifier Corporation Sealed liquid cooled electronic device
US7300821B2 (en) * 2004-08-31 2007-11-27 Micron Technology, Inc. Integrated circuit cooling and insulating device and method
US7202562B2 (en) * 2004-12-02 2007-04-10 Micron Technology, Inc. Integrated circuit cooling system and method
US20060274502A1 (en) * 2005-06-01 2006-12-07 Rapp Robert J Electronic package whereby an electronic assembly is packaged within an enclosure that is designed to act as a heat pipe
DE102014013958B4 (de) * 2014-09-19 2017-06-08 Audi Ag Kühlanordnung für ein Kraftfahrzeugsteuergerät, Kraftfahrzeug und Kraftfahrzeugsteuergerät
US9524470B1 (en) * 2015-06-12 2016-12-20 International Business Machines Corporation Modular array of vertically integrated superconducting qubit devices for scalable quantum computing
US9702906B2 (en) * 2015-06-26 2017-07-11 International Business Machines Corporation Non-permanent termination structure for microprobe measurements
US10390455B2 (en) * 2017-03-27 2019-08-20 Raytheon Company Thermal isolation of cryo-cooled components from circuit boards or other structures
US11159127B2 (en) 2019-04-30 2021-10-26 Quantum Opus, LLC Noise suppressing interface circuit for device with control circuits in different noise environments
US11917794B2 (en) * 2020-10-30 2024-02-27 Advanced Micro Devices, Inc. Separating temperature domains in cooled systems

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6262460U (ja) * 1985-10-07 1987-04-17
JPS6262461U (ja) * 1985-10-07 1987-04-17

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4245273A (en) * 1979-06-29 1981-01-13 International Business Machines Corporation Package for mounting and interconnecting a plurality of large scale integrated semiconductor devices
JPS59144190A (ja) * 1983-02-08 1984-08-18 Agency Of Ind Science & Technol 超伝導回路用実装基板
EP0213421A3 (en) * 1985-08-07 1989-02-22 Honeywell Inc. Infrared detector assembly having vacuum chambers
DE3680774D1 (de) * 1985-12-16 1991-09-12 Hitachi Ltd Integriertes halbleiterbauelement.
US4734820A (en) * 1987-04-16 1988-03-29 Ncr Corporation Cryogenic packaging scheme
US4805420A (en) * 1987-06-22 1989-02-21 Ncr Corporation Cryogenic vessel for cooling electronic components

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6262460U (ja) * 1985-10-07 1987-04-17
JPS6262461U (ja) * 1985-10-07 1987-04-17

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5349291A (en) * 1992-06-23 1994-09-20 Fujitsu Limited Superconducting magnetic sensor having a cryostat for improved sensitivity of magnetic detection
US5861574A (en) * 1993-04-14 1999-01-19 Fujitsu Limited Apparatus for mounting a superconducting element
JP2004508732A (ja) * 2000-09-07 2004-03-18 イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニー 極低温装置

Also Published As

Publication number Publication date
DE68925939T2 (de) 1996-08-08
DE68925939D1 (de) 1996-04-18
EP0367630B1 (en) 1996-03-13
EP0367630A1 (en) 1990-05-09
US4980754A (en) 1990-12-25
JP2681288B2 (ja) 1997-11-26

Similar Documents

Publication Publication Date Title
JPH02123774A (ja) 超伝導素子用パッケージ
US10734696B2 (en) Connecting electrical circuitry in a quantum computing system
EP0343400B1 (en) Electronic package assembly with flexible carrier and method of making it
US6440770B1 (en) Integrated circuit package
US4941067A (en) Thermal shunt for electronic circuits
SE514426C2 (sv) Anordning för chipmontering i kavitet i flerlagers mönsterkort
JPS5975687A (ja) 低温で動作するサンプリング装置を用いた試験装置
US7593235B2 (en) Thermal conduit
JPH0391973A (ja) 超伝導体相互接続装置
US6031283A (en) Integrated circuit package
US5966803A (en) Ball grid array having no through holes or via interconnections
US4996588A (en) Device for interconnection and protection of a bare microwave component chip
JPS61114562A (ja) マイクロ波用チツプキヤリヤ
KR100771262B1 (ko) 고전력 애플리케이션에 사용하기 위한 다중칩 모듈
US11678433B2 (en) Printed circuit board assembly for edge-coupling to an integrated circuit
JPH05335475A (ja) 回路チップ実装装置
JP3176381B2 (ja) 多層フィルムケーブル及びこれを用いた超伝導素子搭載装置
JPH11251516A (ja) 半導体モジュール
JPH0513610A (ja) 半導体集積回路チツプ実装用基板
US20210398893A1 (en) Quantum device
JPH0325420Y2 (ja)
JP2649251B2 (ja) 電子部品搭載用基板
JP3176382B2 (ja) 超伝導素子搭載装置用フィルムケーブル
KR100334230B1 (ko) 반도체장치
JPH04355979A (ja) 超伝導素子搭載用回路基板及びその製造方法