JPH02120724A - 薄膜トランジスタ回路 - Google Patents
薄膜トランジスタ回路Info
- Publication number
- JPH02120724A JPH02120724A JP63272945A JP27294588A JPH02120724A JP H02120724 A JPH02120724 A JP H02120724A JP 63272945 A JP63272945 A JP 63272945A JP 27294588 A JP27294588 A JP 27294588A JP H02120724 A JPH02120724 A JP H02120724A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- tft
- wiring
- thin film
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims description 14
- 239000010407 anodic oxide Substances 0.000 claims abstract description 3
- 239000010408 film Substances 0.000 claims description 17
- 230000007547 defect Effects 0.000 abstract description 16
- 230000002950 deficient Effects 0.000 abstract description 7
- 230000008878 coupling Effects 0.000 abstract description 6
- 238000010168 coupling process Methods 0.000 abstract description 6
- 238000005859 coupling reaction Methods 0.000 abstract description 6
- 238000009413 insulation Methods 0.000 abstract description 5
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 11
- 102100022299 All trans-polyprenyl-diphosphate synthase PDSS1 Human genes 0.000 description 10
- 239000002253 acid Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 101710093939 All trans-polyprenyl-diphosphate synthase PDSS1 Proteins 0.000 description 1
- OWNRRUFOJXFKCU-UHFFFAOYSA-N Bromadiolone Chemical compound C=1C=C(C=2C=CC(Br)=CC=2)C=CC=1C(O)CC(C=1C(OC2=CC=CC=C2C=1O)=O)C1=CC=CC=C1 OWNRRUFOJXFKCU-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 101100268335 Solanum lycopersicum TFT9 gene Proteins 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 239000004570 mortar (masonry) Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明Ｏ目的〕
（産業上の利用分野）
こ７）Ｍ明は薄膜トランジスタ回路に関する。
（従来り技術）
液晶表革装置は薄型・軽量を持敵とし、ＣＲＴ我ボ摸ｉ
ｌｌこ代わるもっとして近年特に注目されている。特に
、大容量の画素を肩する液晶飛水装置は、薄膜トランジ
スタを各画素毎に設けたアクティブマトリックス１方式
により高画質を実現している。
ｌｌこ代わるもっとして近年特に注目されている。特に
、大容量の画素を肩する液晶飛水装置は、薄膜トランジ
スタを各画素毎に設けたアクティブマトリックス１方式
により高画質を実現している。
＠４図は、薄膜トランジスタを用いた従来技術リアクテ
ィブマトリックス型の液晶表示Ｔｆ、＃Ｄ等価回路を示
すものである。表示領域は複数のゲート＠１及びデータ
＠２によりマトリックス状暑こ分割されており、各画素
には薄膜トランジスタ（ＴＦ’ｒと略す）９が設けられ
ている。ＴＦ’ｒ’７）ゲート電極３はゲー）＠ｔ！ｃ
、 ドレイン電極４はデータｉ１！２に接続され、ソ
ース成極５は表示電極を介して液晶＠６に接続されてい
る。ＴＦＴ９はスイッチング菓子として働き、走査パル
ス金ゲート線に順次転送し、これと同期して、表示信号
をデータ＠２に転送することにより、各画素に所望の茂
示偏号を独立１こ加え、液晶１−１に動作させる。
ィブマトリックス型の液晶表示Ｔｆ、＃Ｄ等価回路を示
すものである。表示領域は複数のゲート＠１及びデータ
＠２によりマトリックス状暑こ分割されており、各画素
には薄膜トランジスタ（ＴＦ’ｒと略す）９が設けられ
ている。ＴＦ’ｒ’７）ゲート電極３はゲー）＠ｔ！ｃ
、 ドレイン電極４はデータｉ１！２に接続され、ソ
ース成極５は表示電極を介して液晶＠６に接続されてい
る。ＴＦＴ９はスイッチング菓子として働き、走査パル
ス金ゲート線に順次転送し、これと同期して、表示信号
をデータ＠２に転送することにより、各画素に所望の茂
示偏号を独立１こ加え、液晶１−１に動作させる。
この・様な構成音こおい゛て５例えばＴＦＴ９のゲート
絶縁膜の絶縁・不良等暑こより、ゲート電極３とドレイ
ン電極４が短絡シーートすると、ゲート線Ｇｉ＋ｘとデ
ータ線Ｄｊが′イス的に接続されるため。
絶縁膜の絶縁・不良等暑こより、ゲート電極３とドレイ
ン電極４が短絡シーートすると、ゲート線Ｇｉ＋ｘとデ
ータ線Ｄｊが′イス的に接続されるため。
ゲートｉＧｉ＋１及びデータ＠Ｄ ｊ＋こ接続された全
ての画素が正常な表示他作を示さな（なるといつ線欠陥
を生ずるという問題があり九。
ての画素が正常な表示他作を示さな（なるといつ線欠陥
を生ずるという問題があり九。
（宅間が解決しようとする課＠）
前述のようｌこ、従来構造の薄・戻トランジスタ回路で
は、あるエイ固のＴＰＴのゲート絶縁膜不良がこれ昏こ
接続するゲート線及びデータ線上のＴＦ’Ｔ全ての動作
不良を生ずる。本発明の目的は、ｉｌｌ！１のＴＰＴの
ゲート絶縁膜不良による線欠陥の発生を防止し＆ １ケ
の点欠陥に抑える之めの薄膜トランジスタ回路？提供す
る。
は、あるエイ固のＴＰＴのゲート絶縁膜不良がこれ昏こ
接続するゲート線及びデータ線上のＴＦ’Ｔ全ての動作
不良を生ずる。本発明の目的は、ｉｌｌ！１のＴＰＴの
ゲート絶縁膜不良による線欠陥の発生を防止し＆ １ケ
の点欠陥に抑える之めの薄膜トランジスタ回路？提供す
る。
（課１１！！′Ｉｋ解決するための手段）本発明は、ゲ
ート線とＴＦＴのゲート′五極間あるいは、データ線と
ＴＰＴのドレイン電極間暑こ容ｔｔ−設は之構成とし友
ものである。
ート線とＴＦＴのゲート′五極間あるいは、データ線と
ＴＰＴのドレイン電極間暑こ容ｔｔ−設は之構成とし友
ものである。
（作用）
本発明ｆこよれば、ＴＰＴのゲート絶縁膜不良ｌこよる
ゲート成極とドレインば極間のｉ［気的短絡は。
ゲート成極とドレインば極間のｉ［気的短絡は。
ゲート線とデータ線の直流的短絡を防止することができ
る。−万、ダイナミックな表示動作時は、結什各惜？介
して、不良ＴＦＴ以外のＴＦＴのゲート電極及びドレイ
ン電極に゛電圧を印η口できるため不良ＴＦＴ部の画素
以外では正常な表示を実現できる。不良ＴＦＴ部の１面
素は点欠陥となるが、多少の点欠陥は許容されるため、
製造歩留りを大巾に向上することができる。
る。−万、ダイナミックな表示動作時は、結什各惜？介
して、不良ＴＦＴ以外のＴＦＴのゲート電極及びドレイ
ン電極に゛電圧を印η口できるため不良ＴＦＴ部の画素
以外では正常な表示を実現できる。不良ＴＦＴ部の１面
素は点欠陥となるが、多少の点欠陥は許容されるため、
製造歩留りを大巾に向上することができる。
（実施例）
第１の実施例
本発明の実施列を第１図に示す。嘉１図（ａ）は単位画
素回路の等価回路であり、第１図（ｂ）はその断面構成
回全示す。ガラス基吸上ｔこゲート配線１及びＴＦＴの
ゲート（極３を厚さ３０００Ａのタンタル膜で形成する
。ゲート配線１は陽極酸化法により厚さ１００ＯＡのＴ
ａ、０．酸（ヒ膜１１を形成する。
素回路の等価回路であり、第１図（ｂ）はその断面構成
回全示す。ガラス基吸上ｔこゲート配線１及びＴＦＴの
ゲート（極３を厚さ３０００Ａのタンタル膜で形成する
。ゲート配線１は陽極酸化法により厚さ１００ＯＡのＴ
ａ、０．酸（ヒ膜１１を形成する。
し力）る後、プラズマＣＶＤ去により厚さ３０００Ａ（
Ｄ Ｓ ｉ Ｏ！ ｌ１ｕｋ ｔｆ６ ｔｉ５ｔ、 Ｌ
、厚さ２５００Ａのアモルファスシリコン模倉堆檀パタ
ーニングしてＴＥＴの半導体領域１３を形成する。次ζ
こ、ゲート配＠１とゲートｔｔｆｉ３′ｆ：結ぶ友めの
コンタクトホールを５ｔｏｔｖＸ１２のＨＦｊこよるエ
ツチング１こより形成し、厚さ１００ＯＡの透明表示電
極６をパターニングする。最後ｆこ厚さ３０００Ａのモ
リブデン電極によりＴ Ｆ” Ｔのドレイン・ソース電
極４．５及びゲート配線との接続ヲコンタクトホールを
介して行なう。な８．’ｙ’−ト配線上のコンタクトホ
ール１０は上記Ｔａ＠０．陽他酸比嗅が残つているｔめ
、ゲート配線ｌとゲート電極３は容敬結曾となりている
。従うて、ＴＰＴのゲート絶縁膜不良８が発生してもゲ
ート配線１と信号配線２が直接短絡することはなく、線
欠陥の艶生？防止できる。実際に。
Ｄ Ｓ ｉ Ｏ！ ｌ１ｕｋ ｔｆ６ ｔｉ５ｔ、 Ｌ
、厚さ２５００Ａのアモルファスシリコン模倉堆檀パタ
ーニングしてＴＥＴの半導体領域１３を形成する。次ζ
こ、ゲート配＠１とゲートｔｔｆｉ３′ｆ：結ぶ友めの
コンタクトホールを５ｔｏｔｖＸ１２のＨＦｊこよるエ
ツチング１こより形成し、厚さ１００ＯＡの透明表示電
極６をパターニングする。最後ｆこ厚さ３０００Ａのモ
リブデン電極によりＴ Ｆ” Ｔのドレイン・ソース電
極４．５及びゲート配線との接続ヲコンタクトホールを
介して行なう。な８．’ｙ’−ト配線上のコンタクトホ
ール１０は上記Ｔａ＠０．陽他酸比嗅が残つているｔめ
、ゲート配線ｌとゲート電極３は容敬結曾となりている
。従うて、ＴＰＴのゲート絶縁膜不良８が発生してもゲ
ート配線１と信号配線２が直接短絡することはなく、線
欠陥の艶生？防止できる。実際に。
第１図の従来構造１こ比べ上記不良による欠陥発生率２
１／ ｌｏ以下多こ抑えることが可能となりた＠なお、
結曾各敬ｌＯはＴＦＴのゲート６吐Ｉこ比べ大キい稈ゲ
ートパルスｔＶ効をこＴ Ｆ Ｔに印加できる。その比
は約５ｆｔ！以上蚤こすることが望ましい。
１／ ｌｏ以下多こ抑えることが可能となりた＠なお、
結曾各敬ｌＯはＴＦＴのゲート６吐Ｉこ比べ大キい稈ゲ
ートパルスｔＶ効をこＴ Ｆ Ｔに印加できる。その比
は約５ｆｔ！以上蚤こすることが望ましい。
結曾容凌部に陽極酸比膜’ｐａ、０．を用いｔ＠曾、誘
ｆＬ率が２０以上で、ゲート絶縁模憂こよく用いられる
Ｓ ｉ Ｏｘ ＠やＳｉＮｘ膜の誘′眠率４〜７番こ比
べ十分大きいため、％Ｇこ、 Ｔａ、（Ｊ５膜を非常
憂こ薄ぐする必要もな（容易ｌこ結会容量を大きくとる
ことができる。
ｆＬ率が２０以上で、ゲート絶縁模憂こよく用いられる
Ｓ ｉ Ｏｘ ＠やＳｉＮｘ膜の誘′眠率４〜７番こ比
べ十分大きいため、％Ｇこ、 Ｔａ、（Ｊ５膜を非常
憂こ薄ぐする必要もな（容易ｌこ結会容量を大きくとる
ことができる。
実施例２
＠２図に別の実施例を示す。第２ ニア ｔａ）に示す
ようＩｃ本実権例ではデータ配線２とＴＦ’Ｔのドレイ
ン電極４の間沓こ結會各暖２０を設けている。第２図ｆ
ｂ）はその断面傳成全示すものである。厚さ３０００Ａ
のタンタル膜で形成し九信号配＠２と、ＴＰＴのドレイ
ン電極４倉厚さ５００Ａの陽極酸ｒヒ嗅２゜’に＃して
配線する。
ようＩｃ本実権例ではデータ配線２とＴＦ’Ｔのドレイ
ン電極４の間沓こ結會各暖２０を設けている。第２図ｆ
ｂ）はその断面傳成全示すものである。厚さ３０００Ａ
のタンタル膜で形成し九信号配＠２と、ＴＰＴのドレイ
ン電極４倉厚さ５００Ａの陽極酸ｒヒ嗅２゜’に＃して
配線する。
このＶｈ台も、ＴＦＴのゲート絶縁膜不良によるゲート
配線と旧号配線の直流的な短絡を防止することができる
。
配線と旧号配線の直流的な短絡を防止することができる
。
なり１液晶層−こ印７７０される電圧は結合６凌２゜と
液晶１１６の６款の比で決まるが、本実施例では結廿各
は？液晶層６徽の約１０倍とすることで良好な表示特注
を得た。各欧化−こ応じて、液晶層に書き込まれる電圧
は、慣号電圧よりも低くぐなるが、あらかじめ信号屯田
を高めにして８ぐことで、所望の１を位を液晶１偕Ｈこ
印７Ｊ［＋することができる。
液晶１１６の６款の比で決まるが、本実施例では結廿各
は？液晶層６徽の約１０倍とすることで良好な表示特注
を得た。各欧化−こ応じて、液晶層に書き込まれる電圧
は、慣号電圧よりも低くぐなるが、あらかじめ信号屯田
を高めにして８ぐことで、所望の１を位を液晶１偕Ｈこ
印７Ｊ［＋することができる。
実施例３
本究明による他の実施例を第３１醤こ示す。第３図（ａ
）は１１ｉｉ素の等価回路図を、第３図（ｂ）はその子
面図を示す。本実施例では、ゲート配＠１とＴＰＴのゲ
ート電極３の間及び、データ配線２とＴＰＴのドレイン
電極４の間にそれぞれ結＆容１３１及び３２を入れてい
る。まずガラス基板上醗こ、厚さ３０００Ａのタンタル
＠膜によるデータ配＠２及びゲート′電極３を形成する
。この際画電極は嘉３図（ｂ）の＠耐で示されるパター
ン３３も残して２ぐ。
）は１１ｉｉ素の等価回路図を、第３図（ｂ）はその子
面図を示す。本実施例では、ゲート配＠１とＴＰＴのゲ
ート電極３の間及び、データ配線２とＴＰＴのドレイン
電極４の間にそれぞれ結＆容１３１及び３２を入れてい
る。まずガラス基板上醗こ、厚さ３０００Ａのタンタル
＠膜によるデータ配＠２及びゲート′電極３を形成する
。この際画電極は嘉３図（ｂ）の＠耐で示されるパター
ン３３も残して２ぐ。
しかる後％陽極酸化法により、画電極を電極酸比し、厚
さ５００Ａの酸叱幌を形成する。しかる後、パターン３
３をエツチング除去してＴＦＴ部及び表示電極を形成し
九〇 本実施例では、ゲート配ａｔとデータ配線２の間に２つ
の結合ｇｉ、ｔを介している。従うで、確率的には低い
が、ＴＰＴのゲート絶縁膜及びいずれか１つの結♂イダ
看が絶縁不良？生じても、ゲート配線及びデータ配線の
直流的短絡ｔ−防止でき、線欠陥の活化を実質的に皆無
にできな。
さ５００Ａの酸叱幌を形成する。しかる後、パターン３
３をエツチング除去してＴＦＴ部及び表示電極を形成し
九〇 本実施例では、ゲート配ａｔとデータ配線２の間に２つ
の結合ｇｉ、ｔを介している。従うで、確率的には低い
が、ＴＰＴのゲート絶縁膜及びいずれか１つの結♂イダ
看が絶縁不良？生じても、ゲート配線及びデータ配線の
直流的短絡ｔ−防止でき、線欠陥の活化を実質的に皆無
にできな。
な８１本発明は本実施例に限定さｎるものではない。結
合’＆ｔとして、陽極酸化膜以外の絶縁性の高い襖で！
成してもよい。更に、薄膜トランジスタ？用いたマトリ
ックス型ドライブ方式のイメージセンサ等にも応用する
ことができる。
合’＆ｔとして、陽極酸化膜以外の絶縁性の高い襖で！
成してもよい。更に、薄膜トランジスタ？用いたマトリ
ックス型ドライブ方式のイメージセンサ等にも応用する
ことができる。
本発明によるｉ導膜トランジスタ回路では、１つのＴＰ
Ｔのゲート絶縁膜不良によって生ずる複数の欠陥個所の
発生を抑えることができ、製造の歩留りｔ犬１嘔に向上
できる。
Ｔのゲート絶縁膜不良によって生ずる複数の欠陥個所の
発生を抑えることができ、製造の歩留りｔ犬１嘔に向上
できる。
篤１図乃至第３図は杢弛明の一実施例の回路図と概略図
，嬉４図は従来の薄膜トランジスタ１ｇｌ路である。 ｌ・・・ゲート配線、２・・・データ配＠，３・・・１
’ Ｆ Ｔのゲート電極、４・・・ＴＰＴのドレイン電
韻．５・・・ＴＦＴのソース電極、６・・・液晶層，６
ａ・・・透明我示戒極，１１・・・陽極酸１じ模、１２
・・・ゲート絶縁膜、１３・・・半導体薄膜、１０ 、
２０ 、３１ 、３２・・・結合容量。
，嬉４図は従来の薄膜トランジスタ１ｇｌ路である。 ｌ・・・ゲート配線、２・・・データ配＠，３・・・１
’ Ｆ Ｔのゲート電極、４・・・ＴＰＴのドレイン電
韻．５・・・ＴＦＴのソース電極、６・・・液晶層，６
ａ・・・透明我示戒極，１１・・・陽極酸１じ模、１２
・・・ゲート絶縁膜、１３・・・半導体薄膜、１０ 、
２０ 、３１ 、３２・・・結合容量。
Claims (2)
- （１）複数個の薄膜トランジスタのゲート電極あるいは
ドレイン電極がそれぞれ共通の配線電極に接続された薄
膜トランジスタ回路において、薄膜トランジスタのゲー
ト電極あるいはドレイン電極が容量素子を介して、前記
共通配線電極に接続されていることを特徴とする薄膜ト
ランジスタ回路。 - （２）前記容量素子が陽極酸化膜で構成されていること
を特徴とする請求項１記載の薄膜トランジスタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63272945A JPH02120724A (ja) | 1988-10-31 | 1988-10-31 | 薄膜トランジスタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63272945A JPH02120724A (ja) | 1988-10-31 | 1988-10-31 | 薄膜トランジスタ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02120724A true JPH02120724A (ja) | 1990-05-08 |
Family
ID=17520963
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63272945A Pending JPH02120724A (ja) | 1988-10-31 | 1988-10-31 | 薄膜トランジスタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02120724A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0512551A2 (de) * | 1991-05-10 | 1992-11-11 | Daimler-Benz Aktiengesellschaft | Flüssigkristall-Anzeigevorrichtung |
| US5614730A (en) * | 1990-11-09 | 1997-03-25 | Seiko Epson Corporation | Active matrix substrate |
| KR100305734B1 (ko) * | 1993-08-17 | 2001-12-15 | 구본준, 론 위라하디락사 | 액정표시소자의제조방법 |
| US6700568B2 (en) | 2000-05-02 | 2004-03-02 | Sharp Kabushiki Kaisha | Method for driving capacitive display device |
-
1988
- 1988-10-31 JP JP63272945A patent/JPH02120724A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5614730A (en) * | 1990-11-09 | 1997-03-25 | Seiko Epson Corporation | Active matrix substrate |
| EP0512551A2 (de) * | 1991-05-10 | 1992-11-11 | Daimler-Benz Aktiengesellschaft | Flüssigkristall-Anzeigevorrichtung |
| DE4115247A1 (de) * | 1991-05-10 | 1992-11-12 | Daimler Benz Ag | Fluessigkristall-anzeigevorrichtung |
| KR100305734B1 (ko) * | 1993-08-17 | 2001-12-15 | 구본준, 론 위라하디락사 | 액정표시소자의제조방법 |
| US6700568B2 (en) | 2000-05-02 | 2004-03-02 | Sharp Kabushiki Kaisha | Method for driving capacitive display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5630937B2 (ja) | ゲートドライバー | |
| JP3122003B2 (ja) | アクティブマトリクス基板 | |
| US20090267087A1 (en) | Low resistance wiring structure and liquid crystal display device using the same | |
| JP2625268B2 (ja) | アクティブマトリクス基板 | |
| JPH112835A (ja) | アクティブマトリクス基板 | |
| JPH09318975A (ja) | 薄膜電界効果型トランジスタ素子アレイおよびその製造 方法 | |
| WO2019237642A1 (zh) | 阵列基板及其制作方法 | |
| JP2006349890A (ja) | 電気光学装置、及びその製造方法、並びに電子機器 | |
| JPH02120724A (ja) | 薄膜トランジスタ回路 | |
| TW200426429A (en) | Electrode substrate for display device | |
| JPH1070276A (ja) | 順スタガード型薄膜トランジスタ | |
| JPH04280226A (ja) | 薄膜トランジスタ素子アレイおよびその駆動方法 | |
| JPH06294972A (ja) | アクティブ・マトリクス液晶ディスプレイ | |
| JP2960268B2 (ja) | アクティブマトリックス液晶パネル及びその製造方法と駆動方法並びにアクティブマトリックス液晶ディスプレイ | |
| JPH0220830A (ja) | 薄膜トランジスタアレイ | |
| JPH05281515A (ja) | アクティブマトリクス基板 | |
| JP3832492B2 (ja) | 電気光学装置の駆動回路、電気光学装置、および、電子機器 | |
| JPH0736061A (ja) | アクティブマトリックス型液晶表示装置 | |
| JP2959133B2 (ja) | 薄膜トランジスタマトリクスおよびその製造方法 | |
| JPH1026769A (ja) | 液晶表示装置 | |
| JPS6035776A (ja) | 表示パネル | |
| JPH0584915B2 (ja) | ||
| JPH052189A (ja) | 液晶表示装置 | |
| JPS61145867A (ja) | マトリクス型薄膜トランジスタ基板 | |
| JP2000305527A (ja) | 電気光学装置の駆動回路、電気光学装置、および、電子機器 |