JPH02116098A - 冗長回路を有する半導体メモリ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、メインメモリセル内の不良ビット領域を救済
用メモリセル領域により置換して救済する冗長回路を有
する半導体メモリに関する。

［従来の技術］ 従来、半導体メモリに適用されている冗長回路は、メイ
ンメモリセル内に存在する不良メモリセル又はデイジッ
ト線若しくはワード線不良を救済するために、行方向及
び列方向について救済用のメモリセルを設け、メインメ
モリセルの不良を検出した後、この不良領域を救済用メ
モリセルに切り換える手段を有する。このような冗長回
路を設けることにより、半導体メモリの歩留の向上が図
られている。救済用メモリセル領域に切り換える手段と
しては、ポリシリコンヒユーズの切断による方法が広く
採用されている。

［発明が解決しようとする課題］ しかしながら、上述した従来の半導体メモリにおける冗
長回路は、−ｉ的に、救済用メモリセルに切り換えた後
に救済用メモリセルに不良が存在していることが判明し
た場合にはその救済手段がなく、このような救済用メモ
リセルの不良に起因して救済率が低いという欠点がある
。

そこで、切り換え後に救済用メモリセルの不良が確認さ
れた場合に、更に別の救済用メモリセル（二次救済用メ
モリセル）に切り換えを行うことにより、−次救済用メ
モリセルを救済する手段が提案されている（特公昭６２
−５５２３９号）。しかし、この手段においても、−次
救済用メモリセルに切り換える迄、また−次救済用メモ
リセルから二次救済用メモリセルに切り換える迄の期間
は、良品か不良品かの判断がなされず、救済処理に要す
る時間が長くなるという欠点を有している。

本発明はかかる問題点に鑑みてなされたものであって、
常に正常な救済用メモリセルによる救済を可能にして救
済率を向上させることができ、その歩留が極めて高い冗
長回路を有する半導体メモリを提供することを目的とす
る。

［課題を解決するための手段］ 本発明に係る冗長回路を有する半導体メモリは、メイン
メモリセル内に存在する不良領域を救済用のメモリセル
領域によって置換して救済する冗長回路を有する半導体
メモリにおいて、メインメモリセルと救済用メモリセル
とを個別的に試験する手段と、救済用メモリセル内に不
良が確認された場合にこの不良領域を非選択に固定する
手段とを有し、前記救済用メモリセル内の正常な領域で
前記メインメモリセル内の不良領域を置換することを特
徴とする。

［作用］ 本発明においては、先ずメインメモリセルと救済用メモ
リセルとを個別的に試験する。そして、救済用メモリセ
ル内に不良領域があることが確認された場合には、この
救済用メモリセル内の不良領域を非選択に固定する。そ
して、この救済用メモリセル内の正常な領域のみでメイ
ンメモリセル内の不良領域を置換する。これにより、常
に正常な救済用メモリセル領域によってメインメモリセ
ルの不良領域を置換して救済することができるため、置
換後の救済率を著しく向上させることができる。従って
、半導体メモリの歩留が向上する。

［実施例］ 次に、本発明の実施例について添付の図面を参照して説
明する。

第１図は本発明の第１の実施例を示すブロック図である
。メインメモリセル３及び救済用メモリセル４の出力は
メモリセル出力選択回路５に入力され、このメモリセル
出力選択回路５によって選択された出力が入出力データ
■１０ｉとして出力される。このメモリセル出力選択回
路５は制御信号Ａにより制御され、メインメモリセル３
又は救済用メモリセル４のいずれか一方の出力が制御信
号Ａにより制御された選択回路５によって選択されるこ
とにより、メモリセル３又は救済用メモリセル４を個別
的に試験することができるようになっている。

アドレス入力Ａｄはデコーダ回路１に入力され、デコー
ダ回路１はメインメモリセル３から所定のアドレスのメ
モリセル領域を選択してデータの入出力を制御する。ア
ドレス人力Ａｄは救済用デコーダ回路２にも入力され、
救済用デコーダ回路２は救済用メモリセル４から所定の
メモリセル領域を選択してデータを入出力させる。この
救済用デコーダ回路２は制御信号Ｃにより制御される。

また、救済用デコーダ回路２により選択された救済用メ
モリセル領域に対応するメインメモリセル３のメモリセ
ル領域は、救済用デコーダ回路２からデコーダ回路１へ
の信号により非選択とされる。

救済用デコーダ回路２と救済用メモリセル４との間には
、エリア選択回路６が接続されている。

前述の個別的試験により救済用メモリセル４に不良が確
認された場合には、エリア選択回路６は制御信号Ｂによ
りこの不良領域を非選択の状態に固定し、救済用デコー
ダ２によるこの不良領域の選択を不能にする。

このように構成された冗長回路を有する半導体メモリに
おいては、先ず、制御信号Ａによりメモリセル出力選択
回路５を制御してメインメモリセル３又は救済用メモリ
セル４の出力を選択し、メインメモリセル３又は救済用
メモリセル４を夫々分離して試験する。この試験結果に
より、救済用メモリセル４に不良が確認された場合は、
制御信号Ｂにより制御されたエリア選択回路６によりこ
の救済用メモリセル４の不良領域を非選択の状態に固定
する。従って、救済用デコーダ回路２は常に救済用メモ
リセル４の正常なメモリセル領域を選択する。アドレス
入力Ａｄはデコーダ回路１と救済用デコーダ回路２に共
通に入力され、救済用デコーダ回路２によって選択され
た救済用メモリセル４のメモリセル領域に対応するメイ
ンメモリセル３のメモリセル領域は救済用デコーダ回路
２からデコーダ回路１への情報により非選択とされる。

上述の如く、本実施例においては、エリア選択回路４に
より救済用デコーダ回路２は常に正常な救済用メモリセ
ル領域を選択するから、メインメモリセル３に不良領域
がある場合にこの不良領域を救済用メモリセル４に切り
換えることにより、確実に救済することができる。

第２図は本発明の第２の実施例を示すブロック図である
。第２図において、第１図と同一物には同一符号を付し
て説明を省略する。本実施例は、アドレスＡｄが入力さ
れる救済用デコーダ回路１２を救済用エリア制御回路１
６により救済用メモリセル４の不良領域を選択しないよ
うに制御する点が第１の実施例と異なる。

救済用メモリセル４をメインメモリセル３と分離して試
験した場合に、救済用メモリセル４に不良領域があるこ
とが確認されると、制御信号Ｂ′により救済用エリア制
御回路１６に対し、この不良領域を選択不能に固定する
ための情報を与える。

救済用エリア制御回路１６はこの制御信号Ｂ′により制
御されて、救済用デコーダ回路１２がこの不良領域を選
択しないようにこの救済用デコーダ回路１２を制御する
。本実施例においてもアドレス人力Ａｄはデコーダ回路
１及び救済用デコーダ回路１２に共通に入力され、救済
用デコーダ回路１２によって選択された救済用メモリセ
ル領域に対応するメインメモリセル領域は非選択となる
。

本実施例においても、メインメモリセル３に不良領域が
ある場合に、その不良領域が救済用メモリセル４に切り
換えられるときは、その救済用メモリセル４が予め試験
されてその不良領域が選択されないように、救済用デコ
ーダ回路１２が救済用エリア制御回路１６により制御さ
れているから、切換え後の救済良品率を向上させること
ができる。

［発明の効果］ 以上説明したように本発明によれば、先ず、メインメモ
リセル領域と救済用メモリセル領域とを個別的に試験し
た上で、救済用メモリセル領域に不良が確認された場合
にはこの不良領域を非選択状態に固定するから、救済用
メモリセル領域は常に正常な状態にあるため、メインメ
モリセルを救済用メモリセルに切り換えた後の救済良品
率を著しく高めることができる。これにより、半導体メ
モリの歩留を向上させることができる。

【図面の簡単な説明】

第１図は本発明の第１の実施例に係る冗長回路を有する
半導体メモリを示すブロック図、第２図は本発明の第２
の実施例に係る冗長回路を有する半導体メモリを示すブ
ロック図である。 １；デコーダ回路、２．１２；救済用デコーダ回路、３
；メインメモリセル、４；救済用メモリセル、５；メモ
リセル出力選択回路、６；エリア選択回路、１６；救済
用エリア制御回路１；デコーダ回路 ２；救済用デコーダ回３４ ３；メインメＬす乞ル ４；救済用メ丑り乞ル Ｉ　１０　； 第１図

Claims (1)

【特許請求の範囲】
1. （１）メインメモリセル内に存在する不良領域を救済用
   のメモリセル領域によって置換して救済する冗長回路を
   有する半導体メモリにおいて、メインメモリセルと救済
   用メモリセルとを個別的に試験する手段と、救済用メモ
   リセル内に不良が確認された場合にこの不良領域を非選
   択に固定する手段とを有し、前記救済用メモリセル内の
   正常な領域で前記メインメモリセル内の不良領域を置換
   することを特徴とする冗長回路を有する半導体メモリ。