JPH02111048A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02111048A JPH02111048A JP26538888A JP26538888A JPH02111048A JP H02111048 A JPH02111048 A JP H02111048A JP 26538888 A JP26538888 A JP 26538888A JP 26538888 A JP26538888 A JP 26538888A JP H02111048 A JPH02111048 A JP H02111048A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- type
- elements
- semiconductor device
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 238000009792 diffusion process Methods 0.000 claims abstract description 48
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 5
- 238000002955 isolation Methods 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
Landscapes
- Element Separation (AREA)
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に２つ以上の
独立して動作する素子を有する半導体装置の製造方法に
関する。
独立して動作する素子を有する半導体装置の製造方法に
関する。
従来、この種の半導体装置は、例えば第３図の様なＰ型
の半導体基板２上に形成されたＰ−型エピタキシャル層
１上に２つのＮ型拡散層４を形成し、２つの独立したダ
イオードを形成する場合、先ず、Ｐ型半導体基板２より
不純物濃度の低いＰ型エピタキシャル層１に２つの素子
を分離する為にエピタキシャル層より濃度の高いＰ＋型
拡散層３を２つの素子の間に形成し、次に素子（ダイオ
ード）を形成する為にＮ型拡散層４を形成していた。
の半導体基板２上に形成されたＰ−型エピタキシャル層
１上に２つのＮ型拡散層４を形成し、２つの独立したダ
イオードを形成する場合、先ず、Ｐ型半導体基板２より
不純物濃度の低いＰ型エピタキシャル層１に２つの素子
を分離する為にエピタキシャル層より濃度の高いＰ＋型
拡散層３を２つの素子の間に形成し、次に素子（ダイオ
ード）を形成する為にＮ型拡散層４を形成していた。
上述した従来の半導体装置は、素子を分離する為にＰ＋
型拡散層３が設けられているが、素子と素子を分離する
のに充分なほど深くまで形成出来ず第３図（ｃ）に示す
ように、素子部にダイオードを形成した場合、トランジ
スタの動作をする場合がある。又このトランジスタの動
作を防止する為にＰ＋型拡散層３を深くするとＰ型半導
体基板２とＰ型エピタキシャル層ｌの界面が拡散によっ
てはい上がり電気的特性に影響するという欠点がある。
型拡散層３が設けられているが、素子と素子を分離する
のに充分なほど深くまで形成出来ず第３図（ｃ）に示す
ように、素子部にダイオードを形成した場合、トランジ
スタの動作をする場合がある。又このトランジスタの動
作を防止する為にＰ＋型拡散層３を深くするとＰ型半導
体基板２とＰ型エピタキシャル層ｌの界面が拡散によっ
てはい上がり電気的特性に影響するという欠点がある。
本発明のそれぞれ独立して動作する２つ以上の素子を同
一半導体基板上に形成した半導体装置の製造方法は、こ
れらの素子の間に各々の素子を分離する為に形成された
基板と同一の伝導型の拡散層に重ねてこれとは逆の伝導
型の拡散層を拡散する工程を有する。
一半導体基板上に形成した半導体装置の製造方法は、こ
れらの素子の間に各々の素子を分離する為に形成された
基板と同一の伝導型の拡散層に重ねてこれとは逆の伝導
型の拡散層を拡散する工程を有する。
本発明は素子と素子の分離の為の拡散層の内側に逆の伝
導型の拡散層を形成し、エミッタディップ効果を用いて
分離の為の拡散層の深さを従来に比べ深くしている。
導型の拡散層を形成し、エミッタディップ効果を用いて
分離の為の拡散層の深さを従来に比べ深くしている。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例の拡散工程別の断面図である
。第１図（ａ）は、拡散前の工程でＰ型半導体基板２に
Ｐ−型エピタキシャル層１が約１０μｍ成長されている
。第１図（ｂ）は素子を分離する為に基板１．２と同一
伝導型のＰ＋型拡散層３が３μｍの深さでポロンを不純
物として形成されている。第１図（ｃ）では、素子を形
成する基板と逆の電導型のＮ型拡散層４が燐拡散でＰ＋
型拡散層の両側に形成されると共にＰ型拡散層３の内側
にも燐拡散で拡散層を形成することで８μｍの慄さとな
る。
。第１図（ａ）は、拡散前の工程でＰ型半導体基板２に
Ｐ−型エピタキシャル層１が約１０μｍ成長されている
。第１図（ｂ）は素子を分離する為に基板１．２と同一
伝導型のＰ＋型拡散層３が３μｍの深さでポロンを不純
物として形成されている。第１図（ｃ）では、素子を形
成する基板と逆の電導型のＮ型拡散層４が燐拡散でＰ＋
型拡散層の両側に形成されると共にＰ型拡散層３の内側
にも燐拡散で拡散層を形成することで８μｍの慄さとな
る。
第２図は本発明の他の実施例の拡散工程別断面図である
。第２図（ａ）は拡散前の半導体基板２上にエピタキシ
ャル層１が約１０μｍ成長されている。第２図（ｂ）は
素子と素子との間のエピタキシャル層の一部を化学的に
削り、次に半導体基板と同一伝導型の拡散層３を削りと
った部分５に形成する（第２図（Ｃ））。最後に半導体
基板１．２と逆の伝導型の拡散層４を素子形成部と共に
Ｐ＋型拡散層３の内側に形成（第２図（ｄ））する。
。第２図（ａ）は拡散前の半導体基板２上にエピタキシ
ャル層１が約１０μｍ成長されている。第２図（ｂ）は
素子と素子との間のエピタキシャル層の一部を化学的に
削り、次に半導体基板と同一伝導型の拡散層３を削りと
った部分５に形成する（第２図（Ｃ））。最後に半導体
基板１．２と逆の伝導型の拡散層４を素子形成部と共に
Ｐ＋型拡散層３の内側に形成（第２図（ｄ））する。
この実施例では化学的にエピタキシャル層を削り、その
後素子の分離の為の拡散層を形成している為、より深い
位置迄拡散層が形成出来又、エミッタディップ効果より
さらに深い位置迄拡散層が形成出来ることで素子の分離
がより充分出来るという利点がある。
後素子の分離の為の拡散層を形成している為、より深い
位置迄拡散層が形成出来又、エミッタディップ効果より
さらに深い位置迄拡散層が形成出来ることで素子の分離
がより充分出来るという利点がある。
以上説明したように本発明は、素子と素子とを分離する
為の拡散層の内側に逆の電導型の拡散層を形成しエミッ
タディップ効果を用いて、素子と素子の分離の為の拡散
層を深くすることにより、素子と素子の分離が今まで以
上に良くなるという効果がある。
為の拡散層の内側に逆の電導型の拡散層を形成しエミッ
タディップ効果を用いて、素子と素子の分離の為の拡散
層を深くすることにより、素子と素子の分離が今まで以
上に良くなるという効果がある。
第１図（ａ）〜（ｃ）は本発明の一実施例の半導体装置
の製造方法の拡散工程別の縦断面図、第２図（ａ）〜（
ｄ）は本発明の他の実施例の半導体装置の製造方法の拡
散工程別の縦断面図、第３図（ａ）〜（ｃ）は従来の半
導体装置の製造方法の拡散工程別の縦断面図である。 １・・・・・・Ｐ−型エピタキシャル層、２・・・・・
・Ｐ型半導体基板、３・・・・・・Ｐ＋型拡散層、４・
・・・・・Ｎ型拡散層、５・・・・・・エピタキシャル
層除去部、６・・・・・・酸化膜、７・・・・・・電極
。 代理人 弁理士 内 原 晋 手 図 牛 図
の製造方法の拡散工程別の縦断面図、第２図（ａ）〜（
ｄ）は本発明の他の実施例の半導体装置の製造方法の拡
散工程別の縦断面図、第３図（ａ）〜（ｃ）は従来の半
導体装置の製造方法の拡散工程別の縦断面図である。 １・・・・・・Ｐ−型エピタキシャル層、２・・・・・
・Ｐ型半導体基板、３・・・・・・Ｐ＋型拡散層、４・
・・・・・Ｎ型拡散層、５・・・・・・エピタキシャル
層除去部、６・・・・・・酸化膜、７・・・・・・電極
。 代理人 弁理士 内 原 晋 手 図 牛 図
Claims (1)
- それぞれ独立して動作する２つ以上の素子を同一半導体
基板上に形成した半導体装置の製造方法において、これ
らの素子の間に各々の素子を分離する為に形成された基
板と同一の伝導型の拡散層の内側に重ねてこれとは逆の
伝導型の拡散層を拡散しエミッタディップ効果を用いよ
り深い分離の為の拡散層を形成することを特徴とする半
導体装置の製造方法
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26538888A JPH02111048A (ja) | 1988-10-20 | 1988-10-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26538888A JPH02111048A (ja) | 1988-10-20 | 1988-10-20 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02111048A true JPH02111048A (ja) | 1990-04-24 |
Family
ID=17416483
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26538888A Pending JPH02111048A (ja) | 1988-10-20 | 1988-10-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02111048A (ja) |
-
1988
- 1988-10-20 JP JP26538888A patent/JPH02111048A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4988639A (en) | Method of manufacturing semiconductor devices using trench isolation method that forms highly flat buried insulation film | |
| JPH0388362A (ja) | 高出力用集積回路のための半導体構造 | |
| JPH02111048A (ja) | 半導体装置の製造方法 | |
| US3442723A (en) | Method of making a semiconductor junction by diffusion | |
| JPS63217641A (ja) | 半導体デバイスの製造方法と半導体デバイス | |
| JPS5984435A (ja) | 半導体集積回路及びその製造方法 | |
| JPS6380561A (ja) | 相補型半導体装置の製造方法 | |
| JPS63246861A (ja) | 半導体装置 | |
| JPH05335329A (ja) | 半導体装置及びその製造方法 | |
| JPS59198768A (ja) | ツエナ−ダイオ−ド | |
| JPS63202965A (ja) | 半導体装置 | |
| JPS63177439A (ja) | 半導体装置 | |
| JPS62247563A (ja) | 半導体装置の製造方法 | |
| JPH0428144B2 (ja) | ||
| JPS63245939A (ja) | 半導体装置 | |
| JPS6022358A (ja) | 半導体集積回路装置 | |
| JPS59145567A (ja) | 半導体装置 | |
| JPH01223740A (ja) | 半導体集積回路の製造方法 | |
| KR960039346A (ko) | 반도체 소자의 구조 및 제조방법 | |
| JPH0330450A (ja) | 誘電体分離島を有する半導体装置の製造方法 | |
| JPS6319870A (ja) | 半導体集積回路 | |
| JPS60241249A (ja) | 半導体装置 | |
| JPH01112779A (ja) | 定電圧ダイオード及びその製造方法 | |
| JPS61184872A (ja) | 半導体装置の製造方法 | |
| JPS62209868A (ja) | 半導体装置の製造方法 |