JPH02104029A - 無瞬断切替回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 例えば、マイクロ波ディジタル無線の現用回線と予備回
線とを無瞬断で切り替える際に使用される無瞬断切替回
路に関し、 誤りデータの少ない無瞬断切替を可能にすることを目的
とし、 主信号の無瞬断切替を行う際に、該主信号制御側に入力
する制御信号を該第１．第２のユニポーラ／バイポーラ
変換盤に加え、または受信側に折り返す第１．第２の選
択手段を、該主信号切替側に経路差検出信号を発生する
と共に、入力する２つの経路差検出信号の位相差を検出
する経路差検出手段と、該制御信号発生器、または経路
差検出手段のいずれかを選択する第３．第４の選択手段
と、該第３の選択手段の出力を遅延して制御線に送出す
る第３の可変遅延回路を設け、該経路差検出信号を該第
３．第１の選択手段および該第４．第２の選択手段を介
して折り返した時、該経路差検出手段で検出した位相差
がＯとなる様に該第３の可変遅延回路の遅延量を調整で
きる様に構成する。

〔産業上の利用分野〕

本発明は２例えばマイクロ波ディジタル無線の現用回線
と予備回線とを無瞬断で切り替える際に使用される無瞬
断切替回路に関するものである。

一般に、現用回線の品質が劣化して符号誤り率が増大す
ると２品質の劣化した現用回線で伝送されている主信号
を予備回線に切り替えて伝送することにより劣化を防ぐ
様にしているが２回線の高品質化によって無瞬断切替が
行われる。

この時、誤りデータの少ない無瞬断切替が行われること
が必要である。

Ｃ従来の技術〕 第３図は従来例のブロック図１第４図は第３図中の切替
器の動作説明図を示す。以下、第３図第４図により現用
回線から予備回線に無瞬断で切り替える無瞬断切替方法
について説明する。

例えば、マイクロ波ディジタル無線の場合、現用回線に
異常が発生したことを受信側で検出すると、予備回線が
正常で、且つ使用中でないことを確認の上、送信側に送
端並列命令を送出する。そこで、送信側は送端並列スイ
ッチ（図示せず）を駆動して現用回線に入力するデータ
を予備回線にも加えて、現用回線および予備回線を介し
て受信された２つのデータの位相を合わせる様にしてい
る。

そこで、第３図の送信側でも上記と同様にＰＲＴ−ＩＮ
端子、可変遅延回路１１．およびＭＡＩＮ−ＩＮ　、ｉ
子。

可変遅延回路２１を通った同一の予備データおよび現用
データはユニポーラ／バイポーラ変換器（以下、　Ｕ／
Ｂ変換器と省略する）１２．２１でバイポーラ信号に変
換された後、予備回線、現用回線を介して受信側の切替
器３１に加えられる。

そして、切替器３１で予備データと現用データの位相を
合わせる為９位相差検出器３２で位相差をモニタし、こ
の位相差が０になる様に可変遅延回路１１の遅延量を調
整する。

さて、位相が一敗した現用データを予備データに切り替
える方法について第４図で説明するが、第４図（ａｌは
切替器の概略構成図、第４図（ｂｌは第４図（ａｌの動
作説明図である。

先ず、第４図（ｂ）＝■に示す様に時間ｔ、でリレーの
接点「１．（以下、ｒｊ！、と省略する）、ｒｌｚを点
線側にする。これにより９時間ｔ１〜ｔ３の間、予備回
線と現用回線は機械的に接続される。

尚、第３図中の制御信号発生器３３から予備制御線を介
してＵ−８変換器１２に制御信号を送って内部のＩＣス
イッチ（図示せず）をオフにしているので。

予備データの送出はオフになっているが、現用データは
そのまま送出している（第４図（ｂ）−■、■の１．−
１．間参照）。また、ＩＣスイッチは数ｎｓでユニポー
ラ信号をオン／オフできる高速スイッチで。

このスイッチによりデータを無瞬断で切り替えることが
できる。

次に、時間１１において予備制御線、現用制御線を介し
てＵ−８変換器１２．２２内のＩＣスイッチにオン。

オフの制御信号を制御信号発生器３３より送出すると、
第４図（ｂｌ−■、■に示す様に予備データが口Ｂ変換
器１２．予備回線、切替器３１を通って出力されるが、
現用データはオフになり、現用データ。

予備データの切替が無瞬断で行われる。

その後、時間ｔ、でｒｌ、をオフにしてハイブリッド３
１１　と現用回線との接続を断にして切替は終了する。

〔発明が解決しようとする課題〕

ここで、第３図中の制御信号発生器３３とυ／Ｂ変換器
１２．２２とを接続する予備制御線、現用制御線の長さ
をそれぞれり、、　Ｌ、とし、ＩＩ−Ｂ変換器１２．２
２と切替器３１とを接続する予備回線、現用回線の長さ
をそれぞれＬ２＋　Ｌ４とする。

さて、Ｎ＋１切替方式では予（ａ１システムに対して現
用Ｎシステムがある為、Ｌ、とｔ４＋　Ｌ３とＬ４を現
用Ｎシステムについて、全て等しくすることはできず＋
　Ｌｌ≠ｔ、ｚ、　Ｌ、≠Ｌ４となる。

この為、課題が生ずるが、これを第３図を参照しながら
第５図により説明する。尚、第５図の左側の符号は第３
図中の同じ符号の部分の波形を示す。先ず、 （１１Ｌ＋＝　６ｍ、　Ｌｔ＃　Ｏ＋ＩＩ、　Ｌｚ□　
Ｌ４”　Ｏであり、この線路を通るデータは１ｍ当たり
５ｎｓ遅延すると仮定する（第５図（ａｌ参照）。

ここで、可変遅延回路１１．１２により切替器３１での
データ位相は一致し、更にＬ３・Ｌ、＃０である為にＵ
−８変換器１２．２２のデータ位相は一致している。

また、ｌデータ長は１０　ｎｓとする。

今、制御信号発生器３３から同時に送出された制御信号
は予備制御線および現用制御線を通ってυＢ変換器１２
．２２に入力するが、線路長が異なるために予備系の制
御信号が３０　ｎｓ遅れる（第５図（ａ）−■〜■参照
）。そこで、予備データの送出オンのタイミングが遅延
し、第妾図（ａｌ−■に示す様に３．４．５番目のデー
タが欠落し、ビット誤りが生ずる。

（２）Ｌｌ＝Ｌ２嬌Ｏで、　Ｌ１□　６ｍ＋　Ｌ４’　
０の場合（第５図Ｔｂ）参照）。ここで、ｌｌ−８変換
器１２．２２での予備データのオン、現用データのオフ
の制御信号は同じタイミングで入力する。

第３図のＵ−Ｂ変換器１２からの予備データは現用デー
タよりも３０　ｎｓ遅延する。そこで、切替器３１でデ
ータ位相を合わせる為、逆にＵ−８変換器１２より送出
する時は現用データに対して３０　ｎｓ進んだデータ位
相になる（第５図（ｂｌ−■°、■９．■゛■゛参照）
。

ここで、制御信号発生器からの制御信号が同時にＵ−８
変換器１２．２２に入力すると、切替器３１では第５図
（ｂ）−■′に示す様にデータが欠落し、ビット誤りを
生ずる。

（３１Ｌ＋＝　６ｍ、　Ｌｘ　＃Ｏｍ＋　Ｌｚ□６ｍ＋
　Ｌ４　＃　Ｏｓの場合（第５図（Ｃ１参照） Ｎ　＋１の切替方式を考えた場合はＬｔ＃Ｌｚ、Ｌ３≠
し、となる為に現実的にはこの場合が考えられ、前述の
（１１項、（２）項を合わせたものになる。

即ち、ＬｌとＬ２の線路長さが異なる為に第５図（Ｃ）
−〇、■に示す様に予備系の制御信号が３０ｎｓ遅れる
。また＋　Ｌ、ｌとＬ４の線路長が異なる為に第３図の
トＢ変換器１２からの予備データは現用データよりも３
０ｎｓ遅延する。これにより、切替器３１の出力はダー
ク３〜８が欠落しビット誤りが生ずる（第５図（ｃ）−
Ｑ参照）。

尚、Ｌ３．　Ｌ４で６ｒ＠の差があるので［１−８変換
器の出力側では第５図（Ｃ）−■、■に示す用に３０ｎ
ｓの差を持たせて送出し、切替器３１の入力では第５図
（Ｃ）−■、■に示す様に位相を合わせている。

結局、予備１１／Ｂ変換器と切替器間の距離と現用Ｕ／
Ｂ切替器と該切替器間との距離が異なる場合、制御信号
発生器３３からｔｌ／Ｂ変換器１２．２２までの制御信
号の伝達時間、およびｕ／Ｂ変換器１２．２２から切替
器３１までのデータの到着時間が現用と予備とで異なる
為、切替器３１で見たデータのオン／オフ−のタイミン
グが一致せず、データ誤りを生ずると云う問題がある。

〔課題を解決する為の手段〕

第１図は本発明の原理ブロック図を示す。

図中、ｓｗ、、　ｓｗ、は入力する制御信号を該第１゜
第２のユニポーラ／バイポーラ変換盤に加え、または主
信号切替側に折り返す第１．第２の選択手段で、５は経
路差検出信号を発生すると共に、入力する２つの経路差
検出信号の位相差を検出する経路差検出手段である。

また、ＳＷ、、　ＳＷ４は該制御信号発生器、または経
路差検出手段のいずれかを選択する第３．第４の選択手
段で、６は該第３の選択手段の出力を遅延して制御線に
送出する第３の可変遅延回路である。

そして、該経路差検出信号を該第３．第１の選択手段お
よび該第４．第２の選択手段を介して折り返した時、該
経路差検出手段で検出した位相差がＯとなる様に該第３
の可変遅延回路の遅延量を調整できる構成にする。

〔作用］ 本発明は第１のユニポーラ／バイポーラ変換盤１２と主
信号切替手段４との間に第３の可変遅延回路を設けて、
第１．第２のユニポーラ／バイポーラ変換盤１２．２２
に入力する制御信号の到着時間差を調整できる様にした
。

これにより、第１．第２のユニポーラ／バイポーラ変換
盤における主信号のオン／オフのタイミングが調整可能
となり、第１のユニポーラ／バイポーラ変換盤と主信号
切替手段４の間の距離と第２のユニポーラ／バイポーラ
変換盤と主信号切替手段間の距離とが異なっても、誤り
データの少ない無瞬断切替が可能となる。

〔実施例〕

第２図は本発明の実施例のブロック図を示す。

ここで、スイッチ計、、スイッチＳＷｚは第１の選択手
段、第２の選択手段の構成部分、切替器４１゜位相差検
出Ｈ４２，抵抗Ｒ１は主信号切替手段４の構成部分、経
路差信号発生器５１３位相差検出器５２は経路差検出手
段５の構成部分、スイッチ舖３．スイッチ籏、は第３の
選択手段、第４の選択手段の構成部分を示す。尚、全図
を通して同一符号は同一対象物を示す。以下、図の動作
を説明する。

先ず、スイッチＳＷｚ、スイッチＳ讐、が実線の状態に
ある時、経路差信号発生器５１で発生された４系列の信
号のうち、一部はスイノヂＳＷ：＋、スイッチＳＷ、を
介して位相差検出器５２に入力し、残りの部分はスイッ
チＳＷ４．可変遅延回路６．スイッチＳＷ２を介して同
じく位相差検出器５２に入力する。

ここで、２つの経路をそれぞれＬ５＋　Ｉ、ｂとした時
、ＬＳ＋　ｔ、６の長さが異なると１位相差検出器５２
において上記門系列信号の遅延差により位相差が生ずる
。そこで、位相差検出器５２で位相差がＯとなる様に可
変遅延回路６で遅延量を調整すれば、制御信号発生器３
３からスイッチＳＷ、、位相差検出器５２゜スイッチＳ
Ｗ２を経て位相差検出器５２までの遅延時間差を補正す
ることができる。

尚、スイッチＳＷ、から位相差検出器５２までの長さと
Ｕ−Ｂ変換器１２から切替器４１までの長さは等しく、
スイッチＳＷ２から位相差検出器５２までの長さと［Ｊ
−８変換器２２から切替器４１までの長さは等しいもの
とする。

そこで、スイッチＳＷ、〜ＳＷ、を点線側にして回線切
替を行う際、制御信号の到達時間差と現用。

予備データの到達時間差が補正されてデータのオン／オ
フ点が一致するので、誤りデータの少ない無瞬断切替が
可能となる。

〔発明の効果〕

以上詳細に説明した様に本発明によれば誤りデータの少
ない無瞬断切替が可能となると云う効果がある。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、 第２図は本発明の実施例のブロック図、第３図は従来例
のブロック図、 第４図は第３図中の切替器の動作説明図、第５図は課題
の説明図を示す。 図において、 ４は主信号切替手段、 ５は経路差検出手段、 ６は第３の可変遅延回路、 １１は第１の可変遅延回路、 １２は第１のユニポーラ／バイポーラ変換盤、２１は第
２の可変遅延回路、 ２２は第２のユニポーラ／バイポーラ変換盤、３３は制
御信号発生器、 ＳＷ、−３Ｗ、は第１ｉ！択手段〜第４の選択手段を示
す。 ｑ５３０守のＣ刀〜チ牙よの中力４下計り月Ｇ口峯 図 ■ ↑ＯＦＦ ■ １１８１−〇／ＩＪ ■ ｎ口 口］■ （シ） 詳避の訳曲■ 坪　５　図（ンの１）

Claims (1)

1. 【特許請求の範囲】 主信号制御側に、入力する主信号を遅延させる第１、第
   ２の可変遅延回路（１１、２１）と、入力する制御信号
   の状態に対応して該第１、第２の可変遅延回路より出力
   された主信号の送出を制御する第１、第２のユニポーラ
   ／バイポーラ変換盤（１２、２２）を、 主信号切替側に、第１、第２のユニポーラ／バイポーラ
   変換盤から送出される２つの主信号の位相差を検出する
   と共に、外部からの切替命令により主信号を切り替えて
   出力する主信号切替手段（４）と、該制御信号を発生す
   る制御信号発生器（３３）をそれぞれ設けて、 該主信号切替手段で検出した位相差が０になる様に該第
   １の可変遅延回路、または該第２の可変遅延回路の遅延
   量を調整した後、該制御信号発生器からの制御信号送出
   と該主信号切替手段の切替動作とにより主信号の無瞬断
   切替を行う際に、該主信号制御側に入力する制御信号を
   該第１、第２のユニポーラ／バイポーラ変換盤に加え、
   または受信側に折り返す第１、第２の選択手段（ＳＷ＿
   １、ＳＷ＿２）を、 該主信号切替側に経路差検出信号を発生すると共に、入
   力する２つの経路差検出信号の位相差を検出する経路差
   検出手段（５）と、該制御信号発生器、または経路差検
   出手段のいずれかを選択する第３、第４の選択手段（Ｓ
   Ｗ＿３、ＳＷ＿４）と、該第３の選択手段の出力を遅延
   して制御線に送出する第３の可変遅延回路（６）を設け
   、 該経路差検出信号を該第３、第１の選択手段（ＳＷ＿３
   、ＳＷ＿１）および該第４、第２の選択手段（ＳＷ＿４
   、ＳＷ＿２）を介して折り返した時、該経路差検出手段
   （５）で検出した位相差が０となる様に該第３の可変遅
   延回路（６）の遅延量を調整する構成にしたことを特徴
   とする無瞬断切替回路。