JPS61292432A - デ−タ一致検出回路 - Google Patents
デ−タ一致検出回路Info
- Publication number
- JPS61292432A JPS61292432A JP13382685A JP13382685A JPS61292432A JP S61292432 A JPS61292432 A JP S61292432A JP 13382685 A JP13382685 A JP 13382685A JP 13382685 A JP13382685 A JP 13382685A JP S61292432 A JPS61292432 A JP S61292432A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- data
- output
- bipolar
- positive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc Digital Transmission (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
データ一致検出回路において、送端側より送られた第1
及び第2のバイポーラ符号のデータのうち、前者から正
極性データ及び負極性データを抽出し、これと後者から
抽出された正極性あるいは負極性データとが一致するか
否かを検出する事により簡単な構成でデータの一致、不
一致を検出する事ができる。
及び第2のバイポーラ符号のデータのうち、前者から正
極性データ及び負極性データを抽出し、これと後者から
抽出された正極性あるいは負極性データとが一致するか
否かを検出する事により簡単な構成でデータの一致、不
一致を検出する事ができる。
本発明は、ディジタル無線回線の無瞬断回線切替装置に
使用するデータ一致検出回路の改良に関するものである
。
使用するデータ一致検出回路の改良に関するものである
。
第4図は無瞬断回線切替方式のブロック図である。
同図において、現用回線には搬送端局(図示せず)より
送端並列スイッチT−SWを介してバイポーラ符号のデ
ータ(以下バイポーラ信号と省略する)がバイポーラ/
ユニポーラ変換器B /U 、送信機TX、受信機RX
、遅延回路φ及びユニポーラ/バイポーラ変換器U /
Bを通って相手局に送られる。 一方、予備回線はパル
ス発生器PG (図示せず)より予備回線を介して相手
側のパルス検出器PD (図示せず)で検出され、予備
回線の動作状態が常時監視されている。
送端並列スイッチT−SWを介してバイポーラ符号のデ
ータ(以下バイポーラ信号と省略する)がバイポーラ/
ユニポーラ変換器B /U 、送信機TX、受信機RX
、遅延回路φ及びユニポーラ/バイポーラ変換器U /
Bを通って相手局に送られる。 一方、予備回線はパル
ス発生器PG (図示せず)より予備回線を介して相手
側のパルス検出器PD (図示せず)で検出され、予備
回線の動作状態が常時監視されている。
次に、保守の為に現用回線を予備回線に切替える場合、
送端並列スイッチT−S−を動作させて搬送端局よりの
データを現用回線と予備回線の両方に加え、受端側の検
出回路DETで取出されたバイポーラ信号A、とBが一
致する様に(例えば、アラームが消える様に)予備回線
の遅延回路φの遅延量を手動調整した後、受端スイッチ
R−5−を手動切替えしてバイポーラ信号を予備回線よ
り取出す。
送端並列スイッチT−S−を動作させて搬送端局よりの
データを現用回線と予備回線の両方に加え、受端側の検
出回路DETで取出されたバイポーラ信号A、とBが一
致する様に(例えば、アラームが消える様に)予備回線
の遅延回路φの遅延量を手動調整した後、受端スイッチ
R−5−を手動切替えしてバイポーラ信号を予備回線よ
り取出す。
この様な検出回路DETは構成を簡単にしてコストダウ
ンする事が要望されている。
ンする事が要望されている。
第5図はバイポーラ信号極性不確定説明図を示す。
一般に、バイポーラ符号は交互に+1.−1 ・・に
なるが、予備回線と現用回線とは全く独立であるから同
一のデータでもバイポーラ符号に変換した時に波形が異
なる場合が生ずる。
なるが、予備回線と現用回線とは全く独立であるから同
一のデータでもバイポーラ符号に変換した時に波形が異
なる場合が生ずる。
即ち、第5図−(1)に示す様に、極性が完全に一致し
ている時はデータの一致、不一致の比較は容易に行える
が、第5図−(2)に示す様に、極性が180度異l6
時はどちらが正しいか不明となる。
ている時はデータの一致、不一致の比較は容易に行える
が、第5図−(2)に示す様に、極性が180度異l6
時はどちらが正しいか不明となる。
そこで、バイポーラ信号をユニポーラ信号に変換して、
この不確定性を除去している。
この不確定性を除去している。
第6図は従来例のブロック図を、第7図は第6図のタイ
ムチャートを示す。尚、第7図の左側の数字は第6図の
同じ数字の部分の波形を示す。
ムチャートを示す。尚、第7図の左側の数字は第6図の
同じ数字の部分の波形を示す。
そこで、第7図を参考にして第6図の動作を説明する。
受端側で取出された第1のバイポーラ信号及び第2のバ
イポーラ信号はバイポーラ/ユニポーラ変換器1.2で
ユニポーラ信号に変換され、排他的論理和回路(以下E
X−OR回路と省略する)3に加えられる。ここで、第
1及び第2のバイポーラ信号が一敗していればEX−0
1?回路3の出力はOになるので、積分回路4の出力も
0となりアラームは送出されない。
イポーラ信号はバイポーラ/ユニポーラ変換器1.2で
ユニポーラ信号に変換され、排他的論理和回路(以下E
X−OR回路と省略する)3に加えられる。ここで、第
1及び第2のバイポーラ信号が一敗していればEX−0
1?回路3の出力はOになるので、積分回路4の出力も
0となりアラームは送出されない。
しかし、第1と第2のデータが一致しないと、その不一
致に対応する幅のパルスが出力されるので、これを積分
して得られた直流電圧が成る値よりも大きくなればアラ
ームを送出して不一致を通報する(第7図−■°〜■°
参照)。
致に対応する幅のパルスが出力されるので、これを積分
して得られた直流電圧が成る値よりも大きくなればアラ
ームを送出して不一致を通報する(第7図−■°〜■°
参照)。
尚、τはパルス幅を示す。
即ち、バイポーラ信号をユニポーラ信号に変換して一致
、不一致を検出するので、検出回路としてビットタイミ
ング再生回路やバイポーラ/ユニポーラ変換回路等が必
要となり、高価になると云う問題点がある。
、不一致を検出するので、検出回路としてビットタイミ
ング再生回路やバイポーラ/ユニポーラ変換回路等が必
要となり、高価になると云う問題点がある。
上記の問題点は、受端側で取出された第1及び第2のバ
イポーラ符号のデータのうち、該第1のバイポーラ符号
の正極性デー タ及び負極性データを抽出する正極性デ
ータ抽出回路5及び負極性デるいは負極性データ抽出回
路7と、該正極性あるいは負極性データ抽出回路7の出
力が該正極性データ抽出回路5の出力又は該負極性デー
タ抽出回路6の出力と一致するか否かを検出する出力一
致検出回路8とから構成された本発明のデータ一致検出
回路により解決される。
イポーラ符号のデータのうち、該第1のバイポーラ符号
の正極性デー タ及び負極性データを抽出する正極性デ
ータ抽出回路5及び負極性デるいは負極性データ抽出回
路7と、該正極性あるいは負極性データ抽出回路7の出
力が該正極性データ抽出回路5の出力又は該負極性デー
タ抽出回路6の出力と一致するか否かを検出する出力一
致検出回路8とから構成された本発明のデータ一致検出
回路により解決される。
本発明は、第1図のデータ一致検出回路の原理ブロック
図に示す様に、入力した第1のバイポーラ信号から抽出
された正極性データ、負極性データと、入力した第2の
バイポーラ信号から抽出された正極性あるいは負極性デ
ータとが出力一致検出回路8に加えられる。
図に示す様に、入力した第1のバイポーラ信号から抽出
された正極性データ、負極性データと、入力した第2の
バイポーラ信号から抽出された正極性あるいは負極性デ
ータとが出力一致検出回路8に加えられる。
出力一致検出回路8では第5図(1)の場合は第1のバ
イポーラ信号の正極性データと第2のバイポーラ信号の
正極性データが、第5図(2)の場合は第1のバイポー
ラ信号の負極性データと第2のバイポーラ信号の正極性
データが反転された負極性データとがそれぞれ比較され
るが、データが一致しない場合は予備回線の遅延回路φ
を調整して一致する様にする。
イポーラ信号の正極性データと第2のバイポーラ信号の
正極性データが、第5図(2)の場合は第1のバイポー
ラ信号の負極性データと第2のバイポーラ信号の正極性
データが反転された負極性データとがそれぞれ比較され
るが、データが一致しない場合は予備回線の遅延回路φ
を調整して一致する様にする。
即ち、バイポーラ信号のうち片側だけを比較してデータ
の一致、不−敗を比較するので、回路構成が簡単になり
コストダウンになる。
の一致、不−敗を比較するので、回路構成が簡単になり
コストダウンになる。
第2図は本発明の実施例のブロック図、第3図は第2図
のタイムチャートを示す。尚、第3図中の左側の数字は
第2図の同じ数字の波形を示し、例えば第1のバイポー
ラ信号は予備回線、第2のバイポーラ信号は現用回線を
介して受信されたとする。
のタイムチャートを示す。尚、第3図中の左側の数字は
第2図の同じ数字の波形を示し、例えば第1のバイポー
ラ信号は予備回線、第2のバイポーラ信号は現用回線を
介して受信されたとする。
そこで、第3図を参照しながら第2図の動作を説明する
。
。
第2図において、第3図(1)−■に示す様に、第1の
バイポーラ信号は正極性データ抽出回路5及び負極性デ
ータ抽出回路6 (例えば、両方とも差動増幅器)で基
準電圧−1,−2と比較され、第3図(リー■、■に示
す様な出力がフリップフロップ8−2.8−3に加えら
れる。又、第2のデータは正極性データ抽出回路(例え
ば、差動増幅器)7で基準電圧−1と比較され2クロッ
ク周期の遅延回路8−1を通って同じくフリップフロッ
プ8−2 、8−3に加えられる(第3図(1)−■、
■参照)。
バイポーラ信号は正極性データ抽出回路5及び負極性デ
ータ抽出回路6 (例えば、両方とも差動増幅器)で基
準電圧−1,−2と比較され、第3図(リー■、■に示
す様な出力がフリップフロップ8−2.8−3に加えら
れる。又、第2のデータは正極性データ抽出回路(例え
ば、差動増幅器)7で基準電圧−1と比較され2クロッ
ク周期の遅延回路8−1を通って同じくフリップフロッ
プ8−2 、8−3に加えられる(第3図(1)−■、
■参照)。
そこで、パルスの立上がり時点の第3図(1)−〇。
■の値が出力され、ノア回路8−4.積分回路8−5を
通って出力される(第3図(1)−■〜■参照)。
通って出力される(第3図(1)−■〜■参照)。
この時、入力データは一致しているので出力は0となり
、アラームは送出されない。
、アラームは送出されない。
第3図(2)は第3図(1)と異なり、バイポーラ信号
の極性が180度異l6場合であるが、上記の場合と異
なり遅延回路8−1の出力と負極性データ抽出回路6と
の比較になるが、上記と同じ手順になる(第3図(2)
−■、■°参照)。
の極性が180度異l6場合であるが、上記の場合と異
なり遅延回路8−1の出力と負極性データ抽出回路6と
の比較になるが、上記と同じ手順になる(第3図(2)
−■、■°参照)。
尚、遅延回路8−1の出力の立上り点が第3図(1)−
■又は第3図(2)−■のパルス幅より出た時(即ち、
Aビットずれた時)、フリップフロップ8−2の出力■
、又はフリップフロップ8−3の出力■1が1から0に
なるので、ノア回路8−4の出力はlとなりアラームが
送出されデータの不一致を知らせる。
■又は第3図(2)−■のパルス幅より出た時(即ち、
Aビットずれた時)、フリップフロップ8−2の出力■
、又はフリップフロップ8−3の出力■1が1から0に
なるので、ノア回路8−4の出力はlとなりアラームが
送出されデータの不一致を知らせる。
これにより、回路構成が簡単になりコストダウンになる
。
。
以上詳細に説明した様に、ビットタイミング再生回路や
バイポーラ/ユニポーラ変換器などを使用せず、簡単な
回路でデータの一致、不一致を検出するので回路規模が
約30%削減する事ができ、コストダウンの効果が得ら
れる。
バイポーラ/ユニポーラ変換器などを使用せず、簡単な
回路でデータの一致、不一致を検出するので回路規模が
約30%削減する事ができ、コストダウンの効果が得ら
れる。
第1図は本発明の原理ブロック部、
第2図は本発明の実施例のブロック図、第3図は第2図
のタイムチャート、 第4図は無瞬断切替え方式のブロック図、第5図はバイ
ポーラ信号極性不確実説明図、第6図は従来例のブロッ
ク図、 第7図は第6図のタイムチャートを示す。 図において、 5.7は正極性データ抽出回路、 −6は負極性デー
タ抽出回路、 8は出力一致検出回路を示す。 e 0 0@@(a OO o −( e ’O(E)◎゛@’@)’○ ゛[相]:f備凹
廉
のタイムチャート、 第4図は無瞬断切替え方式のブロック図、第5図はバイ
ポーラ信号極性不確実説明図、第6図は従来例のブロッ
ク図、 第7図は第6図のタイムチャートを示す。 図において、 5.7は正極性データ抽出回路、 −6は負極性デー
タ抽出回路、 8は出力一致検出回路を示す。 e 0 0@@(a OO o −( e ’O(E)◎゛@’@)’○ ゛[相]:f備凹
廉
Claims (1)
- 【特許請求の範囲】 送端側でデータを送端並列接続し、受端側で取出された
2つのデータの一致を検出した後、無線回線を無瞬断で
切替える無瞬断切替装置において、受端側で取出された
第1及び第2のバイポーラ符号のデータのうち、 該第1のバイポーラ符号の正極性データ及び負極性デー
タを抽出する正極性データ抽出回路(5)及び負極性デ
ータ抽出回路(6)と、 該第2のバイポーラ符号から正極性あるいは負極性デー
タを抽出する正極性あるいは負極性データ抽出回路(7
)と、 該正極性あるいは負極性データ抽出回路(7)の出力が
該正極性データ抽出回路(5)の出力又は該負極性デー
タ抽出回路(6)の出力と一致するか否かを検出する出
力一致検出回路(8)とから構成された事を特徴とする
データ一致検出回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13382685A JPS61292432A (ja) | 1985-06-19 | 1985-06-19 | デ−タ一致検出回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13382685A JPS61292432A (ja) | 1985-06-19 | 1985-06-19 | デ−タ一致検出回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61292432A true JPS61292432A (ja) | 1986-12-23 |
JPH0358213B2 JPH0358213B2 (ja) | 1991-09-04 |
Family
ID=15113944
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13382685A Granted JPS61292432A (ja) | 1985-06-19 | 1985-06-19 | デ−タ一致検出回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61292432A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05110546A (ja) * | 1991-10-14 | 1993-04-30 | Nec Corp | バイポーラ信号切換器 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4603441B2 (ja) * | 2005-07-29 | 2010-12-22 | Ntn株式会社 | 等速ジョイント |
-
1985
- 1985-06-19 JP JP13382685A patent/JPS61292432A/ja active Granted
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05110546A (ja) * | 1991-10-14 | 1993-04-30 | Nec Corp | バイポーラ信号切換器 |
Also Published As
Publication number | Publication date |
---|---|
JPH0358213B2 (ja) | 1991-09-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107147430B (zh) | 基于载波通信的电力相位识别方法 | |
JPS61111037A (ja) | 回線切替方式 | |
JPS61292432A (ja) | デ−タ一致検出回路 | |
AU608724B2 (en) | Spare channel monitor circuit | |
CN101026448A (zh) | 一种同步通信系统时钟再生方法及系统 | |
CN101615965B (zh) | 主/备时钟的倒换方法和装置 | |
JP2571007B2 (ja) | バイポーラ信号切換器 | |
JP2004020284A (ja) | 事故点標定装置 | |
JP2001305177A (ja) | 故障点標定装置 | |
JP5432790B2 (ja) | 通信システム | |
JP2754713B2 (ja) | 同期切替装置 | |
JP3229993B2 (ja) | フレームパルス切替回路 | |
JPS62233035A (ja) | 配電線遠方監視制御方式 | |
JPS5843021A (ja) | クロツク切替方式 | |
JPH0319455A (ja) | アラーム転送回路 | |
JPH0479434A (ja) | 電源断監視方式 | |
JPS61263338A (ja) | フレ−ム同期回路 | |
JPS63109518A (ja) | 二重化クロツク供給回路 | |
JPH02104029A (ja) | 無瞬断切替回路 | |
JPH1042448A (ja) | ディジタル形保護制御装置 | |
JPS6322520B2 (ja) | ||
JPS61236240A (ja) | 分散型デ−タ処理装置のクロツク選択方式 | |
JPS616934A (ja) | 予備システム監視方式 | |
JPS6238697A (ja) | 局線信号選択回路 | |
JPH0259663B2 (ja) |