JPH1042448A

JPH1042448A - ディジタル形保護制御装置

Info

Publication number: JPH1042448A
Application number: JP8189326A
Authority: JP
Inventors: Daisuke Fujii; 大介藤井
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1996-07-18
Filing date: 1996-07-18
Publication date: 1998-02-13

Abstract

(57)【要約】【課題】ディジタル形保護制御装置において、安価で
高信頼度の総合保護制御装置を提供する。【解決手段】電力系統の情報により、比較器３を介し
てディジタル形保護制御装置の内部時計４を較正し、リ
レー動作情報として、通信インターフェース６を介して
他装置へ伝送する。【効果】ディジタル形保護制御装置において、安価に
総合保護装置を実現できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、制御対象の電力系
統からの交流信号に基づいて電力系統の保護制御を行う
ディジタル形保護制御装置に係り、特に他装置との同期
に好適なディジタル形保護制御装置に関する。

【０００２】

【従来の技術】電力系統の運用高度化を図るため、運用
支援・事故復旧支援などの各種支援機能を含む総合自動
化が推進されており、保護制御装置に対しても、個々の
装置レベルを超えた情報の共用化が不可欠になってい
る。

【０００３】情報の共用化において、分散配置された個
々のディジタル形保護制御装置は、装置間のクロック同
期が必要となる。クロック同期方式には、従属同期方
式、相互同期方式、独立同期方式などが知られてい
る。現在は、１つの装置に主クロック源を置き、他装置
を端末として扱ってかかる全端末を従属的に同期させる
方式（従属同期方式）が最も優れていると言われている
（電気協同研究、第５０巻１号、１９９４、Ｐ２０１−
２０５）。

【０００４】

【発明が解決しようとする課題】現在主流のクロック同
期方式は、従属同期方式であるが、これには以下の問題
点がある。第１に、主クロック源に障害が起きると全装
置に波及する。第２に、主クロック源から各装置に何ら
かの手法で同期信号を渡す手段が必要であり、装置が高
価になる。

【０００５】本発明は、上記の問題点を解決するもので
あり、主クロック源を持つことなく、信頼性が高く、比
較的安価なディジタル形保護制御装置を提供することを
目的とする。

【０００６】更に本発明は、独立同期方式を採用して信
頼性が高く、比較的安価なディジタル形保護制御装置を
提供することを目的とする。

【０００７】

【課題を解決するための手段】本発明は、クロック同期
を、主クロック源を使用せずに、電力系統の電圧や電流
等の情報をクロック源とし、装置内部のクロックを較正
する方式とした。

【０００８】また、クロック源である電力系統の情報を
複数取り込み、系統の状態により、クロック源を切り替
える方式とした。

【０００９】さらに、クロック源を喪失したときに、装
置内蔵のクロック源を使用し、この切り替え時の装置の
誤動作を防止する方式とした。

【００１０】

【発明の実施の形態】図１は本発明を実現するためのブ
ロック構成例図である。この例は、送電線例えば変電所
に設置されたディジタル形保護制御装置１０の例であ
り、遮断器１３に対応している。他の遮断器１４、１５
においても対応するディジタル形保護制御装置を持つ。
即ち、同一変電所内にこの装置が複数設置されている。
本例では、母線の系統電圧を基準信号として使用する。
系統電圧は、系統より計器用変圧器１１を介してディジ
タル保護制御装置１０に入力する。この入力は、正弦波
（または余弦波）であるため、ディジタル処理するため
に矩形化回路１により、矩形波となる。例えば３６０゜
で１つの矩形波を得るやり方をとる。この矩形波をパル
スカウンタ２により、一定回数（例えば１秒間の計数
値。５０Ｈｚでは１秒間で５０回の計数値となる）計数
し、時計（クロック源）４の出力（時刻値）を比較器３
で比較し、この比較結果に応じて時計４の時刻値を強制
的に較正する。

【００１１】即ち、カウンタ２は計数値が５０になる毎
にその計数値を出力する。商用電源が５０Ｈｚとする
と、計数値が５０とは１秒経過したことを指す（１秒毎
の計数値であるが、時計４の時刻を基準にすることは自
己予備のため、１秒経過と思われる５０周期になった時
に、この時刻を基準にするとの観点である。上記自己予
備とは時計４の時刻値をカウンタ４の出力タイミングで
較正するためである）。時計４は１０００分の１秒単位
に時刻更新をはかるものとする（１０００分の１秒単位
とは時計がｍｓオーダの時刻計数を行うことを指す）。
比較器３は、カウンタ２の計数値が５０になった時の時
計４の時刻値を取り込み、末備３桁の数値が５００以上
か未満かをチェックする。５００以上ならば時計４の時
刻値の中の秒の数値に＋１の加算を行うと共に、末備３
桁の数値をゼロクリアする。５００未満ならば、時計４
の中の秒の数値はそのままとし且つ末備の３桁の数値を
ゼロクリアする。

【００１２】このことを具体的数値で説明する。（１）、カウンタ２の計数値が５０になったときの、時
計４の時刻値Ｔ（時間及び分は省略）がＴ＝４．７２０秒であれば、これは４秒と７２０ｍ秒であることを指す。
そこで、末備３桁（即ちｍｓオーダの値）は７２０であ
り５００以上であるから、時計４の時刻値ＴをＴ＝５．０００秒にする。（２）、カウンタ２の計数値が５０になったときの、時
計４の時刻値ＴがＴ＝４．３５６秒であれば、これは４秒と３５６ｍ秒であることを指す。
そこで、末備３桁（即ちｍｓオーダの値）は３５６であ
り５００末満であるから、時計４の時刻値ＴをＴ＝４．０００秒にする。

【００１３】時計４の時刻計数は、例えば、内部に設け
た、１０００分の１秒毎のクロックを発生するクロック
発生器のクロックを計数することで実現している。そし
てカウンタ２の計数値が０〜４９となる区間にあって
は、時計４の時刻がディジタル形保護制御装置の基準ク
ロックや同期信号として使われる。カウンタ２の計数値
が５０になった時点で、系統の交流信号の周期に合うよ
うに上記（１）、（２）に従って時計４の時刻値が較正
される。そして、この較正された時刻値を基準にして、
カウンタ２の計数値が０〜４９となる区間にあっては、
時計４の時刻の計数が１０００分の１秒毎に行われ、こ
の時計４のそのときどきの時刻計数値がディジタル形保
護制御装置の基準クロックや同期信号として使われる。

【００１４】図９には、上記（１）、（２）の如き考え
方に基づく、時系列タイミングを示す。カウンタ２が５
０個の計数値となる時点（Ｔ₁、Ｔ₂、Ｔ₃、Ｔ₄、Ｔ₅）
毎に、時計４の時刻値が（１．０２５、２．０００、
３．０００、３．９８１、５．００９）である例を示す
（時間及び分は省略し、秒だけを示した）。Ｔ₂での
２．０００、Ｔ₃での３．０００は完全に時刻が正常の
例であり、Ｔ₁での１．０２５、Ｔ₄での３．９８１、Ｔ
₅での５．００９が時刻不正常の例である。そこで、Ｔ₁
での１．０２５を１．０００、Ｔ₄での３．９８１を
４．０００、Ｔ₅での５．００９を５．０００に較正す
る。ここで、正常、不正常とは系統の周期からみた基準
である。

【００１５】一方、送電線（系統側）の電流は計器用変
成器１２を介してディジタル保護制御装置１０に入力さ
れ、ＡＤ変換器７でアナログ・ディジタル変換された
後、保護リレー演算部８により保護リレー演算を実施す
る。保護リレー演算には、電流の他に系統電圧をも利用
することがあり、このためには、ＡＤ変換器７に変圧器
１１からの出力を入力する。この演算の結果、系統事故
が判明すれば演算出力（リレー動作情報）によって遮断
器１３を操作し事故除去する。このリレー動作情報に、
上記比較器３で較正された時計４の時刻値（正常であれ
ば、較正されない時刻値）を付加部５で付加し（一般的
には、時刻で情報整理して出力することも含む。即ち、
時刻で情報を加工して出力することを含む）、通信イン
ターフェース６を介して、他装置（一般的には、上位の
中央制御装置）へ伝送する。中央制御装置では、この情
報をもとに総合的な系統制御を実施する。

【００１６】図２は、系統電圧を３相入力し、系統事故
等により特定の電圧（その中の１相又は２相）が喪失し
たときにも、基準電圧を得られるようにした回路であ
る。この回路は、図１の矩形化回路１と置換可能であ
る。入力された３相の電圧Ｖ_a，Ｖ_b，Ｖ_cは各々、整流
化および矩形化が可能な一定値（最小値）（一定値発生
器３の出力、例えば固定電圧値）以上の電圧があるか比
較器２０、２１、２２で判定される。いずれかの相電圧
が一定値以上の場合は、該当する比較器２０、２１、２
２に出力となって現われ、一定値以下の相電圧に対して
は、該当する矩形化回路２３、２４、２５の出力がゲー
ト３１、３２、３３のいずれかでブロックされ、正常な
相電圧の矩形波出力のみが対応する位相器３４、３５、
３６に入力する。位相器３４、３５、３６は、３相交流
の各相（０°、１２０°、２４０°）の位相差を補正す
るものである。即ち、各相ごとに矩形のタイミングが異
なることから、そのタイミングを一致するべく移相す
る。各位相器３４、３５、３６の出力はオアゲート３７
を通じて基準電圧Ｖ_rとなり、図１のカウンタ２に入力
される。また、全ての電圧が正常時に、基準電圧のソー
スが、度々変更にならないように、ゲート回路３２、３
３はＮＡＮＤ回路２６、２７により電圧Ｖ_a，Ｖ_b，Ｖ_c
について優先度を設定されている。即ち、Ｖ_a，Ｖ_b，Ｖ
_cの３つが正常ならばＶ_aを選び、Ｖ_b，Ｖ_cが正常なら
ば、Ｖ_bを選び、Ｖ_a，Ｖ_cが正常ならばＶ_aを選ぶ。更に
オアゲート２８を設けて、基準電圧があるか否かを監視
する。

【００１７】図３は、保護リレー用の入力である変流器
１２の出力取り込みのサンプリング（ＡＤ変換器７のＡ
Ｄ変換タイミング）を系統電圧に同期させた例である。
変圧器１１の出力である基準電圧は矩形化回路１による
矩形化の後、サンプリングタイミング回路４０により、
一定間隔に分割され、分割されたタイミングにより、変
成器１２の電流出力をアナログ・ディジタル変換する。
この結果を用いてリレー演算を実施する。

【００１８】図３の装置において、変圧器１１の出力で
ある基準電圧が喪失すると保護機能自体が失われてしま
う。これを解決するために、基準電圧が失われた場合の
ために装置の内部に、自走する回路を設けたのが、図４
である。これは、図３の回路にＰＬＬ回路４２等を追加
し、基準電圧の有無の監視によって得られる基準電圧有
信号（図２のゲート２８の出力）を使用して、ＰＬＬ回
路４２の出力をゲート回路４３を介して、オアゲート４
１にフィードバックする回路構成である。基準電圧があ
るときは、ゲート４３がオフとなり、ＰＬＬ回路４２の
出力はゲート４１へ入力しない。従ってＰＬＬ回路４２
へは、基準電圧を矩形化した出力のみが入力し、ＰＬＬ
回路のオープンループを介してそのまま出力されて図３
と同様のサンプリングタイミングを得る。一方、基準電
圧が無くなったときにはゲート４３が開きＰＬＬ回路４
２の出力が自身の入力となるため自走ループが形成さ
れ、この時のＰＬＬ回路４２の出力が自己回路４２への
入力となる。このように、基準電圧有の信号により、系
統同期か自走かを切り替えるため、この信号の変化をエ
ッジ検出回路４５で検出してタイマー４６により一定時
間リレーをロック（演算回路の動作ロック）する。これ
は、自走から系統同期に移行する時にサンプリングタイ
ミングが大幅に変化する可能性があるためである。リレ
ーロック時間は、この装置の主機能である保護機能が失
われるわけであるから、リレーロック時間は短ければ短
い程良い。

【００１９】図４の改良をはかったのが図５である。図
５は自走から系統同期に移行する時、サンプリングタイ
ミングが変化するか否かを判定して、リレーロックをか
けることにした。ＰＬＬ回路４２は位相比較器４２Ａ、
発信器４２Ｂを持つ。そしてＰＬＬ回路４２内の位相比
較回路４２ＡをＰＬＬ回路４２の用途以外に引き出し
（信号Ｓ₁）、位相差が一定値以上の時にリレーロック
をかけることとする。ここで、一定値は一定値回路４８
から得られ、一定値以上か否かの判定は比較器４７で行
う。これにより系統電圧の位相が急激に変化しない限り
は、リレーロック信号は出ないことになる。

【００２０】図６は、図４でのゲート４１の入出力波形
図を示す。基準電圧有信号の有りで矩形化回路１の出力
がそのままゲート４１の出力となり、無しでＰＬＬ回路
４２の自走出力であるゲート４３の出力がそのままゲー
ト４１の出力となる。

【００２１】図７は通信インターフェイス６の出力フォ
ーマットを示す。「時」、「分」、「秒」、「ｍ秒」
（ｍｓ）が時刻を示し、これに動作情報（動作リレーを
コードで示したもの）を付加して送出する。

【００２２】図８は矩形化回路１の入出力波形例図を示
す。正極と負極とでそれぞれ反対極性の矩形波を出力す
る。そして、カウンタでの計数は、正極側矩形波の数を
計数する。

【００２３】図１でディジタル形とは、矩形化回路１、
ＡＤ変換器７を除いた他の部分（要素２ー６，８）が全
てディジタル回路より成るとの意味である。また、これ
らの要素２ー６，８の中で、２ー５及び８をコンピュー
タによって代替することもできる。勿論、この場合、Ｃ
ＰＵやメモリ等のコンピュータとしての必要な要素は当
然に備える。更に、リレー演算の例としたが、それ以外
の各種の情報演算にも適用できる。

【００２４】

【発明の効果】以上のように本発明によれば、安価で且
つ信頼性の高いディジタル形保護制御装置が実現でき
る。また、従来のシステムを変電所総合制御システムに
拡張する場合に、新たな外部配線等も不要なためシステ
ムノータルのコスト低減にも参与する。更に本発明によ
れば、独立同期方式の採用及び系統電圧や電流による同
期化を接用したことにより、系統の信号状態による同期
化をはかることができた。

【図面の簡単な説明】

【図１】本発明の実施の形態を示す図である。

【図２】本発明の基準電圧生成の回路例図である。

【図３】ＡＤ変換器のタイミングを得る回路例図であ
る。

【図４】図３の回路に対する改良例図である。

【図５】図４の回路に対する改良例図である。

【図６】ゲート４１の入出力波形図である。

【図７】他装置への伝送フォーマット例を示す図であ
る。

【図８】矩形化回路１の入出力波形図である。

【図９】比較器の比較タイミングを示す図である。

【符号の説明】

１矩形化回路２カウンタ３比較器４時計５リレー動作情報生成部６通信インターフェース７ＡＤ変換器８保護リレー演算部１０ディジタル保護制御装置１１変圧器１２変流器

Claims

【特許請求の範囲】

【請求項１】電力系統の情報を入力し、電力系統の保
護・制御を行うディジタル形保護制御装置において、同
期信号生成のための時刻を発生する時計と、電力系統の
情報を基準信号として、上記時刻を較正する手段と、こ
の較正後の時刻を使用して加工した系統情報を他装置に
伝送する手段と、を備えたことを特徴とするディジタル
形保護制御装置。
【請求項２】上記較正する手段にあっては、基準信号
として電力系統の複数個の情報を取り込み、系統の状態
により、この複数個の基準信号を切り替え、この切り替
えて得られる基準信号により上記時刻を較正するものと
したことを特徴とする請求項１に記載のディジタル形保
護制御装置。
【請求項３】基準信号が失われたときに、装置に内蔵
した基準信号発生源により、同期信号を発生させる手段
と、基準信号が回復時に一定時間保護機能をロックする
手段を付加したことを特徴とする請求項１に記載のディ
ジタル形保護制御装置。
【請求項４】基準信号の回復時に、同期信号と基準信
号の位相比較の結果により保護機能のロックの要否を決
定する手段を付加したことを特徴とする請求項３に記載
のディジタル形保護制御装置。
【請求項５】電力系統の電圧又は電流を入力し、電力
系統の保護・制御を行うディジタル形保護制御装置にお
いて、同期信号生成のための時刻を発生する時計と、上記電圧
又は電流の周期からこの周期に同期した矩形信号を生成
する手段と、この矩形手段を計数する手段と、計数値が
規定値になる度に上記時計の生成時刻を監視し、所定の
基準値との大小を比較し、その大小に応じて生成時刻を
較正する手段と、より成るディジタル形保護制御装置。
【請求項６】電力系統の三相電圧又は電流を入力し、
電力系統の保護・制御を行うディジタル形保護制御装置
において、同期信号生成のための時刻を発生する時計と、上記三相
電圧又は電流の各相周期からこの各相周期に同期した各
相毎の矩形信号を生成する手段と、各相毎の矩形信号の
少なくとも１つを計数する手段と、計数値が規定値にな
る毎に上記時計の生成時刻を監視し、所定の基準値との
大小を比較し、その大小に応じて生成時刻を較正する手
段と、より成るディジタル形保護制御装置。
【請求項７】上記少なくとも１つは、予め定めた相の
相互の優先度によって定めるものとした請求項６のディ
ジタル形保護制御装置。
【請求項８】電力系統の三相電圧又は電流を入力し、
電力系統の保護・制御を行うディジタル形保護制御装置
において、同期信号生成のための時刻を発生する時計と、上記三相
電圧又は電流の各相について規定の最小値以上か否かを
チェックする手段と、規定の最小値以上のものがあれば
その中の１つについて相に同期した矩形信号を生成する
手段と、この矩形信号を計数する手段と、計数値が規定
値になる毎に上記時計の生成時刻を監視し、所定の基準
値との大小を比較し、その大小に応じて生成時刻を較正
する手段と、より成るディジタル形保護制御装置。
【請求項９】電力系統の電圧又は電流を入力し、電力
系統の保護・制御を行うディジタル形保護制御装置にお
いて、同期信号生成のための時刻を発生する時計と、上記電圧
又は電流の周期からこの周期に同期した矩形信号を生成
する手段と、この矩形信号を計数する手段と、計数値が
規定値になる度に上記時計の生成時刻を監視し、所定の
基準値との大小を比較し、その大小に応じて生成時刻を
較正する手段と、電力系統の電圧又は電流をＡＤ変換す
るＡＤ変換器と、ＡＤ変換出力で保護リレー演算を行う
ディジタル演算手段と、この演算結果から遮断器等の操
作制御を行う制御手段と、該リレー演算手段によるリレ
ー動作情報に上記較正された時刻を付加して他装置に伝
送する手段と、より成るディジタル形保護制御装置。