JPS62132455A - 通信制御装置と回線制御装置との接続方式 - Google Patents

通信制御装置と回線制御装置との接続方式

Info

Publication number
JPS62132455A
JPS62132455A JP60272536A JP27253685A JPS62132455A JP S62132455 A JPS62132455 A JP S62132455A JP 60272536 A JP60272536 A JP 60272536A JP 27253685 A JP27253685 A JP 27253685A JP S62132455 A JPS62132455 A JP S62132455A
Authority
JP
Japan
Prior art keywords
line
active
standby
control information
equipment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60272536A
Other languages
English (en)
Inventor
Hideaki Chiba
秀章 千葉
Takashi Nakamura
隆 中村
Junji Nishioka
西岡 潤治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP60272536A priority Critical patent/JPS62132455A/ja
Publication of JPS62132455A publication Critical patent/JPS62132455A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Maintenance And Management Of Digital Transmission (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [概要] 現用・予備構成を成す通信制御装置で1、現用機器が障
害のとき切換え使用しながら回線制御装置と接続し情報
伝送するシステムにおいて、現用機器と予(lttt機
器の作成する制御情報の、各送出時間を同期させること
により、現用・予備機器の自動切換えを行うようにした
通信制御装置と回線制御装置との接続方式である。
[産業上の利用分野] 本発明は通信制?111装置・回線接続装置・回線制御
装置を接続してデータ伝送を行うシステムにおいて、障
害発生時に回線接続装置単位に予備機への切換えを行う
方式に関する。
[従来の技術] データ伝送を行うシステムの一方の端末は、第6図に示
す構成となっていた。第6図において、通信制御装置1
0.20のうち通信制御装置10を現用機器、20を予
備m器とする。両機器には回線走査装置11〜13.2
1〜23を含有し、したがって21〜23は予備機器と
なっている。各通信制御装置は回線接続装置31〜33
に対し、接続パス41〜43を介して接続され、更に回
線接続装置31〜33は回線制御装置51〜53と接続
されている。これらで構成するシステムは61〜63と
示す伝送回線を介してそれぞれ他のシステムと接続され
、データ伝送を行っている。
[発明が解決しようとする問題点] 第6図の従来システムでは、通信制御処理装置10を構
成する回線走査装置が回線接続装置と1対1に接続され
ているので、回線走査装置単位の予備系への切換が可能
であった。しかし、回線走査装置及び回線接続装置の台
数が増えると、各装置間の接続パス数が多く成り、シス
テムの価額が高くなった。第1図の現用機器・通信制御
装置10において、回線走査装置11−13が縦続接続
され回線接続装置との接続パスが1本となる。しかし例
えば回線走査装置12のみが障害を起こしたときは、他
の装置11.13が正常であったとしても、通信制御装
置10の動作を全て20に切換える必要が生じて来る。
本発明の目的は前述の欠点を改善し、各装置間の接続パ
ス数を減少させ、回線走査装置ごとの現用・予備の切換
えが出来る接続方式を提供することにある。
[問題点を解決するための手段] 第1図は本発明の基本構成を示すブロック図である。第
1図において、8はクロック源、10は通信制御装置の
現用機器、11〜13は通信制御装置10内の現用回線
走査装置、14は通信制御装置10における各回線走査
装置11〜13の縦続接続パス、15〜17は制御情報
作成回路で、クロックa8によって予備機器の制御情報
作成回路と同期して動作するもの、20は通信制御装置
の予(Iff機器、21〜23は通信制御装置20内の
予備回線走査装置、24は各回線走査装置21〜23の
縦続接続パス、25〜27は制御情報作成回路で、クロ
ック源8によって前述のように同期して動作するもの、
30は回線接続装置、41は現用例接続パス、42は予
備側接続パスで、接続パスは共にストローブ信号・回線
アドレス・制御データを回線接続装置30へ伝送する。
51〜53は回線制御装置、50は回線制御装置51〜
53における縦続接続パス、61〜63は他システムへ
の伝送回線を示す。
E作用] 第1図は第2図・第3図に示すタイムチャートのように
動作する。
第2Mは現用回線走査装置11〜13 (図中、現用A
〜C)が全て正常の場合のタイムチャートであって、ル
ートAは接続パス41、ルートBは接続パス42を示し
ている。即ちルートAには各現用回線走査装置1l−1
3(現用A−C)からの各ストローブ信号、回線アドレ
ス及び制御データが各タイムスロットTO〜Tllにお
いて伝送される。一方、ルートBには破線を示している
が、実際は伝送信号がない。このようにクロック発生器
・同期回路などが共同動作を行う。
次に第3図は前述の機器のうち現用へと示す回線走査装
置11が障害を起こした場合の動作タイムチャートであ
って、ルートAにはタイムスロットT4以後に伝送信号
が存在し、ルートBにはタイムスロットT O−73の
間のみ予備回線走査装置21(予mA)からの伝送信号
が存在する。現用・予備切換装置(図示せず)の判断に
より予備回線走査装置21からの制御情報がクロックに
同期して有効になる。
[実施例コ 第4図以後は第1図における制御情報作成部の具体的構
成を示し、第4図は回線走査装置11〜13.21〜2
3におけるものを示す。第4図において8は同期回路で
、80はクロック発生回路を示す。クロックは現用・予
備の回線走査装置へ全て供給される。回線走査装置11
〜13.21〜23には回線制御装置へ制御情報を時分
割に伝えるため、回線データ作成回路71、基板選択回
路72、タイミング作成回路73、スキャンカウンタ7
4、+2計数回路75を含有している。現用回線走査装
置11 (現用A)において障害が発生したとき、予備
回線走査装置21 (予備A)が動作を開始する。まず
タイミング作成回路73により、ルー)B(接続パス4
2)の所定のタイムスロットTo、Tlにストローブ信
号を送出し、同時に回線データ作成回路71の出力をタ
イミング作成回路73の出力と同期させて、パス42の
タイムスロットTO−T3に送出する。これが回線アド
レスとtt+II 1lllデータである。
第5図は回線接続装置における回線走査装置から送られ
た制御情報の受入制御回路を示す図である。
第5図において、76−1〜76−4はオアゲート、7
7−1〜77−5はアンドゲート、78−1〜7日−4
はフリップフロップ、CLKは内蔵クロック発生器のパ
ルス出力印加端子、79−1は回線アドレスレジスタ、
79−2は制御データレジスタを示している。ストロー
ブ信号の到来するルートがルートA(パス41)である
か、ルートB(パス42)であるかを、オアゲート76
−1、フリ・ノブフロップ7B−1,78−2及びアン
ドゲート77−1で検出する。フリップフロップ78−
3.78−4で回線アドレスと制御データを受は取るタ
イミングを作成し、そのタイミングで当該データをレジ
スタ79−1または79−2へ取り込むように制御する
。アンドゲート77−2〜77−5はデータをルート別
に切換える。
以上は予備回線走査装置として通信制御装置の現用回線
走査装置と同じ装置数だけ準備しておき、それらを縦続
接続パスで接続している場合であるが、予備機器として
回線走査装置を唯1個だけ準備しておくことでも良い。
その場合は構成が更に簡潔となり、第4図の回路におい
て予備Bと予備Cを省略することにより実現できる。
[発明の効果] このようにして本発明によると、現用機器が予備機器へ
切換え使用されるとき、回線接続装置への現用側・予備
側の接続パスの使用時間を、重ならないようにし、回線
走査装置ごとの現用・予備切換えに装置の構成量が少な
く、且つ安価に構成できる。
【図面の簡単な説明】
第1図は本発明の基本構成を示す図、 第2図は第1図において正常時の動作タイムチャート、 第3図は第1図において現用回線走査装置11 (現用
人)が障害の場合の動作タイムチャート、第4図は第1
図中の回線走査装置における制御情報作成回路の具体的
構成を示す図、 第5図は第1図中の回線接続装置における制御情報受入
回路の具体的構成を示す図、 第6図は従来のシステム構成を示す図である。 10.20−一通信制御装置 11〜13.21〜23−回線走査装置14.24−・
−縦続接続パス 15〜17.25〜27〜制御情報作成回路30〜33
・−回線接Vt装置 41−現用接続パス 42−予備接続パス 51〜53−回線制御装置 61〜63〜伝送回線 特許出願人    富士通株式会社 代 理 人   弁理士 鈴木栄祐 第1図

Claims (1)

  1. 【特許請求の範囲】 予備機器を含む複数の通信制御装置(10)(20)が
    時分割にデータ伝送を行う接続パス(41)(42)に
    より回線接続装置(30)を介して回線制御装置(51
    )〜(53)と接続され、更に伝送回線(61)〜(6
    3)と接続された通信制御装置と回線制御装置との接続
    方式において、 前記各通信制御装置内の回線走査装置(11)〜(13
    )を縦続接続(14)し、且つ回線接続装置(30)と
    の接続パスを現用パス(41)と予備パス(42)との
    2本を具備し、 通信制御装置(10)(20)における現用機器の作成
    する制御情報の送出時間と、予備機器の作成する制御情
    報の送出時間とを同期送出させる同期装置(8)(15
    )〜(17)、(25)〜(27)を具備して、回線走
    査装置ごとに現用・予備切換を可能としたこと、を特徴
    とする通信制御装置と回線制御装置との接続方式。
JP60272536A 1985-12-05 1985-12-05 通信制御装置と回線制御装置との接続方式 Pending JPS62132455A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60272536A JPS62132455A (ja) 1985-12-05 1985-12-05 通信制御装置と回線制御装置との接続方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60272536A JPS62132455A (ja) 1985-12-05 1985-12-05 通信制御装置と回線制御装置との接続方式

Publications (1)

Publication Number Publication Date
JPS62132455A true JPS62132455A (ja) 1987-06-15

Family

ID=17515260

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60272536A Pending JPS62132455A (ja) 1985-12-05 1985-12-05 通信制御装置と回線制御装置との接続方式

Country Status (1)

Country Link
JP (1) JPS62132455A (ja)

Similar Documents

Publication Publication Date Title
CA1217871A (en) Duplex central processing unit synchronization circuit
JPH06103880B2 (ja) シリアルデータ通信装置
JPS61170150A (ja) 時分割多元接続方式における基準局の従局制御装置
JPS62132455A (ja) 通信制御装置と回線制御装置との接続方式
JPH0731530B2 (ja) 同期制御nc装置
JPH0616277B2 (ja) 事象配分・結合装置
US6516419B1 (en) Network synchronization method and non-break clock switching method in extended bus connection system
JP2679506B2 (ja) クロック切替方式
KR100439148B1 (ko) 다중 시스템의 프레임 동기신호 출력 장치 및 방법
JPH0398320A (ja) 冗長系を構成する現用、待機パッケージの切替制御方式
SU1406587A1 (ru) Многоканальное устройство дл синхронизации многомашинных комплексов
KR100208227B1 (ko) 프로세서와 디바이스간의 타임 슬롯 스위치
JP2556082B2 (ja) 自動車電話装置
JP2745775B2 (ja) 同期動作適合測定装置
JP2670105B2 (ja) データ発生装置
JPS5858856B2 (ja) 発振装置
JP3042084B2 (ja) インタフェース回路
SU1508214A1 (ru) Резервируемое устройство
JP2511551B2 (ja) 共通バス制御方式
SU1401469A1 (ru) Устройство дл сопр жени ЭВМ с объектами управлени
SU1282142A1 (ru) Многоканальное устройство дл сопр жени
JP2918943B2 (ja) 位相同期回路
JPS61255454A (ja) ステ−タス信号検出方法
JPH0778696B2 (ja) クロック切り替え制御方式
JPH0263000B2 (ja)