JPH02100746A - マルチプロセッサ・バス - Google Patents

マルチプロセッサ・バス

Info

Publication number
JPH02100746A
JPH02100746A JP63253981A JP25398188A JPH02100746A JP H02100746 A JPH02100746 A JP H02100746A JP 63253981 A JP63253981 A JP 63253981A JP 25398188 A JP25398188 A JP 25398188A JP H02100746 A JPH02100746 A JP H02100746A
Authority
JP
Japan
Prior art keywords
data
bus
processor
identification number
processors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63253981A
Other languages
English (en)
Inventor
Toshiyuki Nakada
中田 登志之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63253981A priority Critical patent/JPH02100746A/ja
Publication of JPH02100746A publication Critical patent/JPH02100746A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)
  • Multi Processors (AREA)
  • Bus Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマルチプロセッサ・バスに関する。
〔従来の技術〕
現在、複数個のプロセッサとデータを保持する装置(主
記憶等)を単一のデータバスで接続するシステムのシス
テムバスとして、VME−11US 、 Multib
us II 、 Nu−Bus等が用いられいる。
これらのシステムバスでは、 (1)バスを用いたいプロセッサがバスの専有権を決定
する調停器にバス使用要求を出す、(2)調停器はバス
使用要求を出した全てのプロセッサからバスの使用権を
与えるプロセッサを決定し、その旨をそのプロセッサに
知らせる、(3)使用権を与えられたプロセッサがバス
を使用し、バス使用終了時に調停器にその旨を知らせる
、 ということを繰り返し行っている。
〔発明が解決しようとする課題〕
しかし、この様なシステムバスでは、現在どのプロセッ
サがバスを使用しているかについての情報がバスに出さ
れていない(Multibus [1、Nu−Bl)S
等では、調停時に次にバスを用いて良いプロセッサに関
する情報を調停器がハスに流すが、データ転送とハスの
調停とを並行して行う為、この情報はその時点でハスを
用いているプロセッサの情報を表すものではない)。こ
のため、現在行っているバスアクセスに異常が生した場
合や、中断しなければならなくなった場合には、現在バ
スを専有しているプロセッサがバスアクセスを中断し、
必要に応して再度データアクセスを再開しなければなら
ない。
そのため、 (1)現在ハスにアクセスしているプロセッサに障害が
生して、ハスを当該プロセッサが解放しない場合などは
、システム全体を初期化しなければならない、 (2)データのアクセスをデータを保持する装置の都合
(例えばデータが間に合わない等)で、時中断させた後
、再開しようとしたときに、データのアクセスを再開さ
せる相手をデータを保持する装置側では認識できない、 等の欠点が生ずる。
本発明の目的は、この様な従来の欠点を解消し、現在ハ
スを専有しているプロセッサの識別番号を他のプロセッ
サや、データを保持する装置に知らせることを可能にす
るマルチプロセッサ・バスを提供することにある。
〔課題を解決するための手段〕
本発明のマルチプロセッサ・バスは、 各々を特定することが可能な識別番号が割り当てられて
いる複数個のプロセッサとデータを保持する装置と前記
プロセッサ間の調停を行う調停器に接続されていて、前
記複数個のプロセ・7すのうちの1個が前記複数個のプ
ロセッサ並びに前記データを保持する装置−J二に保持
されているデータのアクセスを行う場合に、前記調停器
にデータバスの専有権を要求し、調停器によってバスを
使用することが許可されたプロセッサが前記データの読
み書きを行うマルチプロセッサ・バスであって、ハスを
構成する信号線の一部として、データを転送するデータ
部と、前記データをアクセスする番地を転送するアドレ
ス部と、調停に関する情報を転送する調停部を有すると
共に、現在ハスを専有しているプロセッサの前記識別番
号を転送する識別番号部を有することを特徴としている
〔作用〕
本発明では、調停器によってバスを専有することを許可
されたプロセッサがデータをアクセスする番地をアドレ
ス部に出すのと同じタイミングで、識別番号部に自己の
識別番号を出すことが可能である。
この結果、 (1)バスアクセス時に当該プロセッサにハードウェア
障害が起きた時、ハス上の監視装置がどのプロセッサが
障害を起こしているかを認識することが可能となり、 (2)バスアクセス時にデータを保持する装置の都合で
中断した後、データアクセスが可能となった時点で、デ
ータを保持する装置がデータアクセスを要求したプロセ
ッサに応答することが可能となる。
〔実施例〕
次に、本発明の実施例について図面を参照して説明する
第1図は本発明のマルチプロセッサ・バスの一実施例を
説明するブロック図であり、第2図は第1図のマルチプ
ロセッサ・バスをプロセッサバスとして用いたマルチプ
ロセッサシステムの一例を示す。
第2図に示すように、このシステムは、複数個のプロセ
ッサ、図示の例では2個のプロセッサ78と、調停器9
と、データ保持装置10と、マルチプロセッサ・バスl
とから構成されており、マルチプロセッサ・バスlに、
プロセッサ7とプロセッサ8、調停器9並びにデータ保
持装置10が接続されている。
各プロセッサ7.8には、各々を特定することが可能な
識別番号が予め割り当てられている。具体的には、本実
施例では、プロセッサ7とプロセッサ8にはそれぞれ“
1”と“2”という識別番号11が割り当てられている
調停器9は、プロセッサ7.8間の調停を行う手段であ
って、各プロセッサ7.8からのバス使用要求の受付け
、バス使用許可の通達等を実行する。
データ保持装置10は、データを保持する装置であり、
既述したように、例えば主記憶であってよい。
これらプロセッサ7.8、調停器9、データ保持装置I
Oが接続されるマルチプロセッサ・バス1は、第1図に
示すように、データ部2、アドレス部3、調停部4、識
別番号部5並びにそれらを制御する制御信号部6から構
成される。
データ部2は、データを転送するのに用いられる。すな
わち、プロセッサ7.8のうちの1個、例えばプロセッ
サ7がデータのアクセスを行う場合、調停器9にデータ
バスの専有権を要求し、調停器9によってハス使用を許
可されたプロセッサ7がデータの読み書きを行うのに使
用される。
マルチプロセッサ・バス1のアドレス部3は、データを
アクセスする番地を転送するのに用いられ、また、調停
部4は、調停に関する情報を転送するのに用いられる。
識別番号部5は、現在バスを専有しているプロセッサの
識別番号11を転送するのに使用される。
このように、各々を特定することが可能な識別番号が割
り当てられている複数個のプロセッサ7゜8とデータ保
持装置10とプロセッサ7.8間の調停を行う調停器9
に接続されていて、複数個のプロセッサ7.8のうちの
1個が複数個のプロセッサ7.8並びにデータ保持装置
10上に保持されているデータのアクセスを行う場合に
、調停器9にデータバスの専有権を要求し、調停器9に
よって前記バスを使用することが許可されたプロセッサ
が前記データの読み書きを行うようなマルチプロセッサ
・バスlにおいて、バスを構成する信号線の一部として
、データを転送するデータ部2と前記データをアクセス
する番地を転送するアドレス部3、調停に関する情報を
転送する調停部4の他に、現在前記バスを専有している
前記プロセッサの前記識別番号を転送する識別番号部5
を有する。
次に、上記構成の動作について説明する。
第2図においてプロセッサ7がデータ保持装置10上の
データを読もうとする場合、下記の処理が行われる。
■プロセッサ7はマルチプロセッサ・バス1の調停部4
を介して調停器9に対して、バス使用要求を出す。
■調停器9はマルチプロセッサ・バス1の調停部4並び
に、制御信号部6の信号をモニタし、バスが使用可能に
なった時点でプロセッサ7に調停部4を介してバス使用
許可を通達する。
以上の2点については本発明に従うマルチプロセッサ・
バス1を用いたシステムではVME−BusやMult
ibus IIと同様の手法をとる。
0次に、調停器9からバス使用許可を得たプロセッサ7
はアドレス部3にアクセスするデータの番地を出すとと
もに、識別番号部5に自己の識別番号11として“1″
を出す。
第1図、第2図に示したように、このマルチプロセッサ
・バス1では、従来のプロセッサバスで用いられる信号
線の一部として、データを転送するデータ部2と前記デ
ータをアクセスする番地を転送するアドレス部3の他に
、バスを専有しているプロセッサの識別番号11を転送
する識別番号部5を新たに設ける構成としであるので、
上記■の如<、調停器9によってバスを専有することを
許可されたプロセッサ7がデータをアクセスする番地を
アドレス信号部に出すのと同じタイミングで、識別番号
部5に自己の識別番号11を出すことができる。
■更に、プロセッサ7は、データ保持装置1oがらデー
タがデータ部2を介して転送され、制御信号部6によっ
てそのことが伝えられた時点で、a)続いて、データ保
持装置10上の他のデータにアクセスする場合は、識別
番号部5に自己の識別番号11を出したまま、次のデー
タのアドレスをアドレス部3に出す。
b)もはやアクセスするデータがなくなった時点で、ア
ドレス部3ヘアドレスを出すのをやめると共に、識別番
号部5に出していた自己の識別番号11を出すのをやめ
る。
このように、プロセッサ7.8に予め識別番号11を付
与すると共に、識別番号11を転送する識別番号部5を
設け、アクセス時に識別番号部5に自己の識別番号11
を出すことができるようにしているため、バスアクセス
時に当該プロセッサにハードウェア障害が起きた時、バ
ス上の監視装置がどのプロセッサが障害を起こしている
かを認識することが可能となり、また、ハスアクセス時
にデータ保持装置10の都合で中断した後、データアク
セスが可能となった時点で、データ保持装置10がデー
タアクセスを要求したプロセッサに応答することが可能
となる。
なお、上記説明では、プロセッサ7.8のうちのプロセ
ッサ7がデータ保持装置IO上のデータを読もうとする
場合を例に採ったが、プロセッサ8がデータのアクセス
を行う場合も、上述の■〜■と同様の処理が行われる。
〔発明の効果〕
以ト説明したように、本発明では、調停器によっ゛ζハ
スを専有することを許可されたプロセッサがデータをア
クセスする番地をアドレス部に出すのと同じタイミング
で、識別番号部に自己の識別番号を出すことができ、こ
の結果、バスアクセス時に当該プロセッサにハードウェ
ア障害が起きた時、ハス上の監視装置がどのプロセッサ
が障害を起こしているかを認識することが可能となる、
バスアクセス時にデータを保持するWiの都合で中断し
た後、データアクセスが可能となった時点で、データを
保持する装置がデータアクセスを要求したプロセッサに
応答することが可能となる、等の効果が得られる。
【図面の簡単な説明】
第1図は本発明の一実施例を説明するブロック図、 第2図は本発明を適用したマルチプロセッサシステムの
一例を示すブロック図である。 1・・・・・マルチプロセッサ・バス 2・・・・・データ部 3・・・・・アドレス部 4・・・・・調停部 5・・・・・識別番号部 6・・・・・制御(3号部 7.8・・・プロセッサ 9・・・・・調停器 10・・・・・データ保持装置 11・・・・・識別番号 「−−+

Claims (1)

    【特許請求の範囲】
  1. (1)各々を特定することが可能な識別番号が割り当て
    られている複数個のプロセッサとデータを保持する装置
    と前記プロセッサ間の調停を行う調停器に接続されてい
    て、前記複数個のプロセッサのうちの1個が前記複数個
    のプロセッサ並びに前記データを保持する装置上に保持
    されているデータのアクセスを行う場合に、前記調停器
    にデータバスの専有権を要求し、調停器によってバスを
    使用することが許可されたプロセッサが前記データの読
    み書きを行うマルチプロセッサ・バスであって、 バスを構成する信号線の一部として、データを転送する
    データ部と、前記データをアクセスする番地を転送する
    アドレス部と、調停に関する情報を転送する調停部を有
    すると共に、現在バスを専有しているプロセッサの前記
    識別番号を転送する識別番号部を有することを特徴とす
    るマルチプロセッサ・バス。
JP63253981A 1988-10-07 1988-10-07 マルチプロセッサ・バス Pending JPH02100746A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63253981A JPH02100746A (ja) 1988-10-07 1988-10-07 マルチプロセッサ・バス

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63253981A JPH02100746A (ja) 1988-10-07 1988-10-07 マルチプロセッサ・バス

Publications (1)

Publication Number Publication Date
JPH02100746A true JPH02100746A (ja) 1990-04-12

Family

ID=17258616

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63253981A Pending JPH02100746A (ja) 1988-10-07 1988-10-07 マルチプロセッサ・バス

Country Status (1)

Country Link
JP (1) JPH02100746A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05158904A (ja) * 1991-12-04 1993-06-25 Mitsubishi Electric Corp マルチプロセッサシステム
JPH0944378A (ja) * 1995-07-28 1997-02-14 Nec Corp バス障害検出装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05158904A (ja) * 1991-12-04 1993-06-25 Mitsubishi Electric Corp マルチプロセッサシステム
JPH0944378A (ja) * 1995-07-28 1997-02-14 Nec Corp バス障害検出装置

Similar Documents

Publication Publication Date Title
US5613075A (en) Method and apparatus for providing deterministic read access to main memory in a computer system
CA1221173A (en) Microcomputer system with bus control means for peripheral processing devices
JPS5878246A (ja) アクセス調整装置及び方法
US5717873A (en) Deadlock avoidance mechanism and method for multiple bus topology
CA2116826C (en) Data processing system using a non-multiplexed, asynchronous address/data bus system
JPH02297116A (ja) 非同期バス間のデータ転送方法
US5968144A (en) System for supporting DMA I/O device using PCI bus and PCI-PCI bridge comprising programmable DMA controller for request arbitration and storing data transfer information
JP2591502B2 (ja) 情報処理システムおよびそのバス調停方式
JPH02100746A (ja) マルチプロセッサ・バス
JPS62154045A (ja) バス調停方式
KR100451789B1 (ko) 자원 공유를 위한 프로세서 중재장치 및 중재방법
KR100243868B1 (ko) 주 전산기에서의 중재로직 방법
JPH0427584B2 (ja)
JP2992621B2 (ja) ロック転送方式
JPH03102558A (ja) 転送先id指定回路
JP2946561B2 (ja) マルチプロセッサシステム
JPH03232052A (ja) 共有データの排他アクセス方式
JP3365419B2 (ja) バス調停方法
JPH02101560A (ja) バスインタフェース装置
JP2659248B2 (ja) バスアービトレーション処理方式
JPS6385955A (ja) ダイレクトメモリアクセス転送制御装置
JPS63158660A (ja) マルチプロセツサバス制御方式
JPH034349A (ja) Dma転送方式
JPH01191964A (ja) メモリバスデータ転送方法
JPH09204409A (ja) ロック転送制御方式