JPH02100127A - データ処理装置 - Google Patents
データ処理装置Info
- Publication number
- JPH02100127A JPH02100127A JP63253526A JP25352688A JPH02100127A JP H02100127 A JPH02100127 A JP H02100127A JP 63253526 A JP63253526 A JP 63253526A JP 25352688 A JP25352688 A JP 25352688A JP H02100127 A JPH02100127 A JP H02100127A
- Authority
- JP
- Japan
- Prior art keywords
- multiplicand
- shift
- executed
- instruction
- shifting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はデータ処理装置に関し、特に命令語に含まれる
ビット数の短いイミディエートデータを扱うデータ処理
装置に関する。
ビット数の短いイミディエートデータを扱うデータ処理
装置に関する。
［従来の技術］
イミディエートデータの乗算命令における従来の技術の
具体的な一例を第２図に示す。
具体的な一例を第２図に示す。
乗数の最下位ビットに対応する部分積１、乗数の下位か
ら２ビツト目に対応する部分積２、乗数の下位から３ビ
ツト目に対応する部分積３、乗数の最上位ビットに対応
する部分積４を求める。乗数の対応ビットが１であれば
部分積は被乗数になり、乗数の対応ビットがＯであれば
、部分積はＯとなる。乗数ｒ０１０１Ｊ、被乗数ｒｌｌ
ｏ］、Ｊであるので、部分積１と部分積３は被乗数であ
るｒ １ ］、 ＯＩ Ｊになり部分積２と部分積４は
ｒｏ ＯＯＯＪとなる。次に部分積１，４部分積２、部
分積３、および部分積４を、それぞれ１倍、２倍、４倍
、８倍する。すなわち部分積２を左へ１ビツト、部分積
３を左へ２ビツト、部分積４を左へ３ビツトシフトする
。最後にシフトした部分積を加算して結果を得る。
ら２ビツト目に対応する部分積２、乗数の下位から３ビ
ツト目に対応する部分積３、乗数の最上位ビットに対応
する部分積４を求める。乗数の対応ビットが１であれば
部分積は被乗数になり、乗数の対応ビットがＯであれば
、部分積はＯとなる。乗数ｒ０１０１Ｊ、被乗数ｒｌｌ
ｏ］、Ｊであるので、部分積１と部分積３は被乗数であ
るｒ １ ］、 ＯＩ Ｊになり部分積２と部分積４は
ｒｏ ＯＯＯＪとなる。次に部分積１，４部分積２、部
分積３、および部分積４を、それぞれ１倍、２倍、４倍
、８倍する。すなわち部分積２を左へ１ビツト、部分積
３を左へ２ビツト、部分積４を左へ３ビツトシフトする
。最後にシフトした部分積を加算して結果を得る。
第３図もイミディエートデータの乗算命令における従来
の技術の具体的な一例を示す図である。
の技術の具体的な一例を示す図である。
乗数ｒｏ１００Ｊ、被乗数ｒｌｌｏｌＪであるので部分
積３にのみ被乗数ｒｌｌｏＩＪがあられれる。部分積１
、部分積２、部分積４はｒｏ ０００Ｊである。第２図
で説明したように部分積をシフトし、加算する。得られ
た結果ｒ０１１０１００Ｊは、被乗数ｒｌｌｏＩＪを左
に２ビツトシフトしたものと同様である。
積３にのみ被乗数ｒｌｌｏＩＪがあられれる。部分積１
、部分積２、部分積４はｒｏ ０００Ｊである。第２図
で説明したように部分積をシフトし、加算する。得られ
た結果ｒ０１１０１００Ｊは、被乗数ｒｌｌｏＩＪを左
に２ビツトシフトしたものと同様である。
〔発明が解決しようとする課題］
上述した従来のデータ処理装置は、第３図に示すような
被乗数のシフトのみで演算が実行でき、部分積の加算を
必要としないため高速に演算を終了できる場合でも、第
２図に示すような被乗数のシフトのみでは演算が実行で
きず、部分積の加算を必要とする場合と同様の命令実行
時間がかかるという欠点がある。
被乗数のシフトのみで演算が実行でき、部分積の加算を
必要としないため高速に演算を終了できる場合でも、第
２図に示すような被乗数のシフトのみでは演算が実行で
きず、部分積の加算を必要とする場合と同様の命令実行
時間がかかるという欠点がある。
〔課題を解決するための手段］
本発明のデータ処理装置は、シフト命令を実行する回路
と、専用の乗算回路と、イミディエート乗算命令の命令
語に含まれるイミディエートデータをデコードし、被乗
数のシフトのみで演算が実行できる場合と、被乗数のシ
フトのみでは演算が実行できない場合とに分類する手段
と、前記分類結果に応じて、前記２つの演算回路より一
方を選択して演算を指示する手段とを有している。
と、専用の乗算回路と、イミディエート乗算命令の命令
語に含まれるイミディエートデータをデコードし、被乗
数のシフトのみで演算が実行できる場合と、被乗数のシ
フトのみでは演算が実行できない場合とに分類する手段
と、前記分類結果に応じて、前記２つの演算回路より一
方を選択して演算を指示する手段とを有している。
［作 用］
したがって、被乗数のシフトのみで高速に演算が実行で
きる場合の命令実行時間を短縮できる。
きる場合の命令実行時間を短縮できる。
〔実施例］
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明のデータ処理装置の一実施例のブロック
図である。
図である。
命令デコーダ２は、レジスタ１からの命令をデコードし
、イミディエート乗算命令の場合、本装置を起動する。
、イミディエート乗算命令の場合、本装置を起動する。
イミディエートデータを入力する分類デコーダ３は乗数
の４ビツトすべてが「０」の場合と、乗数４ビツト中の
１ビツトにのみ「ｌ」がたった場合、すなわち被乗数の
シフトのみで演算が実行できる場合と、乗数４ビツト中
の複数ビットに１がたった場合、すなわち被乗数のシフ
トのみでは演算が実行できず、被乗数のシフトと、部分
積の加算とを必要とする場合に分類する。選択器４は命
令デコーダ２と分類デコーダ３からの情報に基づき、演
算回路の選択を指示する。乗数の４ビツトがすべてｒＯ
Ｊの場合は、演算回路を選択せずセレクタ７へ「０」が
入力される。また、選択器４は演算終了タイミングな考
虜に入れた制御を行ない、適切なタイミングに演算結果
を選択し、セレクタ７からレジスタ８へ出力させる。レ
ジスタ８のセットタイミングをも指示する。シフタ５は
、レジスタ８から供給される被乗数のシフトのみで演算
が実行できる場合に選択される。被乗数のシフトのみで
あるので高速に演算が実行できる。乗算回路６は、レジ
スタ８から供給される被乗数のシフトと部分積の加算と
が必要な場合に選択される。部分積の加算を行なうので
シフタ５で演算が実行される場合にくらべ演算の実行時
間がかかる。セレクタ７は、選択器４の指示に従いシフ
タ５での演算結果または乗算回路６での演算結果または
Ｏを適切なタイミングで出力する。レジスタ８は、選択
器４の指示するセットタイミングで演算結果を格納する
。また、シフタ５および乗算回路６に被乗数を供給する
。
の４ビツトすべてが「０」の場合と、乗数４ビツト中の
１ビツトにのみ「ｌ」がたった場合、すなわち被乗数の
シフトのみで演算が実行できる場合と、乗数４ビツト中
の複数ビットに１がたった場合、すなわち被乗数のシフ
トのみでは演算が実行できず、被乗数のシフトと、部分
積の加算とを必要とする場合に分類する。選択器４は命
令デコーダ２と分類デコーダ３からの情報に基づき、演
算回路の選択を指示する。乗数の４ビツトがすべてｒＯ
Ｊの場合は、演算回路を選択せずセレクタ７へ「０」が
入力される。また、選択器４は演算終了タイミングな考
虜に入れた制御を行ない、適切なタイミングに演算結果
を選択し、セレクタ７からレジスタ８へ出力させる。レ
ジスタ８のセットタイミングをも指示する。シフタ５は
、レジスタ８から供給される被乗数のシフトのみで演算
が実行できる場合に選択される。被乗数のシフトのみで
あるので高速に演算が実行できる。乗算回路６は、レジ
スタ８から供給される被乗数のシフトと部分積の加算と
が必要な場合に選択される。部分積の加算を行なうので
シフタ５で演算が実行される場合にくらべ演算の実行時
間がかかる。セレクタ７は、選択器４の指示に従いシフ
タ５での演算結果または乗算回路６での演算結果または
Ｏを適切なタイミングで出力する。レジスタ８は、選択
器４の指示するセットタイミングで演算結果を格納する
。また、シフタ５および乗算回路６に被乗数を供給する
。
［発明の効果］
以上説明したように本発明は、被乗数のシフトのみで高
速に演算が実行できる場合と、被乗数のシフトのみでは
演算が実行できず、部分積の加算を必要とする場合とに
分類し、被乗数のシフトのみでできる演算はシフト命令
を実行する回路で行なうことにより、被乗数のシフトの
みで高速に演算が実行できる場合の命令実行時間を短縮
できる効果がある。
速に演算が実行できる場合と、被乗数のシフトのみでは
演算が実行できず、部分積の加算を必要とする場合とに
分類し、被乗数のシフトのみでできる演算はシフト命令
を実行する回路で行なうことにより、被乗数のシフトの
みで高速に演算が実行できる場合の命令実行時間を短縮
できる効果がある。
第１図は本発明のデータ処理装置の一実施例のブロック
図、第２図、第３図はイミディエートデータの乗算命令
における従来の技術の具体的な例を示す図である。 １・・・・・・レジスタ、 ２・・・・・・命令デ
コーダ、３・・・・・・分類デコーダ、４・・・・・・
選択器、５・・・・・・シフタ、 ７・・・・・・セレクタ、
図、第２図、第３図はイミディエートデータの乗算命令
における従来の技術の具体的な例を示す図である。 １・・・・・・レジスタ、 ２・・・・・・命令デ
コーダ、３・・・・・・分類デコーダ、４・・・・・・
選択器、５・・・・・・シフタ、 ７・・・・・・セレクタ、
Claims (1)
- 【特許請求の範囲】 １、イミディエートデータを扱うデータ処理装置におい
て、 シフト命令を実行する回路と、 専用の乗算回路と、 イミディエート乗算命令の命令語に含まれるイミディエ
ートデータをデコードし、被乗数のシフトのみで演算が
実行できる場合と、被乗数のシフトのみでは演算が実行
できない場合とに分類する手段と、 前記分類結果に応じて、前記２つの演算回路より一方を
選択して演算を指示する手段とを含むことを特徴とする
データ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63253526A JP2531759B2 (ja) | 1988-10-06 | 1988-10-06 | デ―タ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63253526A JP2531759B2 (ja) | 1988-10-06 | 1988-10-06 | デ―タ処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02100127A true JPH02100127A (ja) | 1990-04-12 |
| JP2531759B2 JP2531759B2 (ja) | 1996-09-04 |
Family
ID=17252594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63253526A Expired - Lifetime JP2531759B2 (ja) | 1988-10-06 | 1988-10-06 | デ―タ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2531759B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108733413A (zh) * | 2017-04-24 | 2018-11-02 | Arm 有限公司 | 移位指令 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5696330A (en) * | 1979-12-28 | 1981-08-04 | Fujitsu Ltd | Multiplication control system |
| JPS6120131A (ja) * | 1984-07-06 | 1986-01-28 | Nec Corp | 演算処理装置 |
| JPS63181030A (ja) * | 1987-01-23 | 1988-07-26 | Nec Corp | 特定デ−タパタ−ンにおける演算高速化システム |
-
1988
- 1988-10-06 JP JP63253526A patent/JP2531759B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5696330A (en) * | 1979-12-28 | 1981-08-04 | Fujitsu Ltd | Multiplication control system |
| JPS6120131A (ja) * | 1984-07-06 | 1986-01-28 | Nec Corp | 演算処理装置 |
| JPS63181030A (ja) * | 1987-01-23 | 1988-07-26 | Nec Corp | 特定デ−タパタ−ンにおける演算高速化システム |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108733413A (zh) * | 2017-04-24 | 2018-11-02 | Arm 有限公司 | 移位指令 |
| CN108733413B (zh) * | 2017-04-24 | 2023-10-24 | Arm 有限公司 | 数据处理装置和数据处理方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2531759B2 (ja) | 1996-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6742012B2 (en) | Apparatus and method for performing multiplication operations | |
| US5892699A (en) | Method and apparatus for optimizing dependent operand flow within a multiplier using recoding logic | |
| US4903228A (en) | Single cycle merge/logic unit | |
| KR950033803A (ko) | 다중 비트 시프트 장치, 이것을 이용한 데이타 프로세서, 및 다중 비트 시프트 방법 | |
| JPH07200260A (ja) | 単一プロセッサにおける並列データ処理 | |
| US6999985B2 (en) | Single instruction multiple data processing | |
| CA1286779C (en) | Apparatus and method for an extended arithmetic logic unit for expediting selected floating point operations | |
| JPH11203131A (ja) | データ語からｎビットを抽出する方法および装置 | |
| US5081607A (en) | Arithmetic logic unit | |
| EP1634163B1 (en) | Result partitioning within simd data processing systems | |
| US6202078B1 (en) | Arithmetic circuit using a booth algorithm | |
| JPH02100127A (ja) | データ処理装置 | |
| JPH07107664B2 (ja) | 乗算回路 | |
| WO2002029552A1 (en) | Single instruction multiple data processing | |
| JP3469645B2 (ja) | データ駆動型情報処理装置 | |
| JP2793357B2 (ja) | 並列演算装置 | |
| JPS6236255B2 (ja) | ||
| JPS59229644A (ja) | 乗算器 | |
| JPS6186839A (ja) | 演算処理装置 | |
| JPH0991118A (ja) | 浮動小数点演算装置 | |
| KR0126106B1 (ko) | 퍼지연산장치 | |
| JP2654062B2 (ja) | 情報処理装置 | |
| US20030145028A1 (en) | Arithmetic circuit | |
| JPS5971544A (ja) | 乗算処理装置 | |
| JPH02213937A (ja) | データ処理装置 |