JPH0191434A - 配線の形成方法 - Google Patents
配線の形成方法Info
- Publication number
- JPH0191434A JPH0191434A JP24961587A JP24961587A JPH0191434A JP H0191434 A JPH0191434 A JP H0191434A JP 24961587 A JP24961587 A JP 24961587A JP 24961587 A JP24961587 A JP 24961587A JP H0191434 A JPH0191434 A JP H0191434A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- groove
- forming
- aluminum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015572 biosynthetic process Effects 0.000 title abstract description 3
- 238000000034 method Methods 0.000 claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 239000004020 conductor Substances 0.000 claims description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 31
- 229910052782 aluminium Inorganic materials 0.000 abstract description 31
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 14
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 4
- 238000001020 plasma etching Methods 0.000 abstract description 4
- 229910052710 silicon Inorganic materials 0.000 abstract description 4
- 239000010703 silicon Substances 0.000 abstract description 4
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 3
- 238000001755 magnetron sputter deposition Methods 0.000 abstract description 2
- 238000001947 vapour-phase growth Methods 0.000 abstract description 2
- 239000004065 semiconductor Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 3
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 101100400452 Caenorhabditis elegans map-2 gene Proteins 0.000 description 1
- 206010011732 Cyst Diseases 0.000 description 1
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 208000031513 cyst Diseases 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明はモノリシックTOに用いる配線の形成方法に関
するものである。
するものである。
[従来の技術]
ICに用いる配線としては、加工性と密着性に優れたア
ルミニウムが最も一般的である。
ルミニウムが最も一般的である。
従来、アルミニウム配線の形成方法としては、例えば第
3図に示す工程で行うものがあった。
3図に示す工程で行うものがあった。
以下、この図に従って製造工程を説明する。
まず、<a)図に示すように、シリコン基板1上にシリ
コン酸化膜2を形成し、さらにその上に配線層となるア
ルミニウム層3を形成する。
コン酸化膜2を形成し、さらにその上に配線層となるア
ルミニウム層3を形成する。
次に、アルミニウム層3上にレジスト層を形成し、(b
)図に示すように、このレジスト層4を選択的に除去す
る。
)図に示すように、このレジスト層4を選択的に除去す
る。
そのIL(1図に示すように、残ったレジスト層4をマ
スクにしてアルミニウム層3をリン酸系のエツチング液
を用いて選択的に除去する。
スクにしてアルミニウム層3をリン酸系のエツチング液
を用いて選択的に除去する。
次に、(d)図に示すように、マスクにしたしシスト層
4を除去すると、残ったアルミニウム層3が配線層とな
る。
4を除去すると、残ったアルミニウム層3が配線層とな
る。
しかし、この方法では、(C)図にあるように、レジス
ト層4をマスクにしてアルミニウムm3をエツチングし
たときに、アルミニウム層3の残りパターンのサイドが
大きくエツチングで取られるために、アルミニウムの微
細パターンの形成が極めて困難である。このために、ア
ルミニウムの塩素系ガスを用いたドライエツチングによ
り、微細パターンを形成すると、tB系ガスによるアル
ミニウム配線パターン装置の腐蝕対策や同じく塩素系ガ
スによる¥5置の腐蝕対策を施す必要がでてきて装置が
高価になる。
ト層4をマスクにしてアルミニウムm3をエツチングし
たときに、アルミニウム層3の残りパターンのサイドが
大きくエツチングで取られるために、アルミニウムの微
細パターンの形成が極めて困難である。このために、ア
ルミニウムの塩素系ガスを用いたドライエツチングによ
り、微細パターンを形成すると、tB系ガスによるアル
ミニウム配線パターン装置の腐蝕対策や同じく塩素系ガ
スによる¥5置の腐蝕対策を施す必要がでてきて装置が
高価になる。
このような欠点を解決するためのものとして、第4図に
示すようにリフトオフ法を用いて配線を形成する方法が
あった。
示すようにリフトオフ法を用いて配線を形成する方法が
あった。
第4図で、まず(a)図に示すように、基板1上にシリ
コン酸化g!2を形成し、さらにレジスト層4を形成す
る。
コン酸化g!2を形成し、さらにレジスト層4を形成す
る。
次に、(b)図に示すように、レジスト層4に溝を形成
する。
する。
その後、(C)図に示すように、アルミニウム層5を全
面に形成する。このとき、アルミニウム層5は、溝内に
形成されたちの5.と、レジスト層4上に形成されたち
の52に分断される。
面に形成する。このとき、アルミニウム層5は、溝内に
形成されたちの5.と、レジスト層4上に形成されたち
の52に分断される。
その後、(d)図に示すように、レジスト層4をエツチ
ングにより除去し、配線層となるアルミニウム層5.だ
けを残す。
ングにより除去し、配線層となるアルミニウム層5.だ
けを残す。
[発明が解決しようとする問題点]
第4図の方法は極めて微細なアルミニウムパターンを形
成できるが、第4図(C)のように、アルミニウム層を
51と52に分断するためにステップカバレジの悪いア
ルミニウム層が必要であることから、現在は品質、コス
トにおいて最も優れたマグネト0ンスバツタよるアルミ
ニウム層の形成技術は使用できなくて、真空蒸着技術を
使わざるを得ない。また、アルミニウム層51の厚さは
レジスト層4の厚さに比して相当に薄クシなければなら
ない。これは大電流を流す配線パターンには適さないこ
とになる。
成できるが、第4図(C)のように、アルミニウム層を
51と52に分断するためにステップカバレジの悪いア
ルミニウム層が必要であることから、現在は品質、コス
トにおいて最も優れたマグネト0ンスバツタよるアルミ
ニウム層の形成技術は使用できなくて、真空蒸着技術を
使わざるを得ない。また、アルミニウム層51の厚さは
レジスト層4の厚さに比して相当に薄クシなければなら
ない。これは大電流を流す配線パターンには適さないこ
とになる。
本発明はこのような問題点を解決するためになされたも
のであり、パターンが微細でしかも大電流を流せる配線
の形成方法を実現することを目的とする。
のであり、パターンが微細でしかも大電流を流せる配線
の形成方法を実現することを目的とする。
[問題点を解決するための手段]
本発明は、次に示す配線の形成方法である。
(1)次の工程を有する配線の形成方法。
■基板上の誘電体層に溝を形成する工程。
■前記溝を含む全面にわたってつながった導電体の配線
層を形成する工程。
層を形成する工程。
■前記配tQ層を、溝の中にあるもののみを残して除去
する工程。
する工程。
(2)次の工程を有する配線の形成方法。
■基板上の誘電体層上にレジスト層を形成する工程。
■前記誘電体層とレジスト層を選択的に除去して溝を形
成する工程。
成する工程。
■導電体の配線層を、前記溝内にあるものと表面にある
ものが分断されるように形成する工程。
ものが分断されるように形成する工程。
■リフトオフ法により前記表面に形成された配線層を前
記レジスト層とともに除去し、溝内の配線層のみを残寸
工程。
記レジスト層とともに除去し、溝内の配線層のみを残寸
工程。
[実施例]
以下、図面を用いて本発明を説明する。
第1図は本発明にかかる配線の形成方法の一実施例の工
程図である。
程図である。
第1図で、まず(a)図に示すように、シリコン手導体
の基板10上に第1のシリコン酸化層11を、その上に
シリコン窒化層12を、さらにその上に第2のシリコン
酸化層13を気相成長によってそれぞれ形成する。
の基板10上に第1のシリコン酸化層11を、その上に
シリコン窒化層12を、さらにその上に第2のシリコン
酸化層13を気相成長によってそれぞれ形成する。
次に、(b)図に示すように、第2のシリコン層13に
、フォトリソグラフ技術とRIE(リアクティブイオン
エッチ)によるシリコン酸化層のエツチング技術を用い
て溝14を形成する。これらの技術を用いれば、幅が1
μm以下の溝を形成することも十分可能である。
、フォトリソグラフ技術とRIE(リアクティブイオン
エッチ)によるシリコン酸化層のエツチング技術を用い
て溝14を形成する。これらの技術を用いれば、幅が1
μm以下の溝を形成することも十分可能である。
その後、(C)図に示すように、いわゆるステップカバ
レジに優れたマグネトロンスパッタを用いてアルミニウ
ム層15を形成する。
レジに優れたマグネトロンスパッタを用いてアルミニウ
ム層15を形成する。
ここで、(d)図に示すように、凹凸状のアルミニウム
層15の上に7オトレジストを適切な条件で塗布づれば
、レジスト層16ができて表面がほぼ平坦になる。
層15の上に7オトレジストを適切な条件で塗布づれば
、レジスト層16ができて表面がほぼ平坦になる。
次に、レジスト層16のエツチングをR度の良いドライ
エッチにより行い、〈e)図のようにアルミニウム層1
5の凹部にレジスト層16が残っている段階でエツチン
グを中断する。
エッチにより行い、〈e)図のようにアルミニウム層1
5の凹部にレジスト層16が残っている段階でエツチン
グを中断する。
その後、残ったレジス1−層16をマスクにしてアルミ
ニウム層15をエツチングし、(f)図に示すように、
溝14内のアルミニウム層15が未だエツチングされな
い段階でエツチングを止める。
ニウム層15をエツチングし、(f)図に示すように、
溝14内のアルミニウム層15が未だエツチングされな
い段階でエツチングを止める。
これは精度の良いドライエッチが最適であるが、ウェッ
トエッチでもある程度可能である。
トエッチでもある程度可能である。
次に、(9)図に示すように、マスクにしたレジスト層
16を除去してアルミニウム層の配線が完成する。
16を除去してアルミニウム層の配線が完成する。
この配線の上に2B目、3層目の配線を形成していくこ
とも可能である。もちろん、〈9ン図の段階で表面に保
v1膜を形成して終りとすることも可能である。
とも可能である。もちろん、〈9ン図の段階で表面に保
v1膜を形成して終りとすることも可能である。
なお、レジスト饗16に代えて他の物質例えばシリコン
酸化層をスピンコード塗布によって形成することも可能
である。また、シリコン酸化層14に換えてポリイミド
等を使用することも可能である。
酸化層をスピンコード塗布によって形成することも可能
である。また、シリコン酸化層14に換えてポリイミド
等を使用することも可能である。
第2図に本発明にかかる配線の形成方法の他の実施例の
工程図を示す。この実施例はリフトオフ法を用いて配線
を形成するものである。
工程図を示す。この実施例はリフトオフ法を用いて配線
を形成するものである。
この方法では、まず(a>図に示すように、第2の酸化
層13上にレジストIt!16を形成する。
層13上にレジストIt!16を形成する。
次に、(b)図に示すように、レジスト層16を選択的
に除去する。
に除去する。
その後、(C)図に示すように、残ったレジスト層16
をマスクにして第2のシリコン酸化層13を選択的に除
去して溝17を形成する。
をマスクにして第2のシリコン酸化層13を選択的に除
去して溝17を形成する。
ここで、(d)図に示すようにステップカバレジの悪い
アルミニウムの蒸着技術を利用してアルミニウム層18
を形成する。このアルミニウム層は18、溝17内に形
成されたちの18.と、レジスト層16上に形成された
ちの182に分断される。このとき、第4図の実施例と
比較して溝が深いため、溝内のアルミニウム層の厚さを
相当厚くすることが可能になる。
アルミニウムの蒸着技術を利用してアルミニウム層18
を形成する。このアルミニウム層は18、溝17内に形
成されたちの18.と、レジスト層16上に形成された
ちの182に分断される。このとき、第4図の実施例と
比較して溝が深いため、溝内のアルミニウム層の厚さを
相当厚くすることが可能になる。
次に、レジストの剥離専用液に浸すと、レジスト層16
上のアルミニウム層182も同時に除去されて(6)図
に示すように配線層となるアルミニウム層18゜が残る
。
上のアルミニウム層182も同時に除去されて(6)図
に示すように配線層となるアルミニウム層18゜が残る
。
なお、層11と13はシリコン酸化層以外の誘電体層例
えばシリコン窒化層等であってもよい。
えばシリコン窒化層等であってもよい。
[効果コ
本発明によれば、次のような効果が得られる。
現在の技術では、導電体の微細パターンを形成するより
も、mfJ体に9!細パターンを形成する方が、はるか
に確実で容易である。また、誘電体に形成する方がより
微細なパターンを形成できる。
も、mfJ体に9!細パターンを形成する方が、はるか
に確実で容易である。また、誘電体に形成する方がより
微細なパターンを形成できる。
本発明では、誘電体に形成した溝に配線層を埋め込むと
ともに、第1図の実施例では配線層は溝の深さ一杯まで
埋め込み、第2図の実施例のように溝内の配線層と表面
の配線層を分断しなければならないときは、溝の深さを
十分とっている。これによって、本発明では、微細なパ
ターンでしかも十分な厚さの配線パターンを形成できる
。
ともに、第1図の実施例では配線層は溝の深さ一杯まで
埋め込み、第2図の実施例のように溝内の配線層と表面
の配線層を分断しなければならないときは、溝の深さを
十分とっている。これによって、本発明では、微細なパ
ターンでしかも十分な厚さの配線パターンを形成できる
。
また、配線パターンの表面はほぼ平坦であるため、この
上に形成する配線層は!′!Ii線が少なく信頼性の高
いものになる。
上に形成する配線層は!′!Ii線が少なく信頼性の高
いものになる。
第1図は本発明にかかる配線の形成方法の一実施例の工
程図、第2図は本発明にかかる配線の形成方法の他の実
施例の工程図、第3図及び第4図は従来における配線の
形成方法の工程例を示した図である。 10・・・基板、11.13・・・誘電体層、14゜1
7・・・溝、15,18.18+ 、182・・・配線
層、16・・・レジスト層。 5米 1図 ル 2図 第3 区 第4図
程図、第2図は本発明にかかる配線の形成方法の他の実
施例の工程図、第3図及び第4図は従来における配線の
形成方法の工程例を示した図である。 10・・・基板、11.13・・・誘電体層、14゜1
7・・・溝、15,18.18+ 、182・・・配線
層、16・・・レジスト層。 5米 1図 ル 2図 第3 区 第4図
Claims (2)
- (1)次の工程を有する配線の形成方法。 〔1〕基板上の誘電体層に溝を形成する工程。 〔2〕前記溝を含む全面にわたつてつながつた導電体の
配線層を形成する工程。 〔3〕前記配線層を、溝の中にあるもののみを残して除
去する工程。 - (2)次の工程を有する配線の形成方法。 〔1〕基板上の誘電体層上にレジスト層を形成する工程
。 〔2〕前記誘電体層とレジスト層を選択的に除去して溝
を形成する工程。 〔3〕導電体の配線層を、前記溝内にあるものと表面に
あるものが分断されるように形成する工程。 〔4〕リフトオフ法により前記表面に形成された配線層
を前記レジスト層とともに除去し、溝内の配線層のみを
残す工程。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24961587A JPH0191434A (ja) | 1987-10-02 | 1987-10-02 | 配線の形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24961587A JPH0191434A (ja) | 1987-10-02 | 1987-10-02 | 配線の形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0191434A true JPH0191434A (ja) | 1989-04-11 |
Family
ID=17195662
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24961587A Pending JPH0191434A (ja) | 1987-10-02 | 1987-10-02 | 配線の形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0191434A (ja) |
-
1987
- 1987-10-02 JP JP24961587A patent/JPH0191434A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4470874A (en) | Planarization of multi-level interconnected metallization system | |
US4541168A (en) | Method for making metal contact studs between first level metal and regions of a semiconductor device compatible with polyimide-filled deep trench isolation schemes | |
JPH01290236A (ja) | 幅の広いトレンチを平坦化する方法 | |
JP3252780B2 (ja) | シリコン層のエッチング方法 | |
JP2665568B2 (ja) | 半導体装置の製造方法 | |
JPH0669351A (ja) | 多層金属配線構造のコンタクトの製造方法 | |
JPH0191434A (ja) | 配線の形成方法 | |
JPH06275577A (ja) | 半導体装置のコンタクトホール形成方法 | |
JPH0346977B2 (ja) | ||
JPH0265256A (ja) | 半導体装置の製造方法 | |
JPS63133647A (ja) | 半導体装置の製造方法 | |
JPH0249017B2 (ja) | ||
JPS61296722A (ja) | 半導体装置の製造方法 | |
JPH01125996A (ja) | パターン形成方法 | |
JPH0239551A (ja) | 半導体装置の製造方法 | |
JPH05243388A (ja) | 半導体装置の製造方法 | |
JPS61222235A (ja) | 半導体装置の製造方法 | |
JPH01209726A (ja) | 半導体装置の電極形成方法 | |
JPS60111441A (ja) | 半導体装置のコンタクトホ−ルの形成方法 | |
JPS6149437A (ja) | 半導体装置 | |
JPH0222844A (ja) | 半導体集積回路 | |
JPS63164338A (ja) | 半導体装置の製造方法 | |
JPS59175124A (ja) | 半導体装置の製造方法 | |
JPS60234344A (ja) | 半導体装置の製造方法 | |
JPH01265539A (ja) | 半導体装置の製造方法 |