JPH0158667B2 - - Google Patents
Info
- Publication number
- JPH0158667B2 JPH0158667B2 JP55126900A JP12690080A JPH0158667B2 JP H0158667 B2 JPH0158667 B2 JP H0158667B2 JP 55126900 A JP55126900 A JP 55126900A JP 12690080 A JP12690080 A JP 12690080A JP H0158667 B2 JPH0158667 B2 JP H0158667B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- capacitor
- tantalum
- tantalum oxynitride
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 23
- 229910052715 tantalum Inorganic materials 0.000 claims description 21
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 21
- 239000004065 semiconductor Substances 0.000 claims description 15
- 230000005669 field effect Effects 0.000 claims description 10
- 238000000034 method Methods 0.000 description 23
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 16
- 239000000758 substrate Substances 0.000 description 14
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 13
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 229910004298 SiO 2 Inorganic materials 0.000 description 9
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 9
- 235000012239 silicon dioxide Nutrition 0.000 description 8
- 239000000377 silicon dioxide Substances 0.000 description 8
- 239000003989 dielectric material Substances 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 229910052757 nitrogen Inorganic materials 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 239000005360 phosphosilicate glass Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 3
- 238000001755 magnetron sputter deposition Methods 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 230000000087 stabilizing effect Effects 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- -1 tantalum oxide nitride Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
【発明の詳細な説明】
本発明は半導体記憶装置に関する。特に、一つ
の記憶素子（記憶セル）が、トランスフアゲート
を構成する一つの電界効果トランジスタと一つの
コンデンサとの組み合わせから構成され、かかる
記憶素子が複数個含まれてなる半導体記憶装置に
おける前記コンデンサ部の改良に関する。
の記憶素子（記憶セル）が、トランスフアゲート
を構成する一つの電界効果トランジスタと一つの
コンデンサとの組み合わせから構成され、かかる
記憶素子が複数個含まれてなる半導体記憶装置に
おける前記コンデンサ部の改良に関する。
かゝる半導体装置においては、記憶容量の増大
並びに集積度の向上の要請を満すため、コンデン
サ部の占有する面積を極力小さくすることが求め
られる。そのためにはＣ＝εS／ｄ（但し、εは電
極間に介在する誘電体の誘電率であり、Ｓは電極
面積であり、ｄは電極間距離である。）の関係か
ら明らかなように、誘電率の大きな誘電体をもつ
てコンデンサを構成することが望ましい。そこ
で、誘電率が27と、二酸化シリコン（SiO2）の
それの3.5よりはるかに大きな酸化タンタル
（Ta2O5）を誘電体に使用する方法が提案されて
いる（特願昭・50―20357号、本出願の出願人に
よつて昭和55年９月11日付けにてなされた特許出
願）。
並びに集積度の向上の要請を満すため、コンデン
サ部の占有する面積を極力小さくすることが求め
られる。そのためにはＣ＝εS／ｄ（但し、εは電
極間に介在する誘電体の誘電率であり、Ｓは電極
面積であり、ｄは電極間距離である。）の関係か
ら明らかなように、誘電率の大きな誘電体をもつ
てコンデンサを構成することが望ましい。そこ
で、誘電率が27と、二酸化シリコン（SiO2）の
それの3.5よりはるかに大きな酸化タンタル
（Ta2O5）を誘電体に使用する方法が提案されて
いる（特願昭・50―20357号、本出願の出願人に
よつて昭和55年９月11日付けにてなされた特許出
願）。
酸化タンタル（Ta2O5）を誘電体に使用すれ
ば、コンデンサ部の占有面積を二酸化シリコン
（SiO2）を誘電体に使用した場合の1/7以下にす
ることができ記憶容量の増大と集積度の向上には
極めて有効であるが、たゞ、酸化タンタル
（Ta2O5）の比抵抗が1012〜13〔Ω・cm〕で比較的小
さいためリーク電流が比較的大きいという欠点が
ある。
ば、コンデンサ部の占有面積を二酸化シリコン
（SiO2）を誘電体に使用した場合の1/7以下にす
ることができ記憶容量の増大と集積度の向上には
極めて有効であるが、たゞ、酸化タンタル
（Ta2O5）の比抵抗が1012〜13〔Ω・cm〕で比較的小
さいためリーク電流が比較的大きいという欠点が
ある。
本発明の目的は、トランスフアゲートを構成す
る一つの電界効果トランジスタとこのトランジス
タのドレイン電極に接続された一つのコンデンサ
との組み合わせからなる構成を有し、かつ、単位
面積当りの静電容量が酸化タンタル（Ta2O5）を
誘電体として使用したコンデンサと同程度である
にも拘らず、リーク電流の発生の可能性が顕著に
少ない半導体記憶装置を提供することにあり、コ
ンデンサの誘電体として酸化タンタル（Ta2O5）
に代え、比抵抗が1015〔Ω・cm〕オーダの酸化窒
化タンタル（Ta2O5x、但し、0.003Ｘ0.02）
を使用することを要旨とする。
る一つの電界効果トランジスタとこのトランジス
タのドレイン電極に接続された一つのコンデンサ
との組み合わせからなる構成を有し、かつ、単位
面積当りの静電容量が酸化タンタル（Ta2O5）を
誘電体として使用したコンデンサと同程度である
にも拘らず、リーク電流の発生の可能性が顕著に
少ない半導体記憶装置を提供することにあり、コ
ンデンサの誘電体として酸化タンタル（Ta2O5）
に代え、比抵抗が1015〔Ω・cm〕オーダの酸化窒
化タンタル（Ta2O5x、但し、0.003Ｘ0.02）
を使用することを要旨とする。
酸化窒化タンタル（Ta2O5x）は、ターゲツト
を酸化タンタル（Ta2O5）とし、酸素（O2）と
窒素（N2）を僅かに含むアルゴン（Ar）雰囲気
中でなすマグネトロンスパツタリング法により形
成可能であり、上記分子式におけるＸ値すなわち
窒素（Ｎ〕の含有量は一定の範囲では雰囲気に含
まれる窒素ガス（N2）の分圧に比例し、形成さ
れた酸化窒化タンタル（Ta2O5x）の比抵抗は
おゝむね第１図に曲線Ａをもつて示す如き傾向を
示し、Ｘ値0.005程度に存在するピーク値は２×
1015〔Ω・cm〕程度に達する。酸化タンタル
（Ta2O5）の比抵抗は上述のとおり1012〜13〔Ω・
cm〕程度であるから、格段に向上していることが
わかる。
を酸化タンタル（Ta2O5）とし、酸素（O2）と
窒素（N2）を僅かに含むアルゴン（Ar）雰囲気
中でなすマグネトロンスパツタリング法により形
成可能であり、上記分子式におけるＸ値すなわち
窒素（Ｎ〕の含有量は一定の範囲では雰囲気に含
まれる窒素ガス（N2）の分圧に比例し、形成さ
れた酸化窒化タンタル（Ta2O5x）の比抵抗は
おゝむね第１図に曲線Ａをもつて示す如き傾向を
示し、Ｘ値0.005程度に存在するピーク値は２×
1015〔Ω・cm〕程度に達する。酸化タンタル
（Ta2O5）の比抵抗は上述のとおり1012〜13〔Ω・
cm〕程度であるから、格段に向上していることが
わかる。
特筆すべきことは、第１図の曲線Ａに示すよう
に、窒素の含有率が少ない領域においては、酸化
窒化タンタル（Ta2O5x）の誘電率が酸化タンタ
ル（Ta2O5）の誘電率と同程度に高い値（27）で
あるにも拘らず、比抵抗は酸化タンタル
（Ta2O5）の値（1012〜13［Ω・cm］程度）に比して
極端に高く、1015［Ω・cm］程度にも達し、特に、
特定の窒素含有率に対して比抵抗が極大値を示す
という自然法則を本願発明者が発見したというこ
とである。そして、本願発明は、この自然法則を
有効に活用して、単位面積当り静電容量が大き
く、しかも、リーク電流が小さいコンデンサを構
成要素とする半導体記憶装置を完成したというこ
とである。
に、窒素の含有率が少ない領域においては、酸化
窒化タンタル（Ta2O5x）の誘電率が酸化タンタ
ル（Ta2O5）の誘電率と同程度に高い値（27）で
あるにも拘らず、比抵抗は酸化タンタル
（Ta2O5）の値（1012〜13［Ω・cm］程度）に比して
極端に高く、1015［Ω・cm］程度にも達し、特に、
特定の窒素含有率に対して比抵抗が極大値を示す
という自然法則を本願発明者が発見したというこ
とである。そして、本願発明は、この自然法則を
有効に活用して、単位面積当り静電容量が大き
く、しかも、リーク電流が小さいコンデンサを構
成要素とする半導体記憶装置を完成したというこ
とである。
以下、図面を参照しつゝ、本発明に係る好まし
い一実施例について、その製造工程を追つて説明
し、本発明の構成と特有の効果とを更に明らかに
する。一例としてＰ型シリコン（Si）単結晶基板
にＮチヤンネル電界効果トランジスタとコンデン
サとの組み合わせよりなる半導体記憶素子を形成
する場合を挙げる。
い一実施例について、その製造工程を追つて説明
し、本発明の構成と特有の効果とを更に明らかに
する。一例としてＰ型シリコン（Si）単結晶基板
にＮチヤンネル電界効果トランジスタとコンデン
サとの組み合わせよりなる半導体記憶素子を形成
する場合を挙げる。
第１の工程は、Ｐ型シリコン（Si）単結晶基板
の全面に窒化シリコン（Si3N4）層を化学的気相
成長法（以下CVD法という。）等の方法を用いて
形成し、能動領域上を除いてこの窒化シリコン
（Si3N4）層を通常のフオトエツチング法を用い
て除去した後、この能動領域上に残留した窒化シ
リコン（Si3N4）層をマスクとしてＰ型シリコン
（Si）基板全面を熱酸化して、フイールド二酸化
シリコン（SiO2）層を形成する。その後、この
マスクとして使用された窒化シリコン（Si3N4）
層を燐酸（H3PO4）等を用いて除去する工程で
ある。
の全面に窒化シリコン（Si3N4）層を化学的気相
成長法（以下CVD法という。）等の方法を用いて
形成し、能動領域上を除いてこの窒化シリコン
（Si3N4）層を通常のフオトエツチング法を用い
て除去した後、この能動領域上に残留した窒化シ
リコン（Si3N4）層をマスクとしてＰ型シリコン
（Si）基板全面を熱酸化して、フイールド二酸化
シリコン（SiO2）層を形成する。その後、この
マスクとして使用された窒化シリコン（Si3N4）
層を燐酸（H3PO4）等を用いて除去する工程で
ある。
第２図参照
第２の工程は、能動領域を除いてフイールド二
酸化シリコン（SiO2）層で覆われたＰ型シリコ
ン（Si）基板の全面にポジ形フオトレジストを厚
さ１〔μm〕程度に塗布し、後の工程で酸化窒化タ
ンタル（Ta2O5x）層の形成が予定されている領
域を露光して露光済領域のフオトレジストを除去
する工程である。この工程完了後の状態を第２図
に示す。図において１は基板であり、２はフイー
ルド酸化膜であり、３は残留したフオトレジスト
層であり、４はコンデンサ形成領域である。次工
程でフオトレジスト層３上に被着される酸化窒化
タンタル（Ta2O5x）層をリフトオフ法を用いて
除去することを可能とするため、フオトレジスト
層３の終端は図示の如く逆テーパになつている必
要がある。同時に、リフトオフ法の使用を可能と
するため次工程で予定される基板１の温度（100
〔℃〕程度）においてフオトレジストが熔融しな
いことは必須である。
酸化シリコン（SiO2）層で覆われたＰ型シリコ
ン（Si）基板の全面にポジ形フオトレジストを厚
さ１〔μm〕程度に塗布し、後の工程で酸化窒化タ
ンタル（Ta2O5x）層の形成が予定されている領
域を露光して露光済領域のフオトレジストを除去
する工程である。この工程完了後の状態を第２図
に示す。図において１は基板であり、２はフイー
ルド酸化膜であり、３は残留したフオトレジスト
層であり、４はコンデンサ形成領域である。次工
程でフオトレジスト層３上に被着される酸化窒化
タンタル（Ta2O5x）層をリフトオフ法を用いて
除去することを可能とするため、フオトレジスト
層３の終端は図示の如く逆テーパになつている必
要がある。同時に、リフトオフ法の使用を可能と
するため次工程で予定される基板１の温度（100
〔℃〕程度）においてフオトレジストが熔融しな
いことは必須である。
第３図参照
第３の工程は、コンデンサ形成領域４上以外を
フオトレジストで覆われた基板１の全面に、マグ
ネストロンスパツタリング法を用いて1000〔Å〕
程度の厚さの酸化窒化タンタル（Ta2O5x）層５
を形成する工程である。上述のとおり、酸化タン
タル（Ta2O5）をターゲツトとして使用し、酸素
（O2）分圧１×10-3〔Torr〕、窒素（N2）分圧５
×10-5〔Torr〕を含む総圧５×10-3〔Torr〕のア
ルゴン（Ar）雰囲気中で500〔Ｗ〕の出力でマグ
ネトロンスパツタリングを施した場合最も良好な
結果が得られ、比抵抗は２×1015〔Ω・cm〕程度
に達し成長速度は200〔Å／min〕であり、そのと
きの基板の温度は100〔℃〕以下であつた。このよ
うに、基板の温度は多少上昇したが、いずれにせ
よ100〔℃〕以下であり、フオトレジストを熔融す
ることはないので、次工程においてリフトオフ法
の使用が可能である。もし、CVD法をこの工程
に採用するならば基板温度は1000〔℃〕近辺まで
上昇するので、フオトレジストは熔融し、次工程
でリフトオフ法の使用は不可能であり、又、陽極
酸化法を適用して窒化タンタル（Ta4N5）を酸
化窒化タンタル（Ta2O5x）に変換するならば製
品が多孔質となつて実用に耐えない。この工程完
了後の状態を第３図に示す。図において、５がこ
の工程で形成された酸化窒化タンタル（Ta2O5x）
層であり、コンデンサの誘電体を構成する。
フオトレジストで覆われた基板１の全面に、マグ
ネストロンスパツタリング法を用いて1000〔Å〕
程度の厚さの酸化窒化タンタル（Ta2O5x）層５
を形成する工程である。上述のとおり、酸化タン
タル（Ta2O5）をターゲツトとして使用し、酸素
（O2）分圧１×10-3〔Torr〕、窒素（N2）分圧５
×10-5〔Torr〕を含む総圧５×10-3〔Torr〕のア
ルゴン（Ar）雰囲気中で500〔Ｗ〕の出力でマグ
ネトロンスパツタリングを施した場合最も良好な
結果が得られ、比抵抗は２×1015〔Ω・cm〕程度
に達し成長速度は200〔Å／min〕であり、そのと
きの基板の温度は100〔℃〕以下であつた。このよ
うに、基板の温度は多少上昇したが、いずれにせ
よ100〔℃〕以下であり、フオトレジストを熔融す
ることはないので、次工程においてリフトオフ法
の使用が可能である。もし、CVD法をこの工程
に採用するならば基板温度は1000〔℃〕近辺まで
上昇するので、フオトレジストは熔融し、次工程
でリフトオフ法の使用は不可能であり、又、陽極
酸化法を適用して窒化タンタル（Ta4N5）を酸
化窒化タンタル（Ta2O5x）に変換するならば製
品が多孔質となつて実用に耐えない。この工程完
了後の状態を第３図に示す。図において、５がこ
の工程で形成された酸化窒化タンタル（Ta2O5x）
層であり、コンデンサの誘電体を構成する。
第４図参照
第４の工程は、コンデンサ形成領域４上のみに
酸化窒化タンタル（Ta2O5x）層５を残して、そ
の他の領域上の酸化窒化タンタル（Ta2O5x）層
を、すべて、リフトオフ法を用いて除去する工程
である。酸化窒化タンタル（Ta2O5x）はエツチ
ングし難い材料であり、リフトオフ法を使用する
利益は非常に大きい。この工程完了後の状態を第
４図に示す。
酸化窒化タンタル（Ta2O5x）層５を残して、そ
の他の領域上の酸化窒化タンタル（Ta2O5x）層
を、すべて、リフトオフ法を用いて除去する工程
である。酸化窒化タンタル（Ta2O5x）はエツチ
ングし難い材料であり、リフトオフ法を使用する
利益は非常に大きい。この工程完了後の状態を第
４図に示す。
第５図参照
第５の工程は、酸化窒化タンタル（Ta2O5x）
層上のみに選択的に多結晶シリコン（Si）層を
3000〔Å〕程度の厚さに形成する工程である。こ
の多結晶シリコン（Si）層は、誘電体である酸化
窒化タンタル（Ta2O5x）層５を狭んでこれに対
向する領域における基板１との間にコンデンサを
構成する際の一方の電極となるから、電気抵抗を
減少するために適当な導電型にドープされている
ことが望ましく、又、信号読み出し線（図示せ
ず。）と接続されていることは言うまでもない。
この工程完了後の状態を第５図に示す。
層上のみに選択的に多結晶シリコン（Si）層を
3000〔Å〕程度の厚さに形成する工程である。こ
の多結晶シリコン（Si）層は、誘電体である酸化
窒化タンタル（Ta2O5x）層５を狭んでこれに対
向する領域における基板１との間にコンデンサを
構成する際の一方の電極となるから、電気抵抗を
減少するために適当な導電型にドープされている
ことが望ましく、又、信号読み出し線（図示せ
ず。）と接続されていることは言うまでもない。
この工程完了後の状態を第５図に示す。
第６図参照
第６の工程は、通常の電界効果トランジスタの
製造工程と類似であり、ゲート電極領域と前工程
で形成された多結晶シリコン層６の上に絶縁用二
酸化シリコン（SiO2）層を形成し、これと同時
あるいは別の工程によりトランジスタ形成領域の
基板１の表面に二酸化シリコン（SiO2）からな
るゲート絶縁膜７を形成し、次いで前記ゲート絶
縁膜７上に多結晶シリコン（Si）等を選択的に形
成してゲート電極９を形成し、しかる後前記ゲー
ト電極９及び多結晶シリコン（Si）層６をマスク
として半導体基板中にＮ型不純物の導入を行ない
Ｎ型ソース領域１３、ドレイン領域１４を形成す
る。しかる後全面に燐シリケートガラス層１０を
形成した後、この燐シリケートガラス層１０のソ
ース電極領域上にソース電極用開口を設け、ここ
に電極用金属を被着してソース電極１１を完成す
る。ゲート電極９、ソース電極１１とも、夫々、
制御信号線（ワード線：図示せず。）とビツト線
（図示せず。）とに接続されていることは勿論であ
る。最後に安定化用燐シリケートガラス層１２を
形成する。完成後の状態を第６図に示す。図にお
いて、７はゲート電極絶縁用二酸化シリコン
（SiO2）層であり、８はコンデンサ電極用多結晶
シリコン（Si）層絶縁用二酸化シリコン（SiO2）
層であり、９はゲート電極であり、１０は絶縁用
燐シリケートガラス層であり、１１はソース電極
であり、１２は安定化用燐シリケートガラス、１
３はＮ型ソース領域であり、１４はＮ型ドレイン
領域である。
製造工程と類似であり、ゲート電極領域と前工程
で形成された多結晶シリコン層６の上に絶縁用二
酸化シリコン（SiO2）層を形成し、これと同時
あるいは別の工程によりトランジスタ形成領域の
基板１の表面に二酸化シリコン（SiO2）からな
るゲート絶縁膜７を形成し、次いで前記ゲート絶
縁膜７上に多結晶シリコン（Si）等を選択的に形
成してゲート電極９を形成し、しかる後前記ゲー
ト電極９及び多結晶シリコン（Si）層６をマスク
として半導体基板中にＮ型不純物の導入を行ない
Ｎ型ソース領域１３、ドレイン領域１４を形成す
る。しかる後全面に燐シリケートガラス層１０を
形成した後、この燐シリケートガラス層１０のソ
ース電極領域上にソース電極用開口を設け、ここ
に電極用金属を被着してソース電極１１を完成す
る。ゲート電極９、ソース電極１１とも、夫々、
制御信号線（ワード線：図示せず。）とビツト線
（図示せず。）とに接続されていることは勿論であ
る。最後に安定化用燐シリケートガラス層１２を
形成する。完成後の状態を第６図に示す。図にお
いて、７はゲート電極絶縁用二酸化シリコン
（SiO2）層であり、８はコンデンサ電極用多結晶
シリコン（Si）層絶縁用二酸化シリコン（SiO2）
層であり、９はゲート電極であり、１０は絶縁用
燐シリケートガラス層であり、１１はソース電極
であり、１２は安定化用燐シリケートガラス、１
３はＮ型ソース領域であり、１４はＮ型ドレイン
領域である。
以上説明せるとおり、本発明によれば一つの記
憶素子（記憶セル）がトランスフアーゲートを構
成する一つの電界効果トランジスタと一つのコン
デンサとの組み合せから構成され、かゝる記憶素
子が複数個含まれてなる半導体記憶装置におい
て、コンデンサの誘電体として、酸化窒化タンタ
ル（Ta2O5x、但し、0.003Ｘ0.02）を使用し
てあるので、酸化窒化タンタル（Ta2O5x、但し、
0.003Ｘ0.02）の有する高い誘電率（27）と
高い比抵抗（10Ω・cmオーダ）とにより、記憶容
量が大きく、集積度が高く、しかもリーク電流が
少なく不揮発性メモリとしての性能が極めて高い
半導体記憶装置を提供することができる。上記の
説明にあつては、酸化窒化タンタル（Ta2O5x）
層の形成が必らずしも容易でない事実と、特にそ
のエツチングが困難な事実とに鑑み、やゝ詳細に
その製造工程と構造とを述べてあるが、この製造
方法及び構造は一例であり、上記以外の製造方法
及び構造であつても、酸化窒化タンタル
（Ta2O5x但し0.003Ｘ0.02）を誘電体としたコ
ンデンサと電界効果トランジスタとの組み合わせ
を記憶素子としてなる半導体記憶装置であれば、
均しく、本発明の特有の効果を発揮することは明
らかである。尚、上記の説明にあつてはシリコン
（Si）をベースとして述べてあるが、これも一例
であり、他の半導体をベースとしても可能なこと
は勿論である。
憶素子（記憶セル）がトランスフアーゲートを構
成する一つの電界効果トランジスタと一つのコン
デンサとの組み合せから構成され、かゝる記憶素
子が複数個含まれてなる半導体記憶装置におい
て、コンデンサの誘電体として、酸化窒化タンタ
ル（Ta2O5x、但し、0.003Ｘ0.02）を使用し
てあるので、酸化窒化タンタル（Ta2O5x、但し、
0.003Ｘ0.02）の有する高い誘電率（27）と
高い比抵抗（10Ω・cmオーダ）とにより、記憶容
量が大きく、集積度が高く、しかもリーク電流が
少なく不揮発性メモリとしての性能が極めて高い
半導体記憶装置を提供することができる。上記の
説明にあつては、酸化窒化タンタル（Ta2O5x）
層の形成が必らずしも容易でない事実と、特にそ
のエツチングが困難な事実とに鑑み、やゝ詳細に
その製造工程と構造とを述べてあるが、この製造
方法及び構造は一例であり、上記以外の製造方法
及び構造であつても、酸化窒化タンタル
（Ta2O5x但し0.003Ｘ0.02）を誘電体としたコ
ンデンサと電界効果トランジスタとの組み合わせ
を記憶素子としてなる半導体記憶装置であれば、
均しく、本発明の特有の効果を発揮することは明
らかである。尚、上記の説明にあつてはシリコン
（Si）をベースとして述べてあるが、これも一例
であり、他の半導体をベースとしても可能なこと
は勿論である。
第１図は、酸化窒化タンタル（Ta2O5x）の比
抵抗と窒素（Ｎ）含有量すなわちＸ値との関係を
示すグラフである。第２図、第３図、第４図、第
５図、第６図は、夫々、本発明に係る半導体記憶
装置の一実施例における製造方法の、第２の工
程、第３の工程、第４の工程、第５の工程、第６
の工程完了後の状態を示す断面図である。 Ａ…酸化窒化タンタルの比抵抗対窒素含有量特
性曲線、１…コンデンサの一方の電極と電界効果
トランジスタのドレーンとを構成する基板、５…
コンデンサの誘電体を構成する酸化窒化タンタル
層、６…コンデンサの他方の電極を構成する多結
晶シリコン層、９…電界効果トランジスタのゲー
ト電極、１１…電界効果トランジスタのソース電
極。
抵抗と窒素（Ｎ）含有量すなわちＸ値との関係を
示すグラフである。第２図、第３図、第４図、第
５図、第６図は、夫々、本発明に係る半導体記憶
装置の一実施例における製造方法の、第２の工
程、第３の工程、第４の工程、第５の工程、第６
の工程完了後の状態を示す断面図である。 Ａ…酸化窒化タンタルの比抵抗対窒素含有量特
性曲線、１…コンデンサの一方の電極と電界効果
トランジスタのドレーンとを構成する基板、５…
コンデンサの誘電体を構成する酸化窒化タンタル
層、６…コンデンサの他方の電極を構成する多結
晶シリコン層、９…電界効果トランジスタのゲー
ト電極、１１…電界効果トランジスタのソース電
極。
Claims (1)
- 【特許請求の範囲】 １ 記憶素子が電界効果トランジスタとコンデン
サとの組み合わせから構成される半導体記憶装置
において、 前記コンデンサの誘導体を Ta2O5Nx 但し、 0.003ｘ0.02 をもつて表される酸化窒化タンタルとなした ことを特徴とする半導体記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55126900A JPS5750466A (en) | 1980-09-12 | 1980-09-12 | Semiconductor memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55126900A JPS5750466A (en) | 1980-09-12 | 1980-09-12 | Semiconductor memory device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5750466A JPS5750466A (en) | 1982-03-24 |
| JPH0158667B2 true JPH0158667B2 (ja) | 1989-12-13 |
Family
ID=14946656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55126900A Granted JPS5750466A (en) | 1980-09-12 | 1980-09-12 | Semiconductor memory device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5750466A (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61198665A (ja) * | 1985-02-27 | 1986-09-03 | Nec Corp | 半導体装置 |
| JPS629666A (ja) * | 1985-07-05 | 1987-01-17 | Nec Corp | 半導体装置 |
| JPS62195256A (ja) * | 1986-02-20 | 1987-08-28 | Imuraya Seika Kk | 包装餅の製造方法 |
| JPH0521744A (ja) * | 1991-07-10 | 1993-01-29 | Sony Corp | 半導体記憶装置のキヤパシタおよびその製造方法 |
| KR100386447B1 (ko) * | 1999-12-23 | 2003-06-02 | 주식회사 하이닉스반도체 | 반도체장치의 커패시터 제조방법 |
| KR100355610B1 (ko) * | 2000-12-29 | 2002-10-12 | 주식회사 하이닉스반도체 | 커패시터의 유전층 형성방법 |
| JP5287175B2 (ja) * | 2008-11-26 | 2013-09-11 | 三菱電機株式会社 | 半導体装置の製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54133089A (en) * | 1978-04-06 | 1979-10-16 | Nec Corp | Thin film capacitor and its manufacture |
-
1980
- 1980-09-12 JP JP55126900A patent/JPS5750466A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54133089A (en) * | 1978-04-06 | 1979-10-16 | Nec Corp | Thin film capacitor and its manufacture |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5750466A (en) | 1982-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4495219A (en) | Process for producing dielectric layers for semiconductor devices | |
| JP2843704B2 (ja) | 単結晶半導体基板上に粗化された表面コンデンサの製造方法 | |
| US4882649A (en) | Nitride/oxide/nitride capacitor dielectric | |
| KR930010089B1 (ko) | 반도체장치 및 그 제조방법 | |
| KR890001189A (ko) | 다이나믹 랜덤 액세스 메모리(dram) 장치 및 그의 제조방법 | |
| JPS60153158A (ja) | キャパシタ誘電体膜の製造方法 | |
| JPH0326547B2 (ja) | ||
| CA1061014A (en) | Field effect transistor structure and method for making same | |
| JPH0158667B2 (ja) | ||
| EP0077200A2 (en) | Producing insulating layers in semiconductor devices | |
| KR20020032285A (ko) | 반도체 집적회로장치의 제조방법 | |
| KR100405146B1 (ko) | 구조화된 금속 산화물 함유 층의 제조 방법 | |
| US6146963A (en) | Methods for forming ferroelectric capacitors having a bottom electrode with decreased leakage current | |
| JPH06310654A (ja) | 半導体装置及びその製造方法 | |
| JP3921401B2 (ja) | 容量素子の製造方法 | |
| KR19990045060A (ko) | 반도체 장치의 제조방법 | |
| JP2727434B2 (ja) | キャパシタの製造方法 | |
| JPS6228591B2 (ja) | ||
| JPH10340994A (ja) | 半導体装置の製造方法 | |
| JPH0689968A (ja) | キャパシタおよびその製造方法 | |
| JPS5984570A (ja) | 半導体装置用キヤパシタの製造方法 | |
| JPH0563157A (ja) | 半導体装置 | |
| KR100325703B1 (ko) | 반도체소자의캐패시터제조방법 | |
| KR950003225B1 (ko) | 절연막의 제조 방법 | |
| JPH0454390B2 (ja) |