JPH0157802B2 - - Google Patents
Info
- Publication number
- JPH0157802B2 JPH0157802B2 JP56182187A JP18218781A JPH0157802B2 JP H0157802 B2 JPH0157802 B2 JP H0157802B2 JP 56182187 A JP56182187 A JP 56182187A JP 18218781 A JP18218781 A JP 18218781A JP H0157802 B2 JPH0157802 B2 JP H0157802B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- line
- programmable sequence
- synchronization
- pcs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 2
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
- G05B19/052—Linking several PLC's
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/12—Plc mp multi processor system
- G05B2219/1211—Exchange control, I-O data to other plc, using separate synchronizing
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/22—Pc multi processor system
- G05B2219/2226—Processor accesses own I-O and I-O of all processors connected on his right
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/25—Pc structure of the system
- G05B2219/25478—Synchronize several controllers using syncline
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Programmable Controllers (AREA)
Description
この発明は、各種自動化機器のシーケンス制御
をプログラマブルに実行するプログラマブルシー
ケンスコントローラ（以下PCと称する）に係り、
特に複数のPCを相互に連結して単一のPCとして
機能させると共に各PCを単独で制御し得る機能
を保持させたプログラマブルシーケンスコントロ
ーラに関する。 従来、大規模な製造組立ライン等においては、
単一のPCで全システムを制御することは困難で
あるため、個別の制御対象からなるステーシヨン
毎にそれぞれPCを設け、これらのPCを適宜の手
段でリング結合（リンケージ）し、ライン全体を
制御するPCシステムが採用される。 しかしながら、前述したPCシステムでは、各
PCを単独で運転や停止したり、電源のON―
OFF制御はできない。そこで、各PCの単独で運
転や停止したり、電源のON―OFF制御が可能な
システムを作成するには、各PC内のシーケンス
プログラムにそれぞれの制御のための回路を作成
するか、リンク結合されているPCの中に他のPC
を制御する機能をもたせるか、または上位コンピ
ユータを使用する等の手段を採らなければならな
い。 従つて、前述したように、各PCが単独で運転
や停止したり、電源のON―OFF制御ができない
システムでは、リンクされているPCの中のいず
れかが故障した場合、他のPCも全て停止して故
障したPCが修理されるまでシステム全体が停止
を余儀なくされる難点がある。また、このような
事態を回避するために、前述した手段を採用して
各PCが単独で運転や停止したり、電源のON―
OFF制御が可能なシステムとすれば、製造コス
トが増大するばかりでなく、シーケンスプログラ
ムメモリやＩ／Ｏ接点等の少しでも有効に使用し
たい部分をリンク結合のために使用できなくなる
欠点がある。 そこで、本発明者等は、前述した従来のPCシ
ステムの問題点を全て克服すべく種々検討を重ね
た結果、PCの制御回路を同期ラインおよびデー
タラインに対しそれぞれワイヤードオア接続し、
他のPCの外部定義データと参照接点データを共
通のデータとして参照できるようリンク結合し得
るよう構成することにより、相互にリンク結合さ
れたPCシステムにおいて各PCを単独で運転や停
止したり、電源のON―OFF操作をシステムを停
止することなく行うことができ、前記問題点を解
消し得ることを突き止めた。 従つて、本発明の目的は、複数のPCをリンク
結合する場合に、各PCを制御するためのPCや上
位コンピユータ等のリンク結合のための特別な装
置を設けることなく、単独で接続して他のPCの
状態と無関係に運転や停止および電源のON―
OFF操作を任意に行うことができるマルチプレ
クスPCシステムを構成するためのプログラマブ
ルシーケンスコントローラを提供するにある。 前記目的を達成するため、本発明においては、
それぞれ参照接点データと他のプログラマブルシ
ーケンスコントローラの外部定義データとを共通
のデータとして参照できる機能を有する複数のプ
ログラマブルシーケンスコントローラからなり、
これらプログラマブルシーケンスコントローラの
制御回路をそれぞれ共通の同期ラインおよびデー
タラインに対して接続するため、前記各制御回路
に出力バツフアおよび高インピーダンス入力を高
レベル入力と同等とみなす入力ゲートを設けてワ
イヤードオア接続し、前記制御回路が電源ON状
態で停止した際同期ラインおよびデータラインに
対し高レベル出力を出力し、電源OFF状態の際
同期ラインおよびデータラインに対し高インピー
ダンス状態を保持するよう構成することを特徴と
する。 次に、本発明に係るプログラマブルシーケンス
コントローラPCの実施例につき、添付図面を参
照しながら以下詳細に説明する。 第１図は、本発明に係るPCの主要構成を示す
ブロツク回路図である。すなわち、第１図におい
ては、３台のPC〔PC１，PC２，PC３〕を相互に
接続した状態を示し、PC１，PC２，PC３は、
同期ラインSYNC―LINEとデータラインDATA
LINEに対しそれぞれワイヤードオア接続したも
のである。この場合、PC１，PC２，PC３の各
制御回路CONT―Ｃは、それぞれワイヤードオ
ア接続可能な出力バツフアOBと高インピーダン
ス入力を高レベル入力と同等とみなす入力ゲート
IGとを介して、同期ラインSYNC―LINEおよび
データラインDATA LINEにワイヤードオア接
続する。 また、このように接続配置される本発明に係る
PCは、各PCが、外部定義データ（他のPCの内
部定義データ）および参照接点データ（各PCの
内部定義データ）を、リンクされている全PCが
共通のデータとして参照できる機能を持たせる。
そこで、第１図に示すようにリンク結合された
PC１，PC２，PC３において、各シーケンスプ
ログラム中で前記外部定義データおよび参照接点
データが使用される状態を示せば、第２図ａ〜ｃ
の通りである。第２図ａは、PC１のシーケンス
プログラムをリレーラダー回路表示したものであ
り、第２図ｂは、PC２のシーケンスプログラム
をリレーラダー回路表示したものであり、そして
第２図ｃは、PC３のシーケンスプログラムをリ
レーラダー回路表示したものである。なお、第２
図ａ〜ｃにおいて、各シンボルに対応して付した
アドレスにつき、先頭コードＸは入力接点デー
タ、Ｙは出力接点データ、Ｅは外部定義データの
種別を表わし、一方先頭数字０はPC１のデータ、
１はPC２のデータ、２はPC３のデータを表わ
す。従つて、第２図ａ〜ｃを参照すれば、PC１，
PC２，PC３は相互にリンク結合していることが
理解できる。 次に、第１図に示す相互にリンク結合された
PC１，PC２，PC３と同期ラインSYNC−LINE
およデータラインDATA LINEとの動作につき、
第３図を参照しながら説明する。まず、同期ライ
ンSYNC―LINEに対するPC１，PC２，PC３の
各出力が高レベルになつた時点t1〔第３図(2)，(3)，
(4)〕で、同期ラインSYNC―LINEは高レベルと
なり〔第３図(1)参照〕、PC１，PC２，PC３はリ
ンク状態となる。従つて、このリンク状態から
PC１，PC２，PC３はデータラインDATA
LINEにデータを出力する〔第３図(5)，(6)，(7)，
(8)参照〕。この場合、各PCのデータ出力タイミン
グは、順番に決定され、各PCは内部クロツクに
よつて自身の出力タイミングをとり、データライ
ンへデータを出力する。従つて、最初のタイミン
グt1〜t2においては、PC１がトーカとなり、PC
２，PC３はリスナーとなる。次のタイミングt2
〜t3においては、PC２がトーカとなり、PC１，
PC３はリスナーとなる。そして最後のタイミン
グt3〜t4においては、PC３がトーカとなり、PC
１，PC２はリスナーとなる。 前述した動作特性に基づき、本発明に係るPC
は、電源のON―OFF状態POKER−ONまたは
POWER−OFFにおいて、同期ラインSYNC−
LINEおよびDATA LINEが、第１表に示すよう
な真理値を満足するよう制御回路を構成すれば、
リンクされている各PCの電源のON―OFF操作
や運転および停止を独立して行うことができる。
をプログラマブルに実行するプログラマブルシー
ケンスコントローラ（以下PCと称する）に係り、
特に複数のPCを相互に連結して単一のPCとして
機能させると共に各PCを単独で制御し得る機能
を保持させたプログラマブルシーケンスコントロ
ーラに関する。 従来、大規模な製造組立ライン等においては、
単一のPCで全システムを制御することは困難で
あるため、個別の制御対象からなるステーシヨン
毎にそれぞれPCを設け、これらのPCを適宜の手
段でリング結合（リンケージ）し、ライン全体を
制御するPCシステムが採用される。 しかしながら、前述したPCシステムでは、各
PCを単独で運転や停止したり、電源のON―
OFF制御はできない。そこで、各PCの単独で運
転や停止したり、電源のON―OFF制御が可能な
システムを作成するには、各PC内のシーケンス
プログラムにそれぞれの制御のための回路を作成
するか、リンク結合されているPCの中に他のPC
を制御する機能をもたせるか、または上位コンピ
ユータを使用する等の手段を採らなければならな
い。 従つて、前述したように、各PCが単独で運転
や停止したり、電源のON―OFF制御ができない
システムでは、リンクされているPCの中のいず
れかが故障した場合、他のPCも全て停止して故
障したPCが修理されるまでシステム全体が停止
を余儀なくされる難点がある。また、このような
事態を回避するために、前述した手段を採用して
各PCが単独で運転や停止したり、電源のON―
OFF制御が可能なシステムとすれば、製造コス
トが増大するばかりでなく、シーケンスプログラ
ムメモリやＩ／Ｏ接点等の少しでも有効に使用し
たい部分をリンク結合のために使用できなくなる
欠点がある。 そこで、本発明者等は、前述した従来のPCシ
ステムの問題点を全て克服すべく種々検討を重ね
た結果、PCの制御回路を同期ラインおよびデー
タラインに対しそれぞれワイヤードオア接続し、
他のPCの外部定義データと参照接点データを共
通のデータとして参照できるようリンク結合し得
るよう構成することにより、相互にリンク結合さ
れたPCシステムにおいて各PCを単独で運転や停
止したり、電源のON―OFF操作をシステムを停
止することなく行うことができ、前記問題点を解
消し得ることを突き止めた。 従つて、本発明の目的は、複数のPCをリンク
結合する場合に、各PCを制御するためのPCや上
位コンピユータ等のリンク結合のための特別な装
置を設けることなく、単独で接続して他のPCの
状態と無関係に運転や停止および電源のON―
OFF操作を任意に行うことができるマルチプレ
クスPCシステムを構成するためのプログラマブ
ルシーケンスコントローラを提供するにある。 前記目的を達成するため、本発明においては、
それぞれ参照接点データと他のプログラマブルシ
ーケンスコントローラの外部定義データとを共通
のデータとして参照できる機能を有する複数のプ
ログラマブルシーケンスコントローラからなり、
これらプログラマブルシーケンスコントローラの
制御回路をそれぞれ共通の同期ラインおよびデー
タラインに対して接続するため、前記各制御回路
に出力バツフアおよび高インピーダンス入力を高
レベル入力と同等とみなす入力ゲートを設けてワ
イヤードオア接続し、前記制御回路が電源ON状
態で停止した際同期ラインおよびデータラインに
対し高レベル出力を出力し、電源OFF状態の際
同期ラインおよびデータラインに対し高インピー
ダンス状態を保持するよう構成することを特徴と
する。 次に、本発明に係るプログラマブルシーケンス
コントローラPCの実施例につき、添付図面を参
照しながら以下詳細に説明する。 第１図は、本発明に係るPCの主要構成を示す
ブロツク回路図である。すなわち、第１図におい
ては、３台のPC〔PC１，PC２，PC３〕を相互に
接続した状態を示し、PC１，PC２，PC３は、
同期ラインSYNC―LINEとデータラインDATA
LINEに対しそれぞれワイヤードオア接続したも
のである。この場合、PC１，PC２，PC３の各
制御回路CONT―Ｃは、それぞれワイヤードオ
ア接続可能な出力バツフアOBと高インピーダン
ス入力を高レベル入力と同等とみなす入力ゲート
IGとを介して、同期ラインSYNC―LINEおよび
データラインDATA LINEにワイヤードオア接
続する。 また、このように接続配置される本発明に係る
PCは、各PCが、外部定義データ（他のPCの内
部定義データ）および参照接点データ（各PCの
内部定義データ）を、リンクされている全PCが
共通のデータとして参照できる機能を持たせる。
そこで、第１図に示すようにリンク結合された
PC１，PC２，PC３において、各シーケンスプ
ログラム中で前記外部定義データおよび参照接点
データが使用される状態を示せば、第２図ａ〜ｃ
の通りである。第２図ａは、PC１のシーケンス
プログラムをリレーラダー回路表示したものであ
り、第２図ｂは、PC２のシーケンスプログラム
をリレーラダー回路表示したものであり、そして
第２図ｃは、PC３のシーケンスプログラムをリ
レーラダー回路表示したものである。なお、第２
図ａ〜ｃにおいて、各シンボルに対応して付した
アドレスにつき、先頭コードＸは入力接点デー
タ、Ｙは出力接点データ、Ｅは外部定義データの
種別を表わし、一方先頭数字０はPC１のデータ、
１はPC２のデータ、２はPC３のデータを表わ
す。従つて、第２図ａ〜ｃを参照すれば、PC１，
PC２，PC３は相互にリンク結合していることが
理解できる。 次に、第１図に示す相互にリンク結合された
PC１，PC２，PC３と同期ラインSYNC−LINE
およデータラインDATA LINEとの動作につき、
第３図を参照しながら説明する。まず、同期ライ
ンSYNC―LINEに対するPC１，PC２，PC３の
各出力が高レベルになつた時点t1〔第３図(2)，(3)，
(4)〕で、同期ラインSYNC―LINEは高レベルと
なり〔第３図(1)参照〕、PC１，PC２，PC３はリ
ンク状態となる。従つて、このリンク状態から
PC１，PC２，PC３はデータラインDATA
LINEにデータを出力する〔第３図(5)，(6)，(7)，
(8)参照〕。この場合、各PCのデータ出力タイミン
グは、順番に決定され、各PCは内部クロツクに
よつて自身の出力タイミングをとり、データライ
ンへデータを出力する。従つて、最初のタイミン
グt1〜t2においては、PC１がトーカとなり、PC
２，PC３はリスナーとなる。次のタイミングt2
〜t3においては、PC２がトーカとなり、PC１，
PC３はリスナーとなる。そして最後のタイミン
グt3〜t4においては、PC３がトーカとなり、PC
１，PC２はリスナーとなる。 前述した動作特性に基づき、本発明に係るPC
は、電源のON―OFF状態POKER−ONまたは
POWER−OFFにおいて、同期ラインSYNC−
LINEおよびDATA LINEが、第１表に示すよう
な真理値を満足するよう制御回路を構成すれば、
リンクされている各PCの電源のON―OFF操作
や運転および停止を独立して行うことができる。
【表】
そこで、前記第１表に示す真理値表の条件に基
づいて、第３図に示すような動作特性を有する
PC１，PC２，PC３につき、PC２が停止した場
合およびPC２の電源がOFF状態の時のリンク結
合されたPC１およびPC２と同期ラインSYNC−
LINEおよびデータラインDATA LINEとの動作
につき、第４図を参照しながら説明する。 まず、PC２の電源がOFF状態の時は、同期ラ
インSYNC−LINEおよびデータラインDATA
LINEに対する出力はそれぞれ高インピーダンス
（HiZ）となり〔第４図(3)，(8)〕、PC１およびPC
３はリンク結合してそれぞれデータライン
DATA LINEに対し正常な出力状態となる〔第
４図(6)〕。同様に、PC２が電源ON状態で停止し
た時は、同期ラインSYNC−LINEおよびデータ
ラインDATA LINEに対する出力はそれぞれ高
レベル(H)となり〔第４図(4)，(9)〕、PC１および
PC３はリンク結合してそれぞれデータライン
DATA LINEに対し正常な出力状態となる。な
お、この場合、PC２がトーカとなるべきタイミ
ングt2〜t3において、PC２の出力は高レベルにな
つていることは、第１図において入力ゲートIG
が反転入力となつているため、PC２の出力デー
タが“０”となる。従つて、このことを利用すれ
ばシーケンスプログラム中で他のPCの状態を知
ることができる。 前述したところから明らかなように、本発明に
よれば、同期ラインおよびデータラインに対し
PCをワイヤードオア接続し、電源がON状態で
PCが停止した際には各ラインに対し高レベルの
出力状態となり、また電源がOFF状態の際には
各ラインに対し高インピーダンスとなるよう構成
し、任意のPCを相互にリンク結合して外部定義
データおよび参照接点データを共通のデータとし
て参照できる機能を有することにより、各PCを
単独で運転（リンク結合）や停止させたり、電源
のON―OFF操作が可能となる。また、相互にリ
ンク結合される他のPCの状態を検知して、何ら
かの処理をするシーケンスプログラムを作成する
こともできる。従つて、本発明に係るPCで大規
模なマルチプレクスPCシステムを構成した場合、
いずれかのPCが故障しても、システム全体を停
止しなければならないような事態を容易に回避す
ることができる。 以上、本発明の好適な実施例について説明した
が、本発明の精神を逸脱しない範囲内において
種々の設計変更をなし得ることは勿論である。
づいて、第３図に示すような動作特性を有する
PC１，PC２，PC３につき、PC２が停止した場
合およびPC２の電源がOFF状態の時のリンク結
合されたPC１およびPC２と同期ラインSYNC−
LINEおよびデータラインDATA LINEとの動作
につき、第４図を参照しながら説明する。 まず、PC２の電源がOFF状態の時は、同期ラ
インSYNC−LINEおよびデータラインDATA
LINEに対する出力はそれぞれ高インピーダンス
（HiZ）となり〔第４図(3)，(8)〕、PC１およびPC
３はリンク結合してそれぞれデータライン
DATA LINEに対し正常な出力状態となる〔第
４図(6)〕。同様に、PC２が電源ON状態で停止し
た時は、同期ラインSYNC−LINEおよびデータ
ラインDATA LINEに対する出力はそれぞれ高
レベル(H)となり〔第４図(4)，(9)〕、PC１および
PC３はリンク結合してそれぞれデータライン
DATA LINEに対し正常な出力状態となる。な
お、この場合、PC２がトーカとなるべきタイミ
ングt2〜t3において、PC２の出力は高レベルにな
つていることは、第１図において入力ゲートIG
が反転入力となつているため、PC２の出力デー
タが“０”となる。従つて、このことを利用すれ
ばシーケンスプログラム中で他のPCの状態を知
ることができる。 前述したところから明らかなように、本発明に
よれば、同期ラインおよびデータラインに対し
PCをワイヤードオア接続し、電源がON状態で
PCが停止した際には各ラインに対し高レベルの
出力状態となり、また電源がOFF状態の際には
各ラインに対し高インピーダンスとなるよう構成
し、任意のPCを相互にリンク結合して外部定義
データおよび参照接点データを共通のデータとし
て参照できる機能を有することにより、各PCを
単独で運転（リンク結合）や停止させたり、電源
のON―OFF操作が可能となる。また、相互にリ
ンク結合される他のPCの状態を検知して、何ら
かの処理をするシーケンスプログラムを作成する
こともできる。従つて、本発明に係るPCで大規
模なマルチプレクスPCシステムを構成した場合、
いずれかのPCが故障しても、システム全体を停
止しなければならないような事態を容易に回避す
ることができる。 以上、本発明の好適な実施例について説明した
が、本発明の精神を逸脱しない範囲内において
種々の設計変更をなし得ることは勿論である。
第１図は本発明に係るプログラマブルシーケン
スコントローラの接続配置構成を示すブロツク
図、第２図ａ〜ｃは相互にリンク結合されたプロ
グラマブルシーケンスコントローラの各シーケン
スプログラムのリレーラダー回路図、第３図(1)〜
(8)は第１図に示す相互にリンク結合されたプログ
ラマブルシーケンスコントローラの動作波形図、
第４図(1)〜(10)は第１図に示す相互にリンク結合さ
れたプログラマブルシーケンスコントローラの事
故状態における動作波形図である。 SYNC−LINE……同期ライン、DATA LINE
……データライン、PC１，PC２，PC３……プ
ログラマブルシーケンスコントローラ、CONT
−Ｃ……制御回路、OB……出力バツフア、IG…
…入力ゲート。
スコントローラの接続配置構成を示すブロツク
図、第２図ａ〜ｃは相互にリンク結合されたプロ
グラマブルシーケンスコントローラの各シーケン
スプログラムのリレーラダー回路図、第３図(1)〜
(8)は第１図に示す相互にリンク結合されたプログ
ラマブルシーケンスコントローラの動作波形図、
第４図(1)〜(10)は第１図に示す相互にリンク結合さ
れたプログラマブルシーケンスコントローラの事
故状態における動作波形図である。 SYNC−LINE……同期ライン、DATA LINE
……データライン、PC１，PC２，PC３……プ
ログラマブルシーケンスコントローラ、CONT
−Ｃ……制御回路、OB……出力バツフア、IG…
…入力ゲート。
Claims (1)
- １ それぞれ参照接点データと他のプログラマブ
ルシーケンスコントローラの外部定義データとを
共通のデータとして参照できる機能を有する複数
のプログラマブルシーケンスコントローラからな
り、これらプログラマブルシーケンスコントロー
ラの制御回路をそれぞれ共通の同期ラインおよび
データラインに対して接続するため、前記各制御
回路に出力バツフアおよび高インピーダンス入力
を高レベル入力と同等とみなす入力ゲートを設け
てワイヤードオア接続し、前記制御回路が電源
ON状態で停止した際同期ラインおよびデータラ
インに対し高レベル出力を出力し、電源OFF状
態の際同期ラインおよびデータラインに対し高イ
ンピーダンス状態を保持するよう構成することを
特徴とするプログラマブルシーケンスコントロー
ラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18218781A JPS5884307A (ja) | 1981-11-16 | 1981-11-16 | プログラマブルシ−ケンスコントロ−ラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18218781A JPS5884307A (ja) | 1981-11-16 | 1981-11-16 | プログラマブルシ−ケンスコントロ−ラ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5884307A JPS5884307A (ja) | 1983-05-20 |
| JPH0157802B2 true JPH0157802B2 (ja) | 1989-12-07 |
Family
ID=16113853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18218781A Granted JPS5884307A (ja) | 1981-11-16 | 1981-11-16 | プログラマブルシ−ケンスコントロ−ラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5884307A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02280503A (ja) * | 1989-04-21 | 1990-11-16 | Matsushita Electric Ind Co Ltd | マイクロ波装置 |
| JPH08316705A (ja) * | 1995-05-23 | 1996-11-29 | Nec Corp | 筐体と一体型のサーキュレータ |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6010307U (ja) * | 1983-06-30 | 1985-01-24 | 株式会社東芝 | プロセス制御装置 |
| JPH01120601A (ja) * | 1987-11-05 | 1989-05-12 | Honda Motor Co Ltd | ２個のｃｐｕを用いたコントローラ |
| EP0471846A4 (en) * | 1989-05-24 | 1994-09-21 | Hitachi Ltd | Sequence controller system |
| DE29820339U1 (de) * | 1998-11-13 | 2000-01-20 | Siemens AG, 80333 München | Netzwerkteilnehmer |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5614302A (en) * | 1979-07-13 | 1981-02-12 | Hitachi Ltd | Process control system |
-
1981
- 1981-11-16 JP JP18218781A patent/JPS5884307A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5614302A (en) * | 1979-07-13 | 1981-02-12 | Hitachi Ltd | Process control system |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02280503A (ja) * | 1989-04-21 | 1990-11-16 | Matsushita Electric Ind Co Ltd | マイクロ波装置 |
| JPH08316705A (ja) * | 1995-05-23 | 1996-11-29 | Nec Corp | 筐体と一体型のサーキュレータ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5884307A (ja) | 1983-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0157802B2 (ja) | ||
| JP4405713B2 (ja) | 入出力ポイントを構成する方法及びシステム | |
| JPS60238953A (ja) | 電気回路配置 | |
| JP3662444B2 (ja) | プログラマブルコントローラおよび切替信号生成装置 | |
| JPS61224757A (ja) | 通信制御装置切換制御方式 | |
| JPS60173602A (ja) | 分散型プロセス制御装置 | |
| JPH05103082A (ja) | 二重化制御回路 | |
| EP0400930A2 (en) | Realtime redundant operating system | |
| JP2503299Y2 (ja) | 電源盤起動制御回路 | |
| JPS621345A (ja) | 伝送制御装置 | |
| SU1275416A1 (ru) | Устройство дл ввода-вывода информации | |
| JPS61288250A (ja) | 複数の論理回路基板を実装した装置 | |
| CN117148946A (zh) | 一种分布式计算机电源管理方法 | |
| JP3351024B2 (ja) | ネットワークの保全方法 | |
| JPS63186351A (ja) | 周辺装置制御方式 | |
| JPH046310Y2 (ja) | ||
| JPS62123546A (ja) | シ−ケンサ | |
| JPS6084653A (ja) | デ−ジ−チエ−ン形割込要求回路 | |
| JPS61270951A (ja) | 時分割多重伝送システム | |
| JPS5872226A (ja) | クロツク切替え回路 | |
| JPS6051724B2 (ja) | 入出力アドレス変更機能を有するシ−ケンスコントロ−ラ | |
| JPH01195567A (ja) | マイクロコンピュータネットワーク | |
| JPH0469759A (ja) | 装置選択信号のバイパス制御方式 | |
| JPS5958599A (ja) | 信号処理装置 | |
| JPS6027902A (ja) | シ−ケンス制御装置 |