JPS63186351A - 周辺装置制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、情報処理システムに関し、特に、周辺装置制
御方式に関する。

〔概要〕

、本発明は、内部バスにそれぞれ接続されたマイクロプ
ロセッサと下位インタフェースとを含み一つの共通バス
にそれぞれ接続された複数の下位マイクロプログラム装
置が、その下位インタフェースを介して接続された下位
装置を、上記共通バスを介して送られてくる上位マイク
ロプログラム装置からの指示に基づき制御する周辺装置
制御方式相隣り合う二つの上記下位マイクロプログラム
装置のいずれかの上記プロセッサに障害が生じた場合、
両装置の内部バス同士をバススイッチを介して接続し、
障害の生じない装置のプロセッサでもって故障した装置
の下位インタフェースを制１ｆｆｌできるようにするこ
とにより、 下位マイクロプログラム装置中の一つのプロセッサが故
障してもそれに属する下位インタフェースを制御卸でき
るようにしたものである。

〔従来の技術〕

従来、この種の周辺装置制御方式は、上位インタフェー
スと下位インタフェースの両方を有するマイクロプログ
ラム制御装置だけからなるか、上位インタフェースを有
するマイクロプログラム制御装置と下位インタフェース
を有するマイクロプログラム装置とが一つの共通バスに
より接続された構成からなっていた。

〔発明が解決しようとする問題点〕

上述した従来の周辺装置制御方式は、それぞれのマイク
ロプログラム制御装置のプロセッサは、そのマイクロプ
ログラム制御装置に属するインクフェースのみしか制御
できないために、どれか一つのプロセッサに障害が生じ
ると、そのプロセッサに属する下位インタフェースが使
用できなくなる欠点があった。

本発明の目的は、上記の欠点を除去することにより、ど
れか一つのプロセッサに障害が生じても、そのプロセッ
サに属する下位インタフェースを制御できるようにする
周辺装置制御方式を提供することにある。

［問題点を解決するための手段〕 本発明は、内部バスにそれぞれ接続された上位インタフ
ェースおよびプロセッサを含む上位マイクロプログラム
制御装置と、内部バスにそれぞれ接続された下位インタ
フェースおよびプロセッサを含む複数の下位マイクロプ
ログラム制御装置とが一つの共通ハスにそれぞれ接続さ
れ、上記下位インクフェースに被制御下位装置が接続さ
れた周辺装置制御方式において、隣り合う上記下位マイ
クロプログラム制御装置の内部バス同士をバススイッチ
を介して接続したことを特徴とする。

また、本発明は、バススイッチは、通常時はオフ状態に
ありいずれか一方のプロセッサに障害が生じた場合にオ
ン状態となる構成であり、上記プロセ・ノサはいずれか
一方のプロセッサに障害が生じた場合、それに属する下
位インタフェースを他方のいずれか一つのプロセッサが
上記バススイッチを介して制御する構成であることがで
きる。

〔作用〕

いずれか一つの下位マイクロプログラム装置のプロセッ
サに障害が生じると、バススイッチがオン状態となり、
その内部ハスが隣り合う上記マイクロプログラム装置の
うちのいずれか一つの装置の内部バスと接続される。そ
してこの接続された装置の障害を生じていないプロセッ
サが、故障したプロセッサの代わりにそれに属する下位
インタフェースを、上位マイクロプログラム制御装置か
らの指示に基づき制御する。

従って、一つのプロセッサが故障してもそれに属する下
位インタフェースを制御し下位装置を制御することが可
能となる。

〔実施例〕

以下、本発明の実施例について図面を参照して説明する
。

図は本発明の一実施例を示すブロック構成図である。

本実施例は、共通バス４にそれぞれ接続された上位マイ
クロプログラム制御装置１および下位マイクロプログラ
ム制御装置２および３と、バススイッチ５とを含んでい
る。そして上位マイクロプログラム制御装置工は、上位
装置に接続された上位インタフェース１２と、プロセッ
サ１１と、共通バス４に接続された共通パスコントロー
ル１３とが内部バス１４を介してそれぞれ接読されて構
成される。

下位マイクロプログラム制御装置２は、それぞれ下位装
置に接続された下位インタフェース２２および２２ａと
、プロセッサ２（と、共通ハス４に接続された共通バス
コントロール２３とが、内部バス２４を介してそれぞれ
接続されて構成される。同様に、下位マイクロプログラ
ム制御装置３は、それぞれ下位装置に接続された下位イ
ンタフェース３２および３２ａ　と、プロセッサ３１と
、共通バス４に接続された共通バスコントロール３３と
が内部バス３４を介して接続されて構成される。さらに
下位マイクロプログラム制御装置２の内部バス２４と下
位マイクロプログラム制御装置３の内部バス３４とは、
バススイッチ５を介して接続されている。通常、ハスス
イッチ５は切り離された状態になっており、プロセッサ
２１か３１のどちらかに障害が生じたとき、内部バス２
４と内部バス３４が接続される。

本発明の特徴は、図においてバススイッチ５を設け、プ
ロセッサ２１および３１を他に障害が生じた場合、バス
スイッチ５を介してその代わりとして動作できる構成と
したことにある。

次に、本実施例の動作について説明する。通常、上位装
置からの指令は、上位マイクロプログラム制御装置１内
の上位インタフェース１２を介し゛、て、プロセッサ１
１に伝えられる。次にプロセッサ１１は、この指令が下
位マイクＰプロ゛グラム向御装置２へ伝えるものと解析
したとすると、この指令を共通バス４を介して下位マイ
灸ロブログ与ム制御装置２に伝えられる。プロセッサ２
１は、この指令を共通バスコントロール２３から受け、
解析し、下位インタフェース２２または２２ａの一方を
動作させる。

このとき、内部バス２４は、下位マイクロプログラム制
御装置３の内部バス３４とは、バススイッチ５により切
り離されている。

次に、プロセッサ２１が障害を起こしているとする。こ
のとき、内部バス２４は、ハススイッチ５により、下位
マイクロプログラム制御装置３の内部バス３４と接続さ
れる。通常の場合と同様、上位装置からの指令は、上位
マイクロプログラム制御装置１により共通バス４を介し
て、下位マイクロプログラム制御装置２に伝えられる。

障害を起こしたプロセッサ２１の代わりに下位マイクロ
プログラム制’＋Ｂ装置３のプロセッサ３１が、ハスス
イッチ５を介して、指令を共通バスコントロール２３か
ら受け、解析し、ハススイッチ５を介して下位インタフ
ェース２２または２２ａの一方を動作させる。

〔発明の効果〕

以上説明した礪うに、本発明は、下位インクフェースを
有する複数の下位マイクロプログラム制御装置の内部バ
ス同士をバススイッチを介して接続することにより、一
つの下位マイクロプログラム制御装置のプロセッサに障
害が生じても、バススイッチを介した他の下位マイクロ
プログラム制御装置のプロセッサが、障害の生じた下位
マイクロプログラム制御装置内の下位インタフェースを
制御できる効果がある。

【図面の簡単な説明】 図は本発明の一実施例を示すブロック構成図。 １・・・上位マイクロプログラム制御装置、２．３・・
・下位マイクロプログラム制御装置、４・・・共通バス
、５・・・バススイッチ、１１．２１．３１・・・プロ
セッサ、１２・・・上位インタフェース、１４．２４．
３４・・・内部バス、２２．２２ａ　、３２．３２ａ・
・・下位インタフェース。

Claims (2)

【特許請求の範囲】
1. （１）内部バスにそれぞれ接続された上位インタフェー
   スおよびプロセッサを含む上位マイクロプログラム制御
   装置と、内部バスにそれぞれ接続された下位インタフェ
   ースおよびプロセッサを含む複数の下位マイクロプログ
   ラム制御装置とが一つの共通バスにそれぞれ接続され、
   上記下位インタフェースに被制御下位装置が接続された
   周辺装置制御方式において、 隣り合う上記下位マイクロプログラム制御装置の内部バ
   ス同士をバススイッチを介して接続したことを特徴とす
   る周辺装置制御方式。
2. （２）バススイッチは、通常時はオフ状態にありいずれ
   か一方のプロセッサに障害が生じた場合にオン状態とな
   る構成であり、上記プロセッサはいずれか一方のプロセ
   ッサに障害が生じた場合、それに属する下位インタフェ
   ースを他方のいずれか一つのプロセッサが上記バススイ
   ッチを介して制御する構成である特許請求の範囲第（１
   ）項に記載の周辺装置制御方式。