JP4405713B2 - 入出力ポイントを構成する方法及びシステム - Google Patents
入出力ポイントを構成する方法及びシステム Download PDFInfo
- Publication number
- JP4405713B2 JP4405713B2 JP2002204942A JP2002204942A JP4405713B2 JP 4405713 B2 JP4405713 B2 JP 4405713B2 JP 2002204942 A JP2002204942 A JP 2002204942A JP 2002204942 A JP2002204942 A JP 2002204942A JP 4405713 B2 JP4405713 B2 JP 4405713B2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- volt
- module
- processor
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Programmable Controllers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は一般に入出力モジュールに関し、特に、入出力モジュールの入出力ポイントを構成する方法及びシステムに関する。
【０００２】
【発明の背景】
入出力（Ｉ／Ｏ）モジュールは、プログラマブルロジックコントローラ（ＰＬＣ）などの装置をＰＬＣが機械を制御できるように機械インタフェースに接続するために利用される。通常、ユーザがＩ／Ｏモジュールをインストールする場合、制御されるべき各々のポイントを個別に特定のＩ／Ｏポイントに接続する。この配線を処理することに関連して費用がかかり、配線によって誤りを生じる機会が複数生じ、また、設置に要する総費用も増加する。モジュールの各ポイントが個別に配線されるため、Ｉ／Ｏモジュールを機械インタフェースに接続するときには、特定の用途向けに配線されたＩ／Ｏモジュールに合わせてカスタム化されたケーブルを利用する。従って、異なる機械インタフェースを同じＩ／Ｏモジュールに接続すべき場合には、複数のカスタム化コネクタケーブルを利用することになる。それらのカスタムケーブルによって機械の操作コストが更に増大し、複数の機械に対して複数のケーブルを使用するので、使用されていないときにケーブルの紛失や損傷も起こる。
【０００３】
【発明の概要】
一つの面では、少なくとも１つのＩ／Ｏモジュールコネクタピンを構成するための制御回路が提供される。回路は、少なくとも１つのピンの構成を制御する少なくとも１つのポートを具備する。
【０００４】
別の面では、少なくとも１つのコネクタピンと、複数のスイッチを含む制御回路とを具備するＩ／Ｏモジュールが提供される。スイッチは少なくとも１つのピンの構成を制御する。
【０００５】
別の面においては、ＣＰＵと、Ｉ／Ｏモジュールとを具備するＰＬＣが提供される。Ｉ／Ｏモジュールは少なくとも１つのコネクタピンと、制御回路とを具備する。制御回路は複数のポートを具備する。少なくとも１つのコネクタピンの構成は前記ポートの励起状態により決定される。
【０００６】
更に別の面では、制御回路を利用して少なくとも１つのコネクタピンを構成する方法が提供される。制御回路は少なくとも１つのポートを含む。方法は、少なくとも１つのポートに励起状態を与えることと、少なくとも１つのポートの励起状態を利用して少なくとも１つのコネクタピンの構成を制御することとを含む。
【０００７】
【発明の実施の形態】
一実施例では、以下に詳細に説明するような複数のスイッチの位置を制御することにより、１つのＩ／Ｏモジュールの少なくとも１つのポイントをディスクリート入力端子又は出力端子、アナログ入力端子又は出力端子、電源端子及び接地点のうちいずれか１つに構成するのを支援する回路を含むＩ／Ｏモジュールのコネクタシステムが提供される。このシステムにより、機械インタフェースが複数の異なるピン構成を含んでいる場合であっても、顧客は標準ケーブルを利用してＩ／Ｏモジュールを複数の機械インタフェースに接続することができる。更に特定すれば、一実施例では、Ｉ／ＯモジュールＩ／Ｏコネクタの各々のピンはそのＩ／Ｏモジュールの要求条件を機械インタフェースの要求条件に適合させることができるように構成自在である。更に、Ｉ／Ｏコネクタの少なくとも１つのピンはディスクリート入力端子又は出力端子、アナログ入力端子又は出力端子、電源端子及び接地点に構成可能である。
【０００８】
図１は、電気的に接地されており且つ導電性・耐腐食性の面２２を有する７.５mm×３５mmのＤＩＮレール２０の一部に設置された、複数のコネクタ型Ｉ／Ｏモジュールキャリア１４に接続するＣＰＵ１２と、複数のＩ／Ｏ端子型キャリア１６と、パワーブースタ１８とを含むモジュラプログラマブルロジックコントローラ１０の平面図である。耐震性を得るために、ＤＩＮレール２０はパネル（図示せず）に装着されていても良く、また、機械的振動及び衝撃に対する最大限の耐性を得るために、Ｉ／Ｏモジュールキャリア１４、１６もパネルに装着されていて良い。
【０００９】
ＣＰＵ１２は外部コンピュータ及び制御装置（図示せず）とインタフェースし且つネットワークするための直列ポート２４と、ＣＰＵ１２の動作特性を示すための複数のＬＥＤ２６とを含む。モジュールの動作に必要な電力はＣＰＵ１２に直接に装着された電源（図示せず）により供給される。パワーブースタ１８は選択された用途に必要な場合に給電できるが、多くの場合に不要である。図では、６つのＩ／Ｏモジュールキャリア１４、１６及びＩ／Ｏモジュール２８がＣＰＵ１２に接続するように示してあるが、所定の用途に合わせて７つ以上又は５つ以下のモジュールキャリア１４、１６と、異なるＩ／Ｏモジュール２８の組み合わせとに対してシステムコントローラとしてＣＰＵ１２を動作させても良い。また、本発明の範囲内で所定の用途に合わせて、ここで図示し、説明する構成要素を越えた他の付属品や構成要素を使用しても良い。例えば、８つまでのＩ／ＯモジュールキャリアとＩ／ＯモジュールのシステムコントローラとしてVERSAMAX（商標）システムＣＰＵを動作させて、最大で２５６のローカルＩ／Ｏポイントを構成しても良く、バージニア州シャルロッツビルのGE Fanuc Automation Corporationにより提供される範囲の構成要素及び付属品を支援する。
【００１０】
各々のモジュールキャリア１４、１６は特定の目的に適合する１つの置き換え自在のＩ／Ｏモジュール２８とインタフェースし、各Ｉ／Ｏモジュールキャリア１４、１６はそれぞれ対応するＩ／Ｏモジュール２８に隣接する複数の端子接続部３０を含む。端子型モジュールキャリア１６はＩ／Ｏ装置（図示せず）に接続するためのねじ端子３２を含み、コネクタ型モジュールキャリア１４は、Ｉ／Ｏ装置への接続のために端子接続部と共に介在端子（図示せず）に更に装着されるＩ／Ｏケーブル（図示せず）に装着するためのピンコネクタ３４を含む。例えば、端子型キャリア１６の１つに接続する補助端子ストリップ３６のように、Ｉ／Ｏ装置の余分の配線接続のために補足的な端子接続部を設けても良い。
【００１１】
図２は、コネクタ型Ｉ／Ｏモジュールキャリア１４と、Ｉ／Ｏモジュール２８と、Ｉ／Ｏケーブル８２と、介在端子ブロック８４とを含むコネクタ型Ｉ／Ｏモジュールアセンブリ８０の展開図である。コネクタ型Ｉ／Ｏモジュールキャリア１４はＩ／Ｏモジュール２８のピン接続部（図示せず）を受け入れるための一次接続ソケット８６及び二次接続ソケット８８を含む。Ｉ／Ｏモジュールキャリア１４のキーイングダイアル９０は、Ｉ／Ｏモジュールの裏面（図示せず）で見られる製造工場キーイング設定、例えば、各ダイアルに対応する番号及び文字に適合するように各ダイアル９０を操作することにより、正しいモジュール型がＩ／Ｏモジュールキャリア１４に設置されることを保証するために使用される。Ｔ字形キー溝９２は二次接続ソケット８８に隣接して配置され、Ｉ／Ｏモジュール２８の裏面にある相補形の突起部（図示せず）を受け入れて、Ｉ／Ｏモジュールのピン接続部が一次接続ソケット８６及び二次接続ソケット８８にそれぞれまっすぐに、すなわち、水平に挿入されるように保証する。一次接続ソケット８６に隣接して配置されたラッチ９４はＩ／Ｏモジュールキャリア１４及びＩ／Ｏモジュール２８を確実に接続させる。
【００１２】
一次接続ソケット８６及び二次接続ソケット８８の各々はそれぞれ１６のＩ／Ｏポイント、合わせて３２のＩ／Ｏポイントに合わせて設計された接続部を含む。第１のピンソケットコネクタ９６は一次接続ソケット８６及び二次接続ソケット８８に隣接して配置され、介在端子ブロック８４にある第２のピンソケットコネクタ９８に接続するＩ／Ｏケーブル８２にインタフェースする。一次端子ストリップ１００及び二次端子ストリップ１０２は介在端子ブロック８４の第２のピンソケットコネクタ９８の下方に配置され、Ｉ／Ｏポイント接続部をＩ／Ｏ装置（図示せず）に装着させる。一次端子ストリップ１００は一次接続ソケット８６と電気的に関連し、二次端子ストリップ１０２は二次接続ソケット８８と電気的に関連している。各端子ストリップ１００、１０２は１８のねじ端子１０４、すなわち、１６のＩ／Ｏポイントへの接続のための１６のねじ端子と、共通／電源ねじ端子への接続のための２つのねじ端子とを含む。
【００１３】
Ｉ／Ｏモジュール２８は、回路密度を低くし、電力消散を減少させ且つコストダウンをはかるために、典型的な３２のＩ／Ｏポイントではなく、１６のＩ／Ｏポイントに対応するように設計されている。従って、Ｉ／Ｏモジュール２８が実際に使用するのはＩ／ＯモジュールキャリアのＩ／Ｏポイントの一部のみである。そのため、Ｉ／Ｏモジュールキャリア１４の使用されないＩ／Ｏポイントと、関連する第１のピンソケットコネクタ９６及び第２のピンソケットコネクタ９８の端子接続部はＩ／Ｏケーブル８２を介して介在端子ブロックの端子ストリップ１００、１０２に接続することになる、開回路状態である。従って、実際にＩ／Ｏモジュール２８により使用されており、Ｉ／Ｏケーブル８２を介して端子ストリップ１００、１０２に接続するＩ／Ｏモジュールキャリア１４のＩ／Ｏポイントと関連する端子のみが配線接続に使用されても良い。そのため、通常、Ｉ／Ｏ装置からの接地線を到達させるための介在端子ブロック８４に装着するために１つ以上の補助端子ストリップ３６（図１に示す）が必要になる。
【００１４】
図２はＩ／Ｏモジュールキャリアアセンブリの特定の一実施例を示すが、バージニア州シャルロッツビルのGE Fanuc Automation Corporationにより提供されるような他の種類のI／Oモジュールキャリア及びI／Oモジュールも本発明と関連させて使用できるであろうと考えられる。
【００１５】
図３は、本発明の一実施例による回路１１０のブロック線図である。回路１１０はピン１１２を含み、回路１１０はピン１１２が以下に説明するような様々な機能を実行できるように構成自在である。ＰＬＣ（図示せず）は、通常、ユーザの装置に接続可能である４つのピンを有する。それら４つのピンの各々に対して回路１１０を利用することにより、標準ケーブルでＰＬＣをユーザの装置にインタフェースできるように各々のピンは多様な機能を実行することができる。
【００１６】
回路１１０は、回路１１０のプルダウンスイッチアセンブリ１１８を制御するプルダウン（ＰＤ）ポート１１６と、回路１１０のプルアップスイッチアセンブリ１２２を制御するプルアップ（ＵＰ）ポート１２０とを含むマイクロコントローラ１１４を含む。ディスクリートハイ（ＤＨ）ポート１２４は回路１１０のディスクリートハイスイッチアセンブリ１２６を制御し、ディスクリートロー（ＤＬ）ポート１２８は回路１１０のディスクリートロースイッチアセンブリ１３０を制御する。正１５ボルト（Ｐ１５Ｖ）ポート１３２は回路１１０の正１５ボルトスイッチアセンブリ１３４を制御し、負１５ボルト（Ｎ１５Ｖ）ポート１３６は回路１１０の負１５ボルトスイッチアセンブリ１３８を制御する。レンジ（ＲＡＮＧＥ）ポート１４０は回路１１０のレンジスイッチアセンブリ１４２を制御し、電圧アウト（ＶＯＵＴ）ポート１４４は回路１１０の電圧アウトスイッチアセンブリ１４６を制御する。更に詳細には、各スイッチアセンブリ１１８、１２２、１２６、１３０、１３４、１３８、１４２及び１４６はスイッチ１４８を含み、各ポート１１６、１２０、１２４、１２８、１３２、１３６、１４０及び１４４はそれぞれ対応するスイッチ１４８を制御する。回路１１０は４チャネル８ビットデジタル／アナログ変換器（ＤＡＣ）１５０と、比較器１５２とを更に含む。比較器１５２の出力端子１５４はマイクロコントローラ１１４の比較器ポート（ＣＰ）１５６に接続している。マイクロコントローラ１１４は、データ入力（ＤＩＮ）１５７、シリアルクロック（ＳＣＬＫ）１６０及び２つのチップ選択（ＣＳ＿）１６２に対応するピンを有するシリアル周辺装置インタフェース（ＳＰＩ）１５６を更に含む。ここで使用される用語「マイクロコントローラ」は当該技術分野においてマイクロコントローラと呼ばれている集積回路には限定されず、広い意味でマイクロコントローラ、プロセッサ、コンピュータ、マイクロコンピュータ、アプリケーション特別集積回路及びその他のプログラマブル回路を表す。
【００１７】
使用中、例えば、高インピーダンスモード、２４ボルト正論理ディスクリート入力モード、２４ボルト負論理ディスクリート入力モード、裸線検出（open wire detection）を伴わない２４ボルト高電位側ディスクリート出力モード、裸線検出を伴う２４ボルト高電位側ディスクリート出力モード、２４ボルト供給モード、裸線検出を伴わない０ボルト低電位側ディスクリート出力モード、２４ボルト供給モード、裸線検出を伴う０ボルト低電位側ディスクリート出力モード、設置モード、０〜１０ボルトアナログ入力モード、０〜１０ボルト出力モード、＋１５ボルト供給モード及び−１５ボルト供給モードなどの様々なモード（ただし、それらのモードには限定されない）でピン１１２を使用できるように、回路１１０を構成することが可能である。一実施例では、１／Ｏコネクタピンを構成するために以下の機能を実行するソフトウェアを利用する。更に、回路スイッチのスイッチ状態はピンをディスクリート入力端子又は出力端子、アナログ入力端子又は出力端子、給電端子及び接地点にするべく制御する。
【００１８】
高インピーダンスモードをイネーブルするために、ＰＤ１１６、ＰＵ１２０、Ｐ１５Ｖ１３２、Ｎ１５Ｖ１３６、ＲＡＮＧＥ１４０、ＶＯＵＴ１４４、ＤＨ１２４及びＤＬ１２８を０に設定する。すなわち、それぞれ対応するスイッチ１４８を開成する。ＳＰＩ１５８はＤＡＣ１５０に半スケール出力で動作するように指令し、マイクロコントローラ１１４はＣＰ１５６を介してピン１１２における逆バイアス電力の有無を検出する。ＣＰ１５６が１であれば、ピン１１２に逆バイアス電力は存在しない。ＣＰ１５６が０であれば、ピン１１２に逆バイアス電力は存在し、マイクロコントローラ１１４は逆バイアス電力発生障害メッセージを入出力（Ｉ／Ｏ）バス１６０へ送信する。
【００１９】
２４ボルト正論理ディスクリート入力モードをイネーブルするために、ＰＵ１２０、Ｐ１５Ｖ１３２、Ｎ１５Ｖ１３６、ＲＡＮＧＥ１４０、ＶＯＵＴ１４４、ＤＨ１２４及びＤＬ１２８を０に設定する。ＰＤ１１６を１に設定する。すなわち、ＰＤスイッチアセンブリ１１８のスイッチ１４８を閉成する。ＳＰＩ１５８はＤＡＣ１５０に半スケール出力で動作するように指令し、マイクロコントローラ１１４はＣＰ１５６を介して入力データを検出する。入力フィルタリングを利用してＣＰ１５６を読み取り、ＣＰ１５６が１であれば、ディスクリート入力データは０である。ＣＰ１５６が０であれば、ディスクリート入力データは１である。その後も続けてＣＰ１５６を読み取ることによりディスクリート入力データのストリームが提供され、マイクロコントローラ１１４はそのストリームをＩ／Ｏバス１６０へ送信する。
【００２０】
２４ボルト負論理ディスクリート入力モードをイネーブルするために、ＰＤ１１６、Ｐ１５Ｖ１３２、Ｎ１５Ｖ１３６、ＲＡＮＧＥ１４０、ＶＯＵＴ１４４、ＤＨ１２４及びＤＬ１２８を０に設定する。ＰＵ１２０を１に設定する。すなわち、ＰＵスイッチアセンブリ１２２のスイッチ１４８を閉成する。ＳＰＩ１５８はＤＡＣ１５０に半スケール出力で動作するように指令し、マイクロコントローラ１１４はＣＰ１５６を介して入力データを検出する。入力フィルタリングを利用してＣＰ１５６を読み取り、ＣＰ１５６が１であれば、ディスクリート入力データは１である。ＣＰ１５６が０であれば、ディスクリート入力データは０である。その後も続けてＣＰ１５６を読み取ることによりディスクリート入力データのストリームが提供され、マイクロコントローラ１１４はそのストリームをＩ／Ｏバス１６０へ送信する。
【００２１】
裸線検出を伴わない２４ボルト高電位側ディスクリート出力モードをイネーブルするために、ＰＤ１１６、ＰＵ１２０、Ｐ１５Ｖ１３２、Ｎ１５Ｖ１３６、ＲＡＮＧＥ１４０、ＶＯＵＴ１４４及びＤＬ１２８を０に設定する。ＤＨ１２４をＸに設定する。すなわち、ＤＨ１２４は制御されない。ＳＰＩ１５８はＤＡＣ１５０に半スケール出力で動作するように指令し、マイクロコントローラ１１４はＩ／Ｏバス１６０から出力データ値（０又は１）を受信する。マイクロコントローラ１１４はＤＨ１２４を受信したデータ値と等しくなるように設定し、ＣＰ１５６を読み取る。ＤＨ１２４が１であり且つＣＰ１５６が１であれば、マイクロコントローラ１１４は所定長の時間だけ待機し、ＣＰ１５６を再度読み取る。一実施例では、待機時間は約１００マイクロ秒である。再度の読み取りでＣＰ１５６が１であれば、マイクロコントローラ１１４はＤＨ１２４を０に設定し、短絡又はスイッチ故障障害メッセージをＩ／Ｏバス１６０へ送信する。一実施例では、マイクロコントローラ１１４はこの後にアイドル状態となり、ユーザの介入を待つ。再度の読み取りでＣＰ１５６が０である場合には、マイクロコントローラ１１４は第２の出力データ値を受信し、ＤＨ１２４を第２の値に設定し、上述のプロセスを繰り返す。
【００２２】
裸線検出を伴なう２４ボルト高電位側ディスクリート出力モードをイネーブルするために、ＰＤ１１６、Ｐ１５Ｖ１３２、Ｎ１５Ｖ１３６、ＲＡＮＧＥ１４０、ＶＯＵＴ１４４及びＤＬ１２８を０に設定する。ＰＵ１２０を１に設定し且つＤＨ１２４をＸに設定する。ＳＰＩ１５８はＤＡＣ１５０に半スケール出力で動作するように指令し、マイクロコントローラ１１４はＩ／Ｏバス１６０から出力データ値（０又は１）を受信する。マイクロコントローラ１１４はＤＨ１２４を受信したデータ値と等しくなるように設定し、ＣＰ１５６を読み取る。ＤＨ１２４が１であり且つＣＰ１５６が１であれば、マイクロコントローラ１１４は所定長の時間だけ待機し、ＣＰ１５６を再度読み取る。一実施例では、待機時間は約１００マイクロ秒である。再度の読み取りでＣＰ１５６が１であれば、マイクロコントローラ１１４はＤＨ１２４を０に設定し、短絡又はスイッチ故障障害メッセージをＩ／Ｏバス１６０へ送信する。一実施例では、マイクロコントローラ１１４はこの後にアイドル状態となり、ユーザの介入を待つ。１度目の読み取りでＣＰ１５６が０であり且つＤＨ１２４が０である場合、マイクロコントローラ１１４は所定長の時間だけ待機し、ＣＰ１５６を再度読み取る。一実施例では、所定長の時間は約１００マイクロ秒である。再度の読み取り（ＤＨ１２４が０であり且つＣＰ１５６が０である１度目の読み取りの後）でＣＰ１５６が０である場合には、マイクロコントローラ１１４は裸線障害メッセージをＩ／Ｏバス１６０へ送信し、第２の出力データ値を受信し、ＤＨ１２４を第２の値に設定し、上述のプロセスを繰り返す。再度の読み取り（ＤＨ１２４が０であり且つＣＰ１５６が０である１度目の読み取りの後）でＣＰ１５６が１であれば、マイクロコントローラ１１４は第２の出力データ値を受信し、ＤＨ１２４を第２の値に設定し、上述のプロセスを繰り返す。
【００２３】
２４ボルト供給モードをイネーブルするために、ＰＤ１１６、ＰＵ１２０、Ｐ１５Ｖ１３２、Ｎ１５Ｖ１３６、ＲＡＮＧＥ１４０、ＶＯＵＴ１４４及びＤＬ１２８を０に設定する。すなわち、それぞれ対応するスイッチ１４８を開成する。ＤＨ１２４を１に設定する。ＳＰＩ１５８はＤＡＣ１５０に半スケール出力で動作するように指令し、マイクロコントローラ１１４はＣＰ１５６を介して電気的短絡を検出する。ＣＰ１５６が１であれば、マイクロコントローラ１１４はＣＰ１５６を再度読み取る前に所定長の時間だけ待機する。再度の読み取りでＣＰ１５６が１であれば、短絡が存在することになり、マイクロコントローラ１１４は短絡障害メッセージをＩ／Ｏバス１６０へ送信し、一実施例では、マイクロコントローラはＤＨ１２４を０に設定する。ＣＰ１５６が０であれば、電気的短絡は存在しない。
【００２４】
裸線検出を伴わない０ボルト低電位側ディスクリート出力モードをイネーブルするために、ＰＤ１１６、ＰＵ１２０、Ｐ１５Ｖ１３２、Ｎ１５Ｖ１３６、ＲＡＮＧＥ１４０、ＶＯＵＴ１４４及びＤＨ１２４を０に設定する。ＤＬ１２８をＸに設定する。すなわち、ＤＬ１２８は制御されない。ＳＰＩ１５８はＤＡＣ１５０に半スケール出力で動作するように指令し、マイクロコントローラ１１４はＩ／Ｏバス１６０から出力データ値（０又は１）を受信する。マイクロコントローラ１１４はＤＬ１２８を受信したデータ値と等しくなるように設定し、ＣＰ１５６を読み取る。ＤＬ１２８が１であり且つＣＰ１５６が０であれば、マイクロコントローラ１１４は所定長の時間だけ待機し、ＣＰ１５６を再度読み取る。一実施例では、待機時間は約１００マイクロ秒である。再度の読み取りでＣＰ１５６が０であれば、マイクロコントローラ１１４はＤＬ１２８を０に設定し、短絡又はスイッチ故障障害メッセージをＩ／Ｏバス１６０へ送信する。一実施例では、マイクロコントローラ１１４はこの後にアイドル状態となり、ユーザの介入を待つ。再度の読み取りでＣＰ１５６が０である場合には、マイクロコントローラ１１４は第２の出力データ値を受信し、ＤＬ１２８を第２の値に設定し、上述のプロセスを繰り返す。
【００２５】
裸線検出を伴なう０ボルト低電位側ディスクリート出力モードをイネーブルするために、ＰＵ１２０、Ｐ１５Ｖ１３２、Ｎ１５Ｖ１３６、ＲＡＮＧＥ１４０、ＶＯＵＴ１４４及びＤＨ１２４を０に設定する。ＰＤ１１６を１に設定し且つＤＬ１２８をＸに設定する。ＳＰＩ１５８はＤＡＣ１５０に半スケール出力で動作するように指令し、マイクロコントローラ１１４はＩ／Ｏバス１６０から出力データ値（０又は１）を受信する。マイクロコントローラ１１４はＤＬ１２８を受信したデータ値と等しくなるように設定し、ＣＰ１５６を読み取る。ＤＬ１２８が１であり且つＣＰ１５６が０であれば、マイクロコントローラ１１４は所定長の時間だけ待機し、ＣＰ１５６を再度読み取る。一実施例では、待機時間は約１００マイクロ秒である。再度の読み取りでＣＰ１５６が０であれば、マイクロコントローラ１１４はＤＬ１２８を０に設定し、短絡又はスイッチ故障障害メッセージをＩ／Ｏバス１６０へ送信する。一実施例では、マイクロコントローラ１１４はこの後にアイドル状態となり、ユーザの介入を待つ。１度目の読み取りでＣＰ１５６が１であり且つＤＬ１２８が０である場合、マイクロコントローラ１１４は所定長の時間だけ待機し、ＣＰ１５６を再度読み取る。一実施例では、所定長の時間は約１００マイクロ秒である。再度の読み取り（ＤＬ１２８が０であり且つＣＰ１５６が０である１度目の読み取りの後）でＣＰ１５６が１である場合には、マイクロコントローラ１１４は裸線障害メッセージをＩ／Ｏバス１６０へ送信し、第２の出力データ値を受信し、ＤＬ１２８を第２の値に設定し、上述のプロセスを繰り返す。再度の読み取り（ＤＬ１２８が０であり且つＣＰ１５６が１である１度目の読み取りの後）でＣＰ１５６が０であれば、マイクロコントローラ１１４は第２の出力データ値を受信し、ＤＬ１２８を第２の値に設定し、上述のプロセスを繰り返す。
【００２６】
設置モードをイネーブルするために、ＰＤ１１６、ＰＵ１２０、Ｐ１５Ｖ１３２、Ｎ１５Ｖ１３６、ＲＡＮＧＥ１４０、ＶＯＵＴ１４４及びＤＨ１２４を０に設定する。すなわち、それらに対応するスイッチ１４８を開成する。ＤＬ１２８を１に設定する。すなわち、これに対応するスイッチ１４８を閉成する。ＳＰＩ１５８はＤＡＣ１５０に半スケール出力で動作するように指令し、マイクロコントローラ１１４はＣＰ１５６を介して短絡の有無を検出する。ＣＰ１５６が０であれば、マイクロコントローラ１１４は所定長の時間だけ待機し、ＣＰ１５６を再度読み取る。再度の読み取りでＣＰ１５６が０であれば、マイクロコントローラ１１４は短絡障害メッセージをＩ／Ｏバス１６０へ送信する。
【００２７】
０〜１０ボルトアナログ入力モードをイネーブルするために、ＰＤ１１６、ＰＵ１２０、Ｐ１５Ｖ１３２、Ｎ１５ＶＧ１３６、ＶＯＵＴ１４４、ＤＨ１２４及びＤＬ１２８を０に設定する。ＲＡＮＧＥ１３６を１に設定する。これは、対応するスイッチ１４８を閉成することを意味している。ＳＰＩ１５８は逐次近似アルゴリズムを経てＤＡＣ１５０に指令する。マイクロコントローラ１１４は逐次近似アルゴリズムを利用して、アナログ入力電圧を判定する。マイクロコントローラ１１４はＤＡＣ指令データ値及びＮループカウンタ値をクリアする。ＤＡＣ指令ビット（１１〜Ｎ）を１に設定した後、マイクロコントローラ１１４はＤＡＣ指令語をＤＡＣ１５０へ送信する。マイクロコントローラは一実施例では１０マイクロ秒である所定長の時間だけ待機し、ＣＰ１５６を読み取る。ＣＰ１５６が１であれば、ＤＡＣ指令ビット（１１〜Ｎループ）を０に設定する。次に、マイクロコントローラ１１４はＮを増分する。Ｎが１２であるとき、アナログ入力値をＤＡＣ指令値と等しくなるように設定し、マイクロコントローラ１１４はアナログ入力値をＩ／Ｏバス１６０へ送信する。ＤＡＣ指令データ値及びＮループカウンタ値をクリアし、先に説明したように、第２のＤＡＣ指令をＤＡＣ１５０へ送信すれば良い。
【００２８】
０〜１０ボルトアナログ出力モードをイネーブルするために、ＰＤ１１６、ＰＵ１２０、Ｐ１５Ｖ１３２、Ｎ１５Ｖ１３６、ＤＨ１２４及びＤＬ１２８を０に設定する。ＲＡＮＧＥ１４０及びＶＯＵＴ１４４を１に設定する。これは、それぞれ対応するスイッチ１４８を閉成することを意味している。ＳＰＩ１５８はＤＡＣ１５０に所望の時点で出力するように指令し、ＣＰ１５６は電気的短絡の有無を検出するために利用される。マイクロコントローラ１１４はＩ／Ｏバス１６０からのアナログ出力データを受信し、ＤＡＣ１５０に受信したアナログ出力データを出力するように指令する。マイクロコントローラ１１４は所定の時間待機した後、ＣＰ１５６を読み取る。一実施例では、この所定の時間は約１００マイクロ秒である。ＣＰ１５６が１であり且つＤＡＣ出力が所定の値より大きければ、マイクロコントローラはＣＰ１５６を再度読み取る前に所定長の時間だけ待機する。一実施例では、この所定長の時間は約１００マイクロ秒である。再度の読み取りでＣＰ１５６が１であれば、マイクロコントローラ１１４はＤＡＣ１５０に０を指令し、アナログ出力過負荷又は出力誤り障害メッセージをＩ／Ｏバス１６０へ送信する。一実施例では、マイクロコントローラ１１４はアイドル状態となり、ユーザの介入を待つ。ＣＰ１５６が０である場合、マイクロコントローラ１１４は第２のアナログ出力データを受信し、先に説明したように出力する。
【００２９】
＋１５ボルト供給モードをイネーブルするために、ＰＤ１１６、ＰＵ１２０、Ｎ１５Ｖ１３６、ＲＡＮＧＥ１４０、ＶＯＵＴ１４４、ＤＨ１２４及びＤＬ１２８を０に設定する。すなわち、それらに対応するスイッチ１４８を開成する。Ｐ１５Ｖ１３２を１に設定する。ＳＰＩ１５８はＤＡＣ１５０に四分の一スケール出力で動作するように指令し、マイクロコントローラ１１４はＣＰ１５６を介して電気的短絡を検出する。ＣＰ１５６が１であれば、マイクロコントローラ１１４はＣＰ１５６を再度読み取る前に所定長の時間だけ待機する。再度の読み取りでＣＰ１５６が１であれば、電気的短絡が存在することになり、マイクロコントローラ１１４は短絡障害メッセージをＩ／Ｏバス１６０へ送信する。ＣＰ１５６が０であれば、電気的短絡は存在しない。
【００３０】
−１５ボルト供給モードをイネーブルするために、ＰＤ１１６、ＰＵ１２０、Ｐ１５Ｖ１３２、ＲＡＮＧＥ１４０、ＶＯＵＴ１４４、ＤＨ１２４及びＤＬ１２８を０に設定する。すなわち、それらに対応するスイッチ１４８を開成する。Ｎ１５Ｖ１３６を１に設定する。ＳＰＩ１５８は不作動状態に設定され、ＣＰ１５６は利用されない。
【００３１】
本発明を様々な特定の実施例に関して説明したが、本発明を特許請求の範囲の趣旨の範囲内で変形を加えて実施できることを当業者は了承するであろう。
【図面の簡単な説明】
【図１】 複数の入出力モジュールキャリアを含むモジュラプログラマブルロジックコントローラの平面図。
【図２】 図１に示すコントローラの一部の展開図。
【図３】 本発明の一実施例による回路のブロック線図。
【符号の説明】
１０・・・モジュラプログラマブルロジックコントローラ、１１０・・・Ｉ／Ｏモジュール、８０・・・コネクタ型Ｉ／Ｏモジュールアセンブリ、１１０・・・制御回路、１１２・・・ピン、１１４・・・マイクロコントローラ、１１６・・・プルダウン（ＰＤ）ポート、１１８・・・プルダウンスイッチアセンブリ、１２０・・・プルアップ（ＵＰ）ポート、１２２・・・プルアップスイッチアセンブリ、１２４・・・ディスクリートハイ（ＤＨ）ポート、１２６・・・ディスクリートハイスイッチアセンブリ、１２８・・・ディスクリートロー（ＤＬ）ポート、１３０・・・ディスクリートロースイッチアセンブリ、１３２・・・正１５ボルト（Ｐ１５Ｖ）ポート、１３４・・・正１５ボルトスイッチアセンブリ、１３６・・・負１５ボルト（Ｎ１５Ｖ）ポート、１３８・・・負１５ボルトスイッチアセンブリ、１４０・・・レンジ（ＲＡＮＧＥ）ポート、１４２・・・レンジスイッチアセンブリ、１４４・・・電圧アウト（ＶＯＵＴ）ポート、１４６・・・電圧アウトスイッチアセンブリ、１４８・・・スイッチ
【発明の属する技術分野】
本発明は一般に入出力モジュールに関し、特に、入出力モジュールの入出力ポイントを構成する方法及びシステムに関する。
【０００２】
【発明の背景】
入出力（Ｉ／Ｏ）モジュールは、プログラマブルロジックコントローラ（ＰＬＣ）などの装置をＰＬＣが機械を制御できるように機械インタフェースに接続するために利用される。通常、ユーザがＩ／Ｏモジュールをインストールする場合、制御されるべき各々のポイントを個別に特定のＩ／Ｏポイントに接続する。この配線を処理することに関連して費用がかかり、配線によって誤りを生じる機会が複数生じ、また、設置に要する総費用も増加する。モジュールの各ポイントが個別に配線されるため、Ｉ／Ｏモジュールを機械インタフェースに接続するときには、特定の用途向けに配線されたＩ／Ｏモジュールに合わせてカスタム化されたケーブルを利用する。従って、異なる機械インタフェースを同じＩ／Ｏモジュールに接続すべき場合には、複数のカスタム化コネクタケーブルを利用することになる。それらのカスタムケーブルによって機械の操作コストが更に増大し、複数の機械に対して複数のケーブルを使用するので、使用されていないときにケーブルの紛失や損傷も起こる。
【０００３】
【発明の概要】
一つの面では、少なくとも１つのＩ／Ｏモジュールコネクタピンを構成するための制御回路が提供される。回路は、少なくとも１つのピンの構成を制御する少なくとも１つのポートを具備する。
【０００４】
別の面では、少なくとも１つのコネクタピンと、複数のスイッチを含む制御回路とを具備するＩ／Ｏモジュールが提供される。スイッチは少なくとも１つのピンの構成を制御する。
【０００５】
別の面においては、ＣＰＵと、Ｉ／Ｏモジュールとを具備するＰＬＣが提供される。Ｉ／Ｏモジュールは少なくとも１つのコネクタピンと、制御回路とを具備する。制御回路は複数のポートを具備する。少なくとも１つのコネクタピンの構成は前記ポートの励起状態により決定される。
【０００６】
更に別の面では、制御回路を利用して少なくとも１つのコネクタピンを構成する方法が提供される。制御回路は少なくとも１つのポートを含む。方法は、少なくとも１つのポートに励起状態を与えることと、少なくとも１つのポートの励起状態を利用して少なくとも１つのコネクタピンの構成を制御することとを含む。
【０００７】
【発明の実施の形態】
一実施例では、以下に詳細に説明するような複数のスイッチの位置を制御することにより、１つのＩ／Ｏモジュールの少なくとも１つのポイントをディスクリート入力端子又は出力端子、アナログ入力端子又は出力端子、電源端子及び接地点のうちいずれか１つに構成するのを支援する回路を含むＩ／Ｏモジュールのコネクタシステムが提供される。このシステムにより、機械インタフェースが複数の異なるピン構成を含んでいる場合であっても、顧客は標準ケーブルを利用してＩ／Ｏモジュールを複数の機械インタフェースに接続することができる。更に特定すれば、一実施例では、Ｉ／ＯモジュールＩ／Ｏコネクタの各々のピンはそのＩ／Ｏモジュールの要求条件を機械インタフェースの要求条件に適合させることができるように構成自在である。更に、Ｉ／Ｏコネクタの少なくとも１つのピンはディスクリート入力端子又は出力端子、アナログ入力端子又は出力端子、電源端子及び接地点に構成可能である。
【０００８】
図１は、電気的に接地されており且つ導電性・耐腐食性の面２２を有する７.５mm×３５mmのＤＩＮレール２０の一部に設置された、複数のコネクタ型Ｉ／Ｏモジュールキャリア１４に接続するＣＰＵ１２と、複数のＩ／Ｏ端子型キャリア１６と、パワーブースタ１８とを含むモジュラプログラマブルロジックコントローラ１０の平面図である。耐震性を得るために、ＤＩＮレール２０はパネル（図示せず）に装着されていても良く、また、機械的振動及び衝撃に対する最大限の耐性を得るために、Ｉ／Ｏモジュールキャリア１４、１６もパネルに装着されていて良い。
【０００９】
ＣＰＵ１２は外部コンピュータ及び制御装置（図示せず）とインタフェースし且つネットワークするための直列ポート２４と、ＣＰＵ１２の動作特性を示すための複数のＬＥＤ２６とを含む。モジュールの動作に必要な電力はＣＰＵ１２に直接に装着された電源（図示せず）により供給される。パワーブースタ１８は選択された用途に必要な場合に給電できるが、多くの場合に不要である。図では、６つのＩ／Ｏモジュールキャリア１４、１６及びＩ／Ｏモジュール２８がＣＰＵ１２に接続するように示してあるが、所定の用途に合わせて７つ以上又は５つ以下のモジュールキャリア１４、１６と、異なるＩ／Ｏモジュール２８の組み合わせとに対してシステムコントローラとしてＣＰＵ１２を動作させても良い。また、本発明の範囲内で所定の用途に合わせて、ここで図示し、説明する構成要素を越えた他の付属品や構成要素を使用しても良い。例えば、８つまでのＩ／ＯモジュールキャリアとＩ／ＯモジュールのシステムコントローラとしてVERSAMAX（商標）システムＣＰＵを動作させて、最大で２５６のローカルＩ／Ｏポイントを構成しても良く、バージニア州シャルロッツビルのGE Fanuc Automation Corporationにより提供される範囲の構成要素及び付属品を支援する。
【００１０】
各々のモジュールキャリア１４、１６は特定の目的に適合する１つの置き換え自在のＩ／Ｏモジュール２８とインタフェースし、各Ｉ／Ｏモジュールキャリア１４、１６はそれぞれ対応するＩ／Ｏモジュール２８に隣接する複数の端子接続部３０を含む。端子型モジュールキャリア１６はＩ／Ｏ装置（図示せず）に接続するためのねじ端子３２を含み、コネクタ型モジュールキャリア１４は、Ｉ／Ｏ装置への接続のために端子接続部と共に介在端子（図示せず）に更に装着されるＩ／Ｏケーブル（図示せず）に装着するためのピンコネクタ３４を含む。例えば、端子型キャリア１６の１つに接続する補助端子ストリップ３６のように、Ｉ／Ｏ装置の余分の配線接続のために補足的な端子接続部を設けても良い。
【００１１】
図２は、コネクタ型Ｉ／Ｏモジュールキャリア１４と、Ｉ／Ｏモジュール２８と、Ｉ／Ｏケーブル８２と、介在端子ブロック８４とを含むコネクタ型Ｉ／Ｏモジュールアセンブリ８０の展開図である。コネクタ型Ｉ／Ｏモジュールキャリア１４はＩ／Ｏモジュール２８のピン接続部（図示せず）を受け入れるための一次接続ソケット８６及び二次接続ソケット８８を含む。Ｉ／Ｏモジュールキャリア１４のキーイングダイアル９０は、Ｉ／Ｏモジュールの裏面（図示せず）で見られる製造工場キーイング設定、例えば、各ダイアルに対応する番号及び文字に適合するように各ダイアル９０を操作することにより、正しいモジュール型がＩ／Ｏモジュールキャリア１４に設置されることを保証するために使用される。Ｔ字形キー溝９２は二次接続ソケット８８に隣接して配置され、Ｉ／Ｏモジュール２８の裏面にある相補形の突起部（図示せず）を受け入れて、Ｉ／Ｏモジュールのピン接続部が一次接続ソケット８６及び二次接続ソケット８８にそれぞれまっすぐに、すなわち、水平に挿入されるように保証する。一次接続ソケット８６に隣接して配置されたラッチ９４はＩ／Ｏモジュールキャリア１４及びＩ／Ｏモジュール２８を確実に接続させる。
【００１２】
一次接続ソケット８６及び二次接続ソケット８８の各々はそれぞれ１６のＩ／Ｏポイント、合わせて３２のＩ／Ｏポイントに合わせて設計された接続部を含む。第１のピンソケットコネクタ９６は一次接続ソケット８６及び二次接続ソケット８８に隣接して配置され、介在端子ブロック８４にある第２のピンソケットコネクタ９８に接続するＩ／Ｏケーブル８２にインタフェースする。一次端子ストリップ１００及び二次端子ストリップ１０２は介在端子ブロック８４の第２のピンソケットコネクタ９８の下方に配置され、Ｉ／Ｏポイント接続部をＩ／Ｏ装置（図示せず）に装着させる。一次端子ストリップ１００は一次接続ソケット８６と電気的に関連し、二次端子ストリップ１０２は二次接続ソケット８８と電気的に関連している。各端子ストリップ１００、１０２は１８のねじ端子１０４、すなわち、１６のＩ／Ｏポイントへの接続のための１６のねじ端子と、共通／電源ねじ端子への接続のための２つのねじ端子とを含む。
【００１３】
Ｉ／Ｏモジュール２８は、回路密度を低くし、電力消散を減少させ且つコストダウンをはかるために、典型的な３２のＩ／Ｏポイントではなく、１６のＩ／Ｏポイントに対応するように設計されている。従って、Ｉ／Ｏモジュール２８が実際に使用するのはＩ／ＯモジュールキャリアのＩ／Ｏポイントの一部のみである。そのため、Ｉ／Ｏモジュールキャリア１４の使用されないＩ／Ｏポイントと、関連する第１のピンソケットコネクタ９６及び第２のピンソケットコネクタ９８の端子接続部はＩ／Ｏケーブル８２を介して介在端子ブロックの端子ストリップ１００、１０２に接続することになる、開回路状態である。従って、実際にＩ／Ｏモジュール２８により使用されており、Ｉ／Ｏケーブル８２を介して端子ストリップ１００、１０２に接続するＩ／Ｏモジュールキャリア１４のＩ／Ｏポイントと関連する端子のみが配線接続に使用されても良い。そのため、通常、Ｉ／Ｏ装置からの接地線を到達させるための介在端子ブロック８４に装着するために１つ以上の補助端子ストリップ３６（図１に示す）が必要になる。
【００１４】
図２はＩ／Ｏモジュールキャリアアセンブリの特定の一実施例を示すが、バージニア州シャルロッツビルのGE Fanuc Automation Corporationにより提供されるような他の種類のI／Oモジュールキャリア及びI／Oモジュールも本発明と関連させて使用できるであろうと考えられる。
【００１５】
図３は、本発明の一実施例による回路１１０のブロック線図である。回路１１０はピン１１２を含み、回路１１０はピン１１２が以下に説明するような様々な機能を実行できるように構成自在である。ＰＬＣ（図示せず）は、通常、ユーザの装置に接続可能である４つのピンを有する。それら４つのピンの各々に対して回路１１０を利用することにより、標準ケーブルでＰＬＣをユーザの装置にインタフェースできるように各々のピンは多様な機能を実行することができる。
【００１６】
回路１１０は、回路１１０のプルダウンスイッチアセンブリ１１８を制御するプルダウン（ＰＤ）ポート１１６と、回路１１０のプルアップスイッチアセンブリ１２２を制御するプルアップ（ＵＰ）ポート１２０とを含むマイクロコントローラ１１４を含む。ディスクリートハイ（ＤＨ）ポート１２４は回路１１０のディスクリートハイスイッチアセンブリ１２６を制御し、ディスクリートロー（ＤＬ）ポート１２８は回路１１０のディスクリートロースイッチアセンブリ１３０を制御する。正１５ボルト（Ｐ１５Ｖ）ポート１３２は回路１１０の正１５ボルトスイッチアセンブリ１３４を制御し、負１５ボルト（Ｎ１５Ｖ）ポート１３６は回路１１０の負１５ボルトスイッチアセンブリ１３８を制御する。レンジ（ＲＡＮＧＥ）ポート１４０は回路１１０のレンジスイッチアセンブリ１４２を制御し、電圧アウト（ＶＯＵＴ）ポート１４４は回路１１０の電圧アウトスイッチアセンブリ１４６を制御する。更に詳細には、各スイッチアセンブリ１１８、１２２、１２６、１３０、１３４、１３８、１４２及び１４６はスイッチ１４８を含み、各ポート１１６、１２０、１２４、１２８、１３２、１３６、１４０及び１４４はそれぞれ対応するスイッチ１４８を制御する。回路１１０は４チャネル８ビットデジタル／アナログ変換器（ＤＡＣ）１５０と、比較器１５２とを更に含む。比較器１５２の出力端子１５４はマイクロコントローラ１１４の比較器ポート（ＣＰ）１５６に接続している。マイクロコントローラ１１４は、データ入力（ＤＩＮ）１５７、シリアルクロック（ＳＣＬＫ）１６０及び２つのチップ選択（ＣＳ＿）１６２に対応するピンを有するシリアル周辺装置インタフェース（ＳＰＩ）１５６を更に含む。ここで使用される用語「マイクロコントローラ」は当該技術分野においてマイクロコントローラと呼ばれている集積回路には限定されず、広い意味でマイクロコントローラ、プロセッサ、コンピュータ、マイクロコンピュータ、アプリケーション特別集積回路及びその他のプログラマブル回路を表す。
【００１７】
使用中、例えば、高インピーダンスモード、２４ボルト正論理ディスクリート入力モード、２４ボルト負論理ディスクリート入力モード、裸線検出（open wire detection）を伴わない２４ボルト高電位側ディスクリート出力モード、裸線検出を伴う２４ボルト高電位側ディスクリート出力モード、２４ボルト供給モード、裸線検出を伴わない０ボルト低電位側ディスクリート出力モード、２４ボルト供給モード、裸線検出を伴う０ボルト低電位側ディスクリート出力モード、設置モード、０〜１０ボルトアナログ入力モード、０〜１０ボルト出力モード、＋１５ボルト供給モード及び−１５ボルト供給モードなどの様々なモード（ただし、それらのモードには限定されない）でピン１１２を使用できるように、回路１１０を構成することが可能である。一実施例では、１／Ｏコネクタピンを構成するために以下の機能を実行するソフトウェアを利用する。更に、回路スイッチのスイッチ状態はピンをディスクリート入力端子又は出力端子、アナログ入力端子又は出力端子、給電端子及び接地点にするべく制御する。
【００１８】
高インピーダンスモードをイネーブルするために、ＰＤ１１６、ＰＵ１２０、Ｐ１５Ｖ１３２、Ｎ１５Ｖ１３６、ＲＡＮＧＥ１４０、ＶＯＵＴ１４４、ＤＨ１２４及びＤＬ１２８を０に設定する。すなわち、それぞれ対応するスイッチ１４８を開成する。ＳＰＩ１５８はＤＡＣ１５０に半スケール出力で動作するように指令し、マイクロコントローラ１１４はＣＰ１５６を介してピン１１２における逆バイアス電力の有無を検出する。ＣＰ１５６が１であれば、ピン１１２に逆バイアス電力は存在しない。ＣＰ１５６が０であれば、ピン１１２に逆バイアス電力は存在し、マイクロコントローラ１１４は逆バイアス電力発生障害メッセージを入出力（Ｉ／Ｏ）バス１６０へ送信する。
【００１９】
２４ボルト正論理ディスクリート入力モードをイネーブルするために、ＰＵ１２０、Ｐ１５Ｖ１３２、Ｎ１５Ｖ１３６、ＲＡＮＧＥ１４０、ＶＯＵＴ１４４、ＤＨ１２４及びＤＬ１２８を０に設定する。ＰＤ１１６を１に設定する。すなわち、ＰＤスイッチアセンブリ１１８のスイッチ１４８を閉成する。ＳＰＩ１５８はＤＡＣ１５０に半スケール出力で動作するように指令し、マイクロコントローラ１１４はＣＰ１５６を介して入力データを検出する。入力フィルタリングを利用してＣＰ１５６を読み取り、ＣＰ１５６が１であれば、ディスクリート入力データは０である。ＣＰ１５６が０であれば、ディスクリート入力データは１である。その後も続けてＣＰ１５６を読み取ることによりディスクリート入力データのストリームが提供され、マイクロコントローラ１１４はそのストリームをＩ／Ｏバス１６０へ送信する。
【００２０】
２４ボルト負論理ディスクリート入力モードをイネーブルするために、ＰＤ１１６、Ｐ１５Ｖ１３２、Ｎ１５Ｖ１３６、ＲＡＮＧＥ１４０、ＶＯＵＴ１４４、ＤＨ１２４及びＤＬ１２８を０に設定する。ＰＵ１２０を１に設定する。すなわち、ＰＵスイッチアセンブリ１２２のスイッチ１４８を閉成する。ＳＰＩ１５８はＤＡＣ１５０に半スケール出力で動作するように指令し、マイクロコントローラ１１４はＣＰ１５６を介して入力データを検出する。入力フィルタリングを利用してＣＰ１５６を読み取り、ＣＰ１５６が１であれば、ディスクリート入力データは１である。ＣＰ１５６が０であれば、ディスクリート入力データは０である。その後も続けてＣＰ１５６を読み取ることによりディスクリート入力データのストリームが提供され、マイクロコントローラ１１４はそのストリームをＩ／Ｏバス１６０へ送信する。
【００２１】
裸線検出を伴わない２４ボルト高電位側ディスクリート出力モードをイネーブルするために、ＰＤ１１６、ＰＵ１２０、Ｐ１５Ｖ１３２、Ｎ１５Ｖ１３６、ＲＡＮＧＥ１４０、ＶＯＵＴ１４４及びＤＬ１２８を０に設定する。ＤＨ１２４をＸに設定する。すなわち、ＤＨ１２４は制御されない。ＳＰＩ１５８はＤＡＣ１５０に半スケール出力で動作するように指令し、マイクロコントローラ１１４はＩ／Ｏバス１６０から出力データ値（０又は１）を受信する。マイクロコントローラ１１４はＤＨ１２４を受信したデータ値と等しくなるように設定し、ＣＰ１５６を読み取る。ＤＨ１２４が１であり且つＣＰ１５６が１であれば、マイクロコントローラ１１４は所定長の時間だけ待機し、ＣＰ１５６を再度読み取る。一実施例では、待機時間は約１００マイクロ秒である。再度の読み取りでＣＰ１５６が１であれば、マイクロコントローラ１１４はＤＨ１２４を０に設定し、短絡又はスイッチ故障障害メッセージをＩ／Ｏバス１６０へ送信する。一実施例では、マイクロコントローラ１１４はこの後にアイドル状態となり、ユーザの介入を待つ。再度の読み取りでＣＰ１５６が０である場合には、マイクロコントローラ１１４は第２の出力データ値を受信し、ＤＨ１２４を第２の値に設定し、上述のプロセスを繰り返す。
【００２２】
裸線検出を伴なう２４ボルト高電位側ディスクリート出力モードをイネーブルするために、ＰＤ１１６、Ｐ１５Ｖ１３２、Ｎ１５Ｖ１３６、ＲＡＮＧＥ１４０、ＶＯＵＴ１４４及びＤＬ１２８を０に設定する。ＰＵ１２０を１に設定し且つＤＨ１２４をＸに設定する。ＳＰＩ１５８はＤＡＣ１５０に半スケール出力で動作するように指令し、マイクロコントローラ１１４はＩ／Ｏバス１６０から出力データ値（０又は１）を受信する。マイクロコントローラ１１４はＤＨ１２４を受信したデータ値と等しくなるように設定し、ＣＰ１５６を読み取る。ＤＨ１２４が１であり且つＣＰ１５６が１であれば、マイクロコントローラ１１４は所定長の時間だけ待機し、ＣＰ１５６を再度読み取る。一実施例では、待機時間は約１００マイクロ秒である。再度の読み取りでＣＰ１５６が１であれば、マイクロコントローラ１１４はＤＨ１２４を０に設定し、短絡又はスイッチ故障障害メッセージをＩ／Ｏバス１６０へ送信する。一実施例では、マイクロコントローラ１１４はこの後にアイドル状態となり、ユーザの介入を待つ。１度目の読み取りでＣＰ１５６が０であり且つＤＨ１２４が０である場合、マイクロコントローラ１１４は所定長の時間だけ待機し、ＣＰ１５６を再度読み取る。一実施例では、所定長の時間は約１００マイクロ秒である。再度の読み取り（ＤＨ１２４が０であり且つＣＰ１５６が０である１度目の読み取りの後）でＣＰ１５６が０である場合には、マイクロコントローラ１１４は裸線障害メッセージをＩ／Ｏバス１６０へ送信し、第２の出力データ値を受信し、ＤＨ１２４を第２の値に設定し、上述のプロセスを繰り返す。再度の読み取り（ＤＨ１２４が０であり且つＣＰ１５６が０である１度目の読み取りの後）でＣＰ１５６が１であれば、マイクロコントローラ１１４は第２の出力データ値を受信し、ＤＨ１２４を第２の値に設定し、上述のプロセスを繰り返す。
【００２３】
２４ボルト供給モードをイネーブルするために、ＰＤ１１６、ＰＵ１２０、Ｐ１５Ｖ１３２、Ｎ１５Ｖ１３６、ＲＡＮＧＥ１４０、ＶＯＵＴ１４４及びＤＬ１２８を０に設定する。すなわち、それぞれ対応するスイッチ１４８を開成する。ＤＨ１２４を１に設定する。ＳＰＩ１５８はＤＡＣ１５０に半スケール出力で動作するように指令し、マイクロコントローラ１１４はＣＰ１５６を介して電気的短絡を検出する。ＣＰ１５６が１であれば、マイクロコントローラ１１４はＣＰ１５６を再度読み取る前に所定長の時間だけ待機する。再度の読み取りでＣＰ１５６が１であれば、短絡が存在することになり、マイクロコントローラ１１４は短絡障害メッセージをＩ／Ｏバス１６０へ送信し、一実施例では、マイクロコントローラはＤＨ１２４を０に設定する。ＣＰ１５６が０であれば、電気的短絡は存在しない。
【００２４】
裸線検出を伴わない０ボルト低電位側ディスクリート出力モードをイネーブルするために、ＰＤ１１６、ＰＵ１２０、Ｐ１５Ｖ１３２、Ｎ１５Ｖ１３６、ＲＡＮＧＥ１４０、ＶＯＵＴ１４４及びＤＨ１２４を０に設定する。ＤＬ１２８をＸに設定する。すなわち、ＤＬ１２８は制御されない。ＳＰＩ１５８はＤＡＣ１５０に半スケール出力で動作するように指令し、マイクロコントローラ１１４はＩ／Ｏバス１６０から出力データ値（０又は１）を受信する。マイクロコントローラ１１４はＤＬ１２８を受信したデータ値と等しくなるように設定し、ＣＰ１５６を読み取る。ＤＬ１２８が１であり且つＣＰ１５６が０であれば、マイクロコントローラ１１４は所定長の時間だけ待機し、ＣＰ１５６を再度読み取る。一実施例では、待機時間は約１００マイクロ秒である。再度の読み取りでＣＰ１５６が０であれば、マイクロコントローラ１１４はＤＬ１２８を０に設定し、短絡又はスイッチ故障障害メッセージをＩ／Ｏバス１６０へ送信する。一実施例では、マイクロコントローラ１１４はこの後にアイドル状態となり、ユーザの介入を待つ。再度の読み取りでＣＰ１５６が０である場合には、マイクロコントローラ１１４は第２の出力データ値を受信し、ＤＬ１２８を第２の値に設定し、上述のプロセスを繰り返す。
【００２５】
裸線検出を伴なう０ボルト低電位側ディスクリート出力モードをイネーブルするために、ＰＵ１２０、Ｐ１５Ｖ１３２、Ｎ１５Ｖ１３６、ＲＡＮＧＥ１４０、ＶＯＵＴ１４４及びＤＨ１２４を０に設定する。ＰＤ１１６を１に設定し且つＤＬ１２８をＸに設定する。ＳＰＩ１５８はＤＡＣ１５０に半スケール出力で動作するように指令し、マイクロコントローラ１１４はＩ／Ｏバス１６０から出力データ値（０又は１）を受信する。マイクロコントローラ１１４はＤＬ１２８を受信したデータ値と等しくなるように設定し、ＣＰ１５６を読み取る。ＤＬ１２８が１であり且つＣＰ１５６が０であれば、マイクロコントローラ１１４は所定長の時間だけ待機し、ＣＰ１５６を再度読み取る。一実施例では、待機時間は約１００マイクロ秒である。再度の読み取りでＣＰ１５６が０であれば、マイクロコントローラ１１４はＤＬ１２８を０に設定し、短絡又はスイッチ故障障害メッセージをＩ／Ｏバス１６０へ送信する。一実施例では、マイクロコントローラ１１４はこの後にアイドル状態となり、ユーザの介入を待つ。１度目の読み取りでＣＰ１５６が１であり且つＤＬ１２８が０である場合、マイクロコントローラ１１４は所定長の時間だけ待機し、ＣＰ１５６を再度読み取る。一実施例では、所定長の時間は約１００マイクロ秒である。再度の読み取り（ＤＬ１２８が０であり且つＣＰ１５６が０である１度目の読み取りの後）でＣＰ１５６が１である場合には、マイクロコントローラ１１４は裸線障害メッセージをＩ／Ｏバス１６０へ送信し、第２の出力データ値を受信し、ＤＬ１２８を第２の値に設定し、上述のプロセスを繰り返す。再度の読み取り（ＤＬ１２８が０であり且つＣＰ１５６が１である１度目の読み取りの後）でＣＰ１５６が０であれば、マイクロコントローラ１１４は第２の出力データ値を受信し、ＤＬ１２８を第２の値に設定し、上述のプロセスを繰り返す。
【００２６】
設置モードをイネーブルするために、ＰＤ１１６、ＰＵ１２０、Ｐ１５Ｖ１３２、Ｎ１５Ｖ１３６、ＲＡＮＧＥ１４０、ＶＯＵＴ１４４及びＤＨ１２４を０に設定する。すなわち、それらに対応するスイッチ１４８を開成する。ＤＬ１２８を１に設定する。すなわち、これに対応するスイッチ１４８を閉成する。ＳＰＩ１５８はＤＡＣ１５０に半スケール出力で動作するように指令し、マイクロコントローラ１１４はＣＰ１５６を介して短絡の有無を検出する。ＣＰ１５６が０であれば、マイクロコントローラ１１４は所定長の時間だけ待機し、ＣＰ１５６を再度読み取る。再度の読み取りでＣＰ１５６が０であれば、マイクロコントローラ１１４は短絡障害メッセージをＩ／Ｏバス１６０へ送信する。
【００２７】
０〜１０ボルトアナログ入力モードをイネーブルするために、ＰＤ１１６、ＰＵ１２０、Ｐ１５Ｖ１３２、Ｎ１５ＶＧ１３６、ＶＯＵＴ１４４、ＤＨ１２４及びＤＬ１２８を０に設定する。ＲＡＮＧＥ１３６を１に設定する。これは、対応するスイッチ１４８を閉成することを意味している。ＳＰＩ１５８は逐次近似アルゴリズムを経てＤＡＣ１５０に指令する。マイクロコントローラ１１４は逐次近似アルゴリズムを利用して、アナログ入力電圧を判定する。マイクロコントローラ１１４はＤＡＣ指令データ値及びＮループカウンタ値をクリアする。ＤＡＣ指令ビット（１１〜Ｎ）を１に設定した後、マイクロコントローラ１１４はＤＡＣ指令語をＤＡＣ１５０へ送信する。マイクロコントローラは一実施例では１０マイクロ秒である所定長の時間だけ待機し、ＣＰ１５６を読み取る。ＣＰ１５６が１であれば、ＤＡＣ指令ビット（１１〜Ｎループ）を０に設定する。次に、マイクロコントローラ１１４はＮを増分する。Ｎが１２であるとき、アナログ入力値をＤＡＣ指令値と等しくなるように設定し、マイクロコントローラ１１４はアナログ入力値をＩ／Ｏバス１６０へ送信する。ＤＡＣ指令データ値及びＮループカウンタ値をクリアし、先に説明したように、第２のＤＡＣ指令をＤＡＣ１５０へ送信すれば良い。
【００２８】
０〜１０ボルトアナログ出力モードをイネーブルするために、ＰＤ１１６、ＰＵ１２０、Ｐ１５Ｖ１３２、Ｎ１５Ｖ１３６、ＤＨ１２４及びＤＬ１２８を０に設定する。ＲＡＮＧＥ１４０及びＶＯＵＴ１４４を１に設定する。これは、それぞれ対応するスイッチ１４８を閉成することを意味している。ＳＰＩ１５８はＤＡＣ１５０に所望の時点で出力するように指令し、ＣＰ１５６は電気的短絡の有無を検出するために利用される。マイクロコントローラ１１４はＩ／Ｏバス１６０からのアナログ出力データを受信し、ＤＡＣ１５０に受信したアナログ出力データを出力するように指令する。マイクロコントローラ１１４は所定の時間待機した後、ＣＰ１５６を読み取る。一実施例では、この所定の時間は約１００マイクロ秒である。ＣＰ１５６が１であり且つＤＡＣ出力が所定の値より大きければ、マイクロコントローラはＣＰ１５６を再度読み取る前に所定長の時間だけ待機する。一実施例では、この所定長の時間は約１００マイクロ秒である。再度の読み取りでＣＰ１５６が１であれば、マイクロコントローラ１１４はＤＡＣ１５０に０を指令し、アナログ出力過負荷又は出力誤り障害メッセージをＩ／Ｏバス１６０へ送信する。一実施例では、マイクロコントローラ１１４はアイドル状態となり、ユーザの介入を待つ。ＣＰ１５６が０である場合、マイクロコントローラ１１４は第２のアナログ出力データを受信し、先に説明したように出力する。
【００２９】
＋１５ボルト供給モードをイネーブルするために、ＰＤ１１６、ＰＵ１２０、Ｎ１５Ｖ１３６、ＲＡＮＧＥ１４０、ＶＯＵＴ１４４、ＤＨ１２４及びＤＬ１２８を０に設定する。すなわち、それらに対応するスイッチ１４８を開成する。Ｐ１５Ｖ１３２を１に設定する。ＳＰＩ１５８はＤＡＣ１５０に四分の一スケール出力で動作するように指令し、マイクロコントローラ１１４はＣＰ１５６を介して電気的短絡を検出する。ＣＰ１５６が１であれば、マイクロコントローラ１１４はＣＰ１５６を再度読み取る前に所定長の時間だけ待機する。再度の読み取りでＣＰ１５６が１であれば、電気的短絡が存在することになり、マイクロコントローラ１１４は短絡障害メッセージをＩ／Ｏバス１６０へ送信する。ＣＰ１５６が０であれば、電気的短絡は存在しない。
【００３０】
−１５ボルト供給モードをイネーブルするために、ＰＤ１１６、ＰＵ１２０、Ｐ１５Ｖ１３２、ＲＡＮＧＥ１４０、ＶＯＵＴ１４４、ＤＨ１２４及びＤＬ１２８を０に設定する。すなわち、それらに対応するスイッチ１４８を開成する。Ｎ１５Ｖ１３６を１に設定する。ＳＰＩ１５８は不作動状態に設定され、ＣＰ１５６は利用されない。
【００３１】
本発明を様々な特定の実施例に関して説明したが、本発明を特許請求の範囲の趣旨の範囲内で変形を加えて実施できることを当業者は了承するであろう。
【図面の簡単な説明】
【図１】 複数の入出力モジュールキャリアを含むモジュラプログラマブルロジックコントローラの平面図。
【図２】 図１に示すコントローラの一部の展開図。
【図３】 本発明の一実施例による回路のブロック線図。
【符号の説明】
１０・・・モジュラプログラマブルロジックコントローラ、１１０・・・Ｉ／Ｏモジュール、８０・・・コネクタ型Ｉ／Ｏモジュールアセンブリ、１１０・・・制御回路、１１２・・・ピン、１１４・・・マイクロコントローラ、１１６・・・プルダウン（ＰＤ）ポート、１１８・・・プルダウンスイッチアセンブリ、１２０・・・プルアップ（ＵＰ）ポート、１２２・・・プルアップスイッチアセンブリ、１２４・・・ディスクリートハイ（ＤＨ）ポート、１２６・・・ディスクリートハイスイッチアセンブリ、１２８・・・ディスクリートロー（ＤＬ）ポート、１３０・・・ディスクリートロースイッチアセンブリ、１３２・・・正１５ボルト（Ｐ１５Ｖ）ポート、１３４・・・正１５ボルトスイッチアセンブリ、１３６・・・負１５ボルト（Ｎ１５Ｖ）ポート、１３８・・・負１５ボルトスイッチアセンブリ、１４０・・・レンジ（ＲＡＮＧＥ）ポート、１４２・・・レンジスイッチアセンブリ、１４４・・・電圧アウト（ＶＯＵＴ）ポート、１４６・・・電圧アウトスイッチアセンブリ、１４８・・・スイッチ
Claims (7)
- 少なくとも１つのＩ／Ｏモジュールコネクタピン（１１２）を構成するＩ／Ｏモジュール（２８）のための制御回路（１１０）において、
前記少なくとも１つのコネクタピンの構成を少なくとも１つのポートを介して制御するプロセッサ（１１４）と、
各々のスイッチアセンブリがスイッチと対応する電圧供給手段とを含む複数のスイッチアセンブリと、
第１及び第２の入力を有し、前記プロセッサ（１１４）に前記第１及び第２の入力の比較結果のディジタル出力を提供する比較器と、
を具備し、
前記プロセッサ（１１４）は、前記スイッチ各々を開成又は閉成の状態に制御し、
前記比較器の前記第１の入力が複数の前記スイッチを介して前記複数の電圧供給手段と接続可能であり、
り、
前記比較器の前記第２の入力が前記プロセッサ（１１４）と接続するデジタル／アナログ変換器（１５０）であって、前記プロセッサ（１１４）からの指令に従って出力を変更する前記デジタル／アナログ変換器（１５０）に接続されおり、
前記スイッチアセンブリは、前記プロセッサ（１１４）が前記少なくとも１つのポートを介して、前記複数のスイッチのうちの少なくとも１つのスイッチを閉成することにより、前記少なくとも１つのコネクタピンを複数のモードのうちの１つにするように構成されている、制御回路。 - 前記プロセッサ（１１４）は前記比較器からの前記出力に対応してメッセージを前記プロセッサ（１１４）と接続する入出力バス（１６０）へ送信するように構成されており、
該メッセージは、前記少なくとも１つのコネクタピンにおける逆バイアス電力発生障害メッセージを含んでいる請求項１に記載の制御回路（１１０）。 - 少なくとも１つのコネクタピン（１１２）と、
請求項１または２に記載の制御回路（１１０）とを具備する、Ｉ／Ｏモジュール（２８）。 - 前記プロセッサ（１１４）は、前記プロセッサ（１１４）内の少なくとも１つのポートの各々の励起状態を制御することにより、前記少なくとも１つのスイッチ（１４８）の各々の構成を制御する請求項３記載のＩ／Ｏモジュール（２８）。
- 請求項３または４に記載のＩ／Ｏモジュール（８０）と、
前記Ｉ／Ｏモジュール（８０）ＣＰＵ（１２）と、
を具備する、ＰＬＣ（１０）。 - 前記プロセッサ（１１４）は前記複数のスイッチが開状態又は閉状態のいずれにあるかを制御し、
前記少なくとも１つのスイッチアセンブリはプルダウンスイッチ（１１８）、プルアップスイッチ（１２２）、ディスクリートハイスイッチ（１２６）、ディスクリートロースイッチ（１３０）、正１５ボルトスイッチ（１３４）、負１５ボルトスイッチ（１３８）、レンジスイッチ（１４２）及び電圧アウトスイッチ（１４６）のうち少なくとも１つである請求項５記載のＰＬＣ（１０）。 - 前記構成は、２４ボルト正論理ディスクリート入力モード、２４ボルト負論理ディスクリート入力モード、裸線検出を伴わない２４ボルト高電位側ディスクリート出力モード、裸線検出を伴う２４ボルト高電位側ディスクリート出力モード、２４ボルト供給モード、裸線検出を伴わない０ボルト低電位側ディスクリート出力モード、２４ボルト供給モード、裸線検出を伴う０ボルト低電位側ディスクリート出力モード、設置モード、０〜１０ボルトアナログ入力モード、０〜１０ボルト出力モードのいすれかである請求項５または６に記載のＰＬＣ（１０）。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/682060 | 2001-07-16 | ||
| US09/682,060 US6816919B2 (en) | 2001-07-16 | 2001-07-16 | Method and system for configuring input/output points |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003099105A JP2003099105A (ja) | 2003-04-04 |
| JP4405713B2 true JP4405713B2 (ja) | 2010-01-27 |
Family
ID=24738027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002204942A Expired - Fee Related JP4405713B2 (ja) | 2001-07-16 | 2002-07-15 | 入出力ポイントを構成する方法及びシステム |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6816919B2 (ja) |
| JP (1) | JP4405713B2 (ja) |
| CN (1) | CN100419603C (ja) |
| DE (1) | DE10231950B4 (ja) |
| FR (1) | FR2830640B1 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7484027B1 (en) * | 2004-09-20 | 2009-01-27 | Cypress Semiconductor Corporation | Apparatus and method for configurable device pins |
| CN101321205B (zh) * | 2007-06-06 | 2011-07-20 | 广达电脑股份有限公司 | 通信端口控制电路 |
| US8628004B2 (en) | 2010-08-20 | 2014-01-14 | Rockwell Automation Technologies, Inc. | Automation control system components with electronic keying features |
| CN102608927A (zh) * | 2012-03-07 | 2012-07-25 | 北京瀚景锦河科技有限公司 | 扩展信号量采集端口的装置 |
| DE102012007417A1 (de) | 2012-04-16 | 2013-10-17 | Festo Ag & Co. Kg | Sensormodul |
| US8806085B2 (en) | 2012-08-09 | 2014-08-12 | Ge Intelligent Platforms, Inc. | Application specific integrated circuit (ASIC) disposed in input/output module connectable to programmable logic controller (PLC) based systems having plurality of connection paths |
| EP2837978A1 (de) | 2013-08-12 | 2015-02-18 | Siemens Aktiengesellschaft | Elektronisches Steuerungsgerät zur Steuerung einer Anlage |
| CN104716526A (zh) * | 2013-12-13 | 2015-06-17 | 南京南瑞继保电气有限公司 | 一种信号端子复用的方法和装置 |
| WO2017083725A1 (en) * | 2015-11-11 | 2017-05-18 | Luminara Worldwide, Llc | Systems and methods for reducing energy requirements of an electric light |
| CN105717342B (zh) * | 2016-03-18 | 2018-10-16 | 浙江中控技术股份有限公司 | 一种模拟量电流输入采集系统 |
| US10180925B2 (en) | 2016-03-28 | 2019-01-15 | Nxp Usa, Inc. | Integrated circuit with pin level access to IO pins |
| CN106200749B (zh) * | 2016-09-26 | 2017-11-10 | 浙江中控技术股份有限公司 | 一种io控制系统 |
| WO2021112707A1 (ru) * | 2019-12-05 | 2021-06-10 | Общество С Ограниченной Ответственностью "Научно-Технический Центр Мзта" | Корпус контроллера со встроенной шиной данных |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4628397A (en) | 1984-06-04 | 1986-12-09 | General Electric Co. | Protected input/output circuitry for a programmable controller |
| US4764868A (en) | 1984-06-04 | 1988-08-16 | General Electric Co. | Distributed input/output system |
| US4593380A (en) | 1984-06-04 | 1986-06-03 | General Electric Co. | Dual function input/output for a programmable controller |
| US4814982A (en) | 1984-12-24 | 1989-03-21 | General Electric Company | Reconfigurable, multiprocessor system with protected, multiple, memories |
| US4952934A (en) * | 1989-01-25 | 1990-08-28 | Sgs-Thomson Microelectronics S.R.L. | Field programmable logic and analogic integrated circuit |
| US5511171A (en) | 1993-02-26 | 1996-04-23 | 3Com Corporation | Apparatus for live bus insertion of add-on devices |
| US5568525A (en) * | 1993-08-19 | 1996-10-22 | International Business Machines Corporation | System and method for connection of multiple protocol terminals |
| US5563526A (en) * | 1994-01-03 | 1996-10-08 | Texas Instruments Incorporated | Programmable mixed-mode integrated circuit architecture |
| US5659680A (en) | 1995-06-30 | 1997-08-19 | Micro Processor Systems, Inc. | PC compatible modular based diagnostic system |
| US5920731A (en) * | 1997-02-21 | 1999-07-06 | Vlsi Technology, Inc. | Single-housing electrical device self-configurable to connect to PCMCIA compliant or non-PCMCIA compliant host interfaces |
| US6014319A (en) | 1998-05-21 | 2000-01-11 | International Business Machines Corporation | Multi-part concurrently maintainable electronic circuit card assembly |
| US6222708B1 (en) | 1999-03-24 | 2001-04-24 | International Business Machines Corporation | Robust power connection with redundant surfaces to allow arcing for hot-plug applications in computer systems |
| EP1043662B1 (en) * | 1999-04-08 | 2002-07-31 | Microchip Technology Inc. | Apparatus and method for reconfiguring the pin assignments of one or more functional circuits in a microcontroller |
| US6892265B2 (en) * | 2001-02-14 | 2005-05-10 | Berkley Process Control, Inc. | Configurable connectorized I/O system |
| US6509758B2 (en) * | 2001-04-18 | 2003-01-21 | Cygnal Integrated Products, Inc. | IC with digital and analog circuits and mixed signal I/O pins |
-
2001
- 2001-07-16 US US09/682,060 patent/US6816919B2/en not_active Expired - Fee Related
-
2002
- 2002-07-15 JP JP2002204942A patent/JP4405713B2/ja not_active Expired - Fee Related
- 2002-07-15 DE DE10231950A patent/DE10231950B4/de not_active Expired - Fee Related
- 2002-07-16 CN CNB021261385A patent/CN100419603C/zh not_active Expired - Fee Related
- 2002-07-16 FR FR0208971A patent/FR2830640B1/fr not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003099105A (ja) | 2003-04-04 |
| CN100419603C (zh) | 2008-09-17 |
| DE10231950A1 (de) | 2003-02-13 |
| US20030014573A1 (en) | 2003-01-16 |
| FR2830640B1 (fr) | 2008-09-12 |
| DE10231950B4 (de) | 2008-11-27 |
| CN1397856A (zh) | 2003-02-19 |
| US6816919B2 (en) | 2004-11-09 |
| FR2830640A1 (fr) | 2003-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4405713B2 (ja) | 入出力ポイントを構成する方法及びシステム | |
| EP1360593B1 (en) | Configurable connectorized i/o system | |
| EP3255519B1 (en) | Laboratory sample distribution system and method of operating a laboratory sample distribution system | |
| US8339804B2 (en) | Programmable routing module | |
| US6275881B1 (en) | Device for inherently safe signal matching | |
| US8264852B2 (en) | Pluggable bases with different levels of redundancy and method for same | |
| KR100373994B1 (ko) | 컴퓨터 시스템의 보수 방법과 컴퓨터 시스템의 전력 서브 시스템 | |
| US11347195B2 (en) | Modular backplane for an industrial controller | |
| JP2013061998A (ja) | ケーブル導体に対する信号の入出力をプログラム制御するシステム | |
| US20030005196A1 (en) | Apparatus and methods for using USB in programmable logic controllers | |
| JP4648166B2 (ja) | システム電源及び電力供給システム | |
| CN110119369B (zh) | 具有可热插拔i/o单元的灵活可扩展自动化装置 | |
| US6628010B2 (en) | Parallel power system and an electronic apparatus using the power system | |
| CN107966922B (zh) | 模块化子机架中的单通道输入/输出 | |
| WO2023125108A1 (zh) | 控制器、控制系统及控制器的通讯方法 | |
| JP4902594B2 (ja) | 伝送バスとモジュール間のポイント・ツー・ポイント通信の制御装置 | |
| JP6163037B2 (ja) | 終端抵抗器接続装置 | |
| JP2002169602A (ja) | プログラマブルコントローラの汎用機能回路及び汎用ユニット | |
| US20230145749A1 (en) | Configurable media interface module | |
| RU2260835C2 (ru) | Расширяемая автоматическая система | |
| JPS6380313A (ja) | 外部記憶装置 | |
| CN114374342A (zh) | 电机驱动装置 | |
| JPH0662010A (ja) | 通信インタフェースアダプタ装置 | |
| JPH0470918A (ja) | 高機能端子台 | |
| WO2019226121A1 (en) | Control platform for connecting a computer processor with input and output control devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050712 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070821 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071010 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071127 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080111 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080311 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080328 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080507 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20080530 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090331 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090403 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090703 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090703 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090825 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091105 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121113 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121113 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131113 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |