CN100419603C - 用于配置输入/输出点的方法和系统 - Google Patents

用于配置输入/输出点的方法和系统 Download PDF

Info

Publication number
CN100419603C
CN100419603C CNB021261385A CN02126138A CN100419603C CN 100419603 C CN100419603 C CN 100419603C CN B021261385 A CNB021261385 A CN B021261385A CN 02126138 A CN02126138 A CN 02126138A CN 100419603 C CN100419603 C CN 100419603C
Authority
CN
China
Prior art keywords
switch
port
module
output
discrete
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB021261385A
Other languages
English (en)
Other versions
CN1397856A (zh
Inventor
R·E·加雷斯
E·M·图尔瑙
D·J·赫林克斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intelligent Platforms LLC
Original Assignee
GE Fanuc Automation North America Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GE Fanuc Automation North America Inc filed Critical GE Fanuc Automation North America Inc
Publication of CN1397856A publication Critical patent/CN1397856A/zh
Application granted granted Critical
Publication of CN100419603C publication Critical patent/CN100419603C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Programmable Controllers (AREA)

Abstract

提供了一个用于配置至少一个I/O模块连接引脚(112)的控制电路(110)。该电路包含至少一个控制至少一个引脚的一个配置的端口。

Description

用于配置输入/输出点的方法和系统
技术领域
这个发明通常涉及输入/输出模块，尤其涉及一种用于在一个输入/输出模块中配置输入/输出点的方法和系统。
背景技术
输入/输出(I/O)模块被用来连接诸如一个可编程逻辑控制器(PLC)之类的设备到一个机器接口，以便使该PLC能够控制该机器。一般地，当用户安装I/O模块时，他们分别把每个正被控制的点接线到特定的I/O点。有一个与处理这个接线相关联的花费，而且该接线产生了多个错误的机会，并增加了总体的安装成本。由于在该模块中的每个点都被单独接线了，以把该I/O模块连接到该机器接口，所以使用了一个为该特定接线的I/O模块定制的电缆。因此，为了连接不同的机器接口到同一个I/O模块，使用了多个定制的电缆接头。这些定制电缆是操作该机器的一个额外开支，而且由于多个电缆被用于多个机器，所以当该电缆不被使用时就会丢失或者被损害。
发明内容
在一个方面，提供了一个用于配置至少一个I/O模块连接器引脚的控制电路。该电路包含至少一个用于控制至少一个引脚的一个配置的端口。
在另一个方面，提供了一个包含至少一个连接器引脚和一个控制电路的I/O模块，其中该控制电路包含多个开关。这些开关控制该至少一个引脚的一个配置。
在另一个方面，提供了一个包含一个CPU和一个I/O模块的PLC。该I/O模块包含至少一个连接器引脚和一个控制电路。该控制电路包含多个端口。该至少一个连接器引脚的一个配置由所述端口的一个激发状态所确定。
在一个进一步的方面，提供了一种利用一个控制电路来配置至少一个连接器引脚的方法。该控制电路包含至少一个端口。该方法包含：向至少一个端口提供一个激发状态，并且利用该至少一个端口的激发状态控制该至少一个连接器引脚的一个配置。
附图说明
图1是包含多个输入/输出模块载体的一个模块化可编程逻辑控制器的一个俯视图。
图2是在图1中显示的控制器的一部分的一个分解图。
图3是依据本发明一个实施例的一个电路的一个框图。
具体实施方式
在一个实施例中，提供了一个用于一个I/O模块的连接器系统，该系统包含一个电路，该电路通过如下详细描述的那样控制多个开关的一个位置，支持把在一个I/O模块上的至少一个点配置为一个离散的输入或者输出、一个模拟的输入或者输出、电源、以及接地中的任何一个。该系统允许一个用户使用一个标准电缆来把该I/O模块连接到多个机器接口，即使该机器接口包含不同的引脚配置。更特别地是，以及在一个实施例中，一个I/O模块I/O连接器中的每个引脚是可配置的，以允许该I/O模块要求与该机器接口要求相匹配。此外，在该I/O连接器中的至少一个引脚可配置为离散输入或者输出、模拟输入或者输出、电源、以及接地。
图1是一个模块化可编程序逻辑控制器10的一个俯视图，该控制器10包含一个连接到多个连接器型I/O模块载体14的CPU 12、多个I/O终端型载体16、以及安装在7.5毫米X35毫米DIN轨道20的一部分上的一个功率放大器18，其中该轨道20是电接地的而且具有一个导电的抗腐蚀面22。为了抗振DIN轨道20可以安装在一个面板(没有显示)上，而且I/O模块载体14、16可以被进一步安装在该面板上，用于最大抵抗机械振动和冲击。
CPU 12包含：串行端口24，用于与外部计算机和控制(没有显示)进行连接和联网；以及多个LED 26，用于指示CPU 12的探作特性。用于模块操作的电源由直接安装到CPU 12的一个电源(没有显示)提供。如果必要的话可以为一个选择的应用提供功率放大器18，但是在多数情况下这是不需要的。虽然如图所示有六个I/O模块载体14、16以及I/O模块28连接到CPU 12，但是应当注意到，应一个给定应用的要求，CPU 12可以操作为一个用于或多或少的I/O模块载体14、16以及不同的I/O模块28的组合的系统控制器。此外，在本发明的范围内，除所显示和描述的以外的其它附件和组件可以在一个给定应用中使用。例如，一个VERSAMAX系统CPU可以操作为一个用于多达八个的I/O模块载体和提供了多达256个本地I/O点的I/O模块的系统控制器，并且支持大量由Virginia，Charlottesvitle的GE FanucAutomation公司提供的组件和附件。
每一个模块载体14、16与一个适于一个特定目的的可替换I/O模块28连接，而且每个I/O模块载体14、16都包含多个紧邻相应的I/O模块28的终端连接30。终端型模块载体16包含用于连接到I/O设备(没有显示)的螺旋终端32，而连接器型模块载体14包含用于连接一个I/O电缆(没有显示)的引脚连接器34，其中该I/O电缆进一步连接到具有终端连接用于连接到I/O设备的插入终端(没有显示)。可以提供另外的终端连接用于额外的用于I/O设备的接线连接，例如具有一个连接到终端型载体16中的一个的辅助接线板36。
图2是一个连接器型I/O模块组件80的分解图，该组件80包含一个连接器型I/O模块载体14、一个I/O模块28、一个I/O电缆82以及一个插入接线盒84。连接器型I/O模块载体14包含一个主要插座连接86以及一个适于接收I/O模块28的引脚连接(未显示)的辅助插座连接88。在I/O模块载体14上的按键拨号盘90用来确保一个正确的模块类型被安装在I/O模块载体14上，这通过操作每个拨号盘90以匹配在I/O模块的下侧(没有显示)发现的工厂键控设置、例如对应于每个拨号盘的一个号码和字母来实现。T形键槽92位于紧邻辅助连接插座88处，以接收在I/O模块28下侧上的互补的凸出部分(没有显示)并且确保该I/O模块引脚连接分别以一种直线或者水平方式插入到主要86以及辅助88连接插座中。闩锁94位于紧邻主要连接插座86处，以固定I/O模块载体14和I/O模块28的连接。
主要86和辅助88连接插座中的每一个都分别包含为16个I/O点、为总共32个I/O点而设计的连接。第一个引脚插座连接器96位于紧邻主要86和辅助88连接插座处，用于一个连接I/O电缆82，该电缆82连接到在插入接线盒84上的第二引脚插座连接器98。主要接线板100和辅助接线板102位于在插入接线盒84上的第二引脚插座连接器98下面，用于使I/O点连接到达I/O设备(没有显示)。主要接线板100与主要连接插座86电相关，而辅助接线板102与辅助连接插座88电相关。每个接线板100、102都包含十八个螺丝接线端104、十六个螺丝接线端用于连接到十六个I/O点以及两个公共/电源螺丝接线端。
I/O模块28被设计成能容纳16个I/O点，而不是典型的32个I/O点，以减少电路密度、减少功率损耗、以及降低成本。因此，仅仅一部分的I/O模块载体I/O点实际上由I/O模块28使用。因此，在I/O模块载体14中未使用的I/O点、以及在第一96以及第二98引脚插座连接器上的相关接线端连接是开路的，其中这些相关的接线端连接反过来经由I/O电缆82连接到插入接线盒接线板100、102。因此，仅仅与在I/O模块载体14中的I/O点相关联的实际上由I/O模块28使用，并且经由I/O电缆82连接到接线板100、102的接线端可以用于接线连接。因此，通常需要一个或多个辅助接线板36(在图1中显示)连接到插入接线盒84用于从I/O设备到达地线。
虽然图2说明了I/O模块载体组件的一个特定实施例，但是可以考虑其它类型的I/O模块载体和I/O模块，诸如由Virginia，Charlottesville的GE Fanuc Automation公司提供的那些就能够结合本发明被使用。
图3是依据本发明一个实施例的一个电路110的一个框图。电路110包含一个引脚112，而且电路110是可配置的从而使引脚112能够执行以下说明的各种功能。一个PLC(没有显示)一般具有四个可以连接到一个用户设备的插脚。使用用于四个插脚中每一个的电路110允许每个引脚执行各种功能，以便使得一个标准电缆能够连接该PLC到用户设备。
电路110包含一个微型控制器114，该微型控制器114包含：一个下拉(PD)端口116，用于控制电路110的下拉开关组件118；以及一个上拉(PU)端口120，用于控制电路110的上拉开关组件122。一个离散高(DH)端口124控制一个离散高开关组件126，而一个离散低(DL)端口128控制电路110的一个离散低(Discrete Low)开关组件130。一个正15伏(P15V)端口132控制一个正15伏开关组件134，而一个负15伏(N15V)端口136控制电路110的一个负15伏开关组件138。一个量程(RANGE)端口140控制一个量程开关组件142，而一个电压输出(VOUT)端口144控制电路110的一个电压输出开关组件146。更具体地说，每个开关组件118、122、126、130、134、138、142、以及146都包含一个开关148，而每个端口116、120、124、128、132、136、140、以及144都控制一个相应的开关148。电路110还包含一个四通道八位的数模转换器(DAC)150，以及一个比较器152。比较器152的一个输出154连接到微型控制器114的一个比较器端口(CP)156。微型控制器114还包含一个串行外围接口(SPI)156，该SPI 156具有用于数据输入(DIN)158、串行时钟(SCLK)160、以及两个芯片选择(CS_)162的引脚。如在这里使用的那样，术语微型控制器不仅仅局限于那些在本技术领域中被称为微型控制器的集成电路，而是广泛地指微型控制器、处理器、计算机、微型计算机、专用集成电路、及其它可编程电路。
在使用中，电路110是可配置的，从而使得引脚112可被用于各种模式，诸如，例如而不是局限于，一个高阻抗模式、一个24伏正逻辑离散输入模式、一个24伏负逻辑离散输入模式、一个不具有断线探测的24伏高压端离散输出模式、一个具有断线检测的24伏高压端离散输出模式、一个24伏供电模式、一个不具有断线检测的零伏低压端离散输出模式、一个24伏供电模式、一个具有断线检测的零伏低压端离散输出模式、一个接地模式、一个零到10伏模拟输入模式、一个零到10伏输出模式、+15伏供电模式、以及一个-15伏供电模式。在一个实施例中，使用了执行以下功能的软件来配置该I/O连接器引脚。此外该电路开关的开关状态控制该引脚是一个离散输入或者输出、一个模拟输入或者输出，一个电源、以及一个地端。
为了允许该高阻抗模式，PD 116、PU 120、P15V 132、N15V 136、RANGE 140、VOUT 144、DH 124、以及DL 128被设置为零，这就是说相应的开关148是打开的。SPI 158命令DAC 150以中规模输出工作，而且微型控制器114经由CP 156检测在引脚112处有没有反向偏置电源存在。如果CP 156是1，则在引脚112处没有反向偏置的电源。如果CP 156为零，则在引脚112处存在一个反向偏置的电源，而且微型控制器114传送一个反向偏置电源存在故障消息到一条输入/输出(I/O)总线160。
为了允许24伏正逻辑离散输入模式，PU 120、P15V 132、N15V136、RANGE 140、VOUT 144、DH 124以及DL 128被设置为零。PD 116被设置为1，这就是说PD开关组件118的开关148是闭合的。SPI 158命令DAC 150以中规模输出操作，而且微型控制器114经由CP 156检测输入数据。CP 156使用一个输入滤波进行读取，而且如果CP 156是1则该离散输入数据是零。如果CP 156是零则该离散输入数据是1。CP 156的连续读取产生一个离散输入数据流，微型控制器114把该数据流传送到I/O总线160。
为了允许24伏负逻辑离散输入模式，PD 116、P15V 132、N15V136、RANGE 140、VOUT 144、DH 124以及DL 128被设置为零。PU 120被设置为1，这就是说PU开关组件122的开关148是闭合的。SPI 158命令DAC 150以中规模输出操作，而且微型控制器114经由CP 156检测输入数据。CP 156使用一个输入滤波进行读取，而且如果CP 156是1则该离散输入数据是1。如果CP156是零则该离散输入数据是零。CP 156的连续读取产生一个离散输入数据流，微型控制器114把该数据流传送到I/O总线160。
为了允许不具有断线检测的24伏高压端离散输出模式，PD 116、PU 120、P15V 132、N15V 136、RANGE 140、VOUT 144、以及DL 128被设置为零。DH 124被设置为X，这意味着没有控制。SPI 158命令DAC 150以中规模输出操作，而且微型控制器114从I/O总线160接收一个输出数据值(零或者1)。微型控制器114把DH 124设置为等于接收的数据值，并且读取CP 156。如果DH 124是1且CP 156是1，则微型控制器114等待一个预定的时间量并且第二次读取CP 156。在一个实施例中，该等待时间大约为100微秒。如果在第二次读取时CP156是1，则微型控制器114把DH 124设置为零，并且传送一个短路或者失败的开关故障消息到I/O总线160。在一个实施例中，微型控制器114然后空闲并且等候用户干预。如果在第二次读取中CP 156为零，则微型控制器114接收第二个输出数据值，并且把DH 24设置为第二个值重复上面描述的处理过程。
为了允许具有断线检测的24伏高压端离散输出模式，PD 116、P15V132、N15V 136、RANGE 140、VOUT 144、以及DL 128被设置为零。PU 120被设置为1，而且DH 124被设置为X。SPI 158命令DAC 150以中规模输出操作，而且微型控制器114从I/O总线160接收一个输出数据值(要么零要么一)。微型控制器114把DH 124设置为等于接收的数据值，并且读取CP 156。如果DH 124是1而且CP 156是1，则微型控制器114等待一个预定的时间量并且第二次读取CP 156。在一个实施例中，该等待时间大约为100微秒。如果在第二次读取中CP156是1，则微型控制器114把DH 124设置为零，并且传送一个短路或者失败的开关故障消息到I/O总线160。在一个实施例中，微型控制器114然后空闲并且等候用户干预。如果，在第一次读取中CP 156为零并且DH 124为零，则微型控制器114等待一个预定的时间量并且第二次读取CP 156。在一个实施例中，该预定的时间量大约为100微秒。如果CP 156在第二次读取中为零(紧接着其中DH 124为零且CP156为零的第一次读取)，则微型控制器114传送一个断线故障到I/O总线160，并且接收第二个输出数据值，并且设置DH 124为第二个值，以重复上述处理过程。如果在第二次读取中CP 156为1(紧接着其中DH 124为零且CP 156为零的第一次读取)，则微型控制器114接收第二个输出数据值并且设置DH 124为第二个值，以重复上述处理过程。
为了允许该24伏供电模式，PD 116、PU 120、P15V 132、N15V 136、RANGE 140、VOUT 144、以及DL 128被设置为零，这就是说相应的开关148是打开的。DH 124被设置为1。SPI 158命令DAC 150以中规模输出操作，而且微型控制器114经由CP 156检测一个电短路。如果CP156为1，则微型控制器114在第二次读取CP 156之前等待一个预定的时间量。如果在第二次读取时CP 156为1，则存在一个电短路，并且微型控制器114在I/O总线160上传送一个短路故障，并且，在一个实施例中，微型控制器设置DH 124为零。如果CP 156为零则没有电短路。
为了允许不具有断线检测的零伏低压端离散输出模式，PD 116、PU 120、P15V 132、N15V 136、RANGE 140、VOUT 144、以及DH124被设置为零。DL 128被设置为X，其意味着没有控制。SPI 158命令DAC 150以中规模输出操作，而且微型控制器114从I/O总线160接收一个输出数据值(要么零要么一)。微型控制器114把DL 128设置为等于接收的数据值，并且读取CP 156。如果DL 128是1且CP 156是零，则微型控制器114等待一个预定的时间量并且第二次读取CP156。在一个实施例中，该等待时间大约为100微秒。如果在第二次读取中CP 156是零，则微型控制器114把DL 128设置为零，并且传送一个短路或者失败的开关故障消息到I/O总线160。在一个实施例中，微型控制器114然后空闲并且等候用户干预。如果在第二次读取中CP 156为零，则微型控制器114接收第二个输出数据值，并且把DL128设置为第二个值，以重复上面描述的处理过程。
为了允许具有断线检测的零伏低压端离散输出模式，PU 120、P15V132、N15V 136、RANGE 140、VOUT 144、以及DH124被设置为零。PD116被设置为1，而且DL 128被设置为X。SPI 158命令DAC 150以中规模输出操作，而且微型控制器114从I/O总线160接收一个输出数据值(零或者1)。微型控制器114把DL 128设置为等于接收的数据值，并且读取CP 156。如果DL 128是1而且CP 156是零，则微型控制器114等待一个预定的时间量并且第二次读取CP 156。在一个实施例中，该等待时间大约为100微秒。如果在第二次读取中CP 156是零，则微型控制器114把DL 128设置为零，并且传送一个短路或者失败的开关故障消息到I/O总线160。在一个实施例中，微型控制器114然后空闲并且等候用户干预。如果，在第一次读取中CP 156为1且DL 128为零，则微型控制器114等待一个预定的时间量并且第二次读取CP156。在一个实施例中，该预定的时间量大约为100微秒。如果在第二次读取中CP 156为1(紧接着其中DL 128为零且CP 156为1的第一次读取)，则微型控制器114传送一个断线故障到I/O总线160，并且接收第二个输出数据值，并且设置DL 128为第二个值，以重复上述处理过程。如果在第二次读取中CP 156为零(紧接着其中DL 128为零且CP 156为1的第一次读取)，则微型控制器114接收第二次输出的数据值，并且设置DL 128为第二个值，以重复上述处理过程。
为了允许接地模式，PD 116、PU 120、P15V 132、N15V 136、RANGE140、VOUT 144、以及DH 124被设置为零，这就是说，相应的开关148是打开的。DL 128被设置为1，这就是说相应的开关148是闭合的。SPI 158命令DAC 150以中规模输出操作，而且微型控制器114经由CP 156检测一个短路的存在。如果CP156为零，则微型控制器114等待一个预定的时间量并且第二次读取CP 156。如果在第二次读取中CP156为零，则微型控制器114传送一个短路故障消息到I/O总线160。
为了允许零到10伏模拟输入模式，PD 116、PU 120、P15V 132、N15V 136、VOUT 144、DH 124以及DL 128被设置为零。RANGE 136被设置为1，这意味着相应的开关148是闭合的。SPI 158通过一个逐次逼近算法命令DAC 150。微型控制器114使用该逐次逼近算法来确定一个模拟输入电压。微型控制器114清除一个DAC命令数据值以及一个N次循环计数值。在设置DAC的一个命令位(11-N)为1之后，微型控制器114传送一个DAC命令字到DAC 150。微型控制器等待一个预定量时间，其在一个实施例中是十微秒，并且读取CP 156。如果CP 156为1，则DAC命令位(11-N循环)被设置为零。微型控制器114然后递增N。当N为12时，则一个模拟输入值被设置为等于该DAC命令值，并且微型控制器114传送该模拟输入值到I/O总线160。该DAC命令数据值和该N次循环计数值被清除了，而且第二个DAC命令可以如上所述被传输到DAC 150。
为了允许零到10伏模拟输出模式，PD 116、PU 120、P15V 132、N15V 136、DH 124以及DL 128被设置为零。RANGE 136和VOUT 144被设置为1，这意味着相应的开关148是闭合的。当期望时，SPI 158命令DAC 150输出，并且使用CP 156来检测一个电短路的存在与否。微型控制器114从I/O总线160接收一个模拟输出数据并且命令DAC150输出该接收的模拟输出数据。微型控制器114等待一个预定时间然后读取CP 156。在一个实施例中，该预定时间大约为100微秒。如果CP 156为1且该DAC输出大于一个预定值，则微型控制器114在第二次读取CP 156之前等待一个预定的时间量。在一个实施例中，该预定的时间量大约为100微秒。如果在第二次读取时CP 156为1，则微型控制器114命令DAC 150为零，并且传送一个模拟输出覆盖或者失败的输出故障消息到I/O总线160。在一个实施例中，微型控制器114然后空闲并且等待用户干预。当CP 156为零时，微型控制器114如上所述接收第二个模拟输出数据并且输出。
为了允许该+15伏供电模式，PD 116、PU 120、N15V 136、RANGE140、VOUT 144、DH 124、以及DL 128被设置为零，这就是说相应的开关148是打开的。P15V 132被设置为1。SPI 158命令DAC 150以四分之一规模输出进行操作，而且微型控制器114经由CP 156检测一个电短路。如果CP156为1，则微型控制器114在第二次读取CP 156之前等待一个预定的时间量。如果在第二次读取中CP 156为1，则存在一个电短路，并且微型控制器114在I/O总线160上传送一个短路故障。如果CP 156为零则没有电短路。
为了允许该-15伏供电模式，PD 116、PU 120、P15V 132、RANGE140、VOUT 144、DH 124、以及DL 128被设置为零，这就是说相应的开关148是打开的。N15V 136被设置为1。SPI 158被设置为无效的，并且不使用CP 156。
虽然本发明已经依据各种特定实施例进行了描述，但是本技术领域技术人员将会意识到：能够在该权利要求的精神和范围之内实践对本发明进行修改。
用于配置输入/输出点的方法和系统组件列表
  10   模块化可编程逻辑控制器
  12   CPU
  14   I/O模块载体
  16   I/O终端类型载体
  18   功率放大器
  20   DIN轨道
  22   抗腐蚀面
  24   串行端口
  26   LEDs
  28   I/O模块
  30   接线端连接
  32   螺旋接线端
  34   插头连接器
  36   辅助接线板
  80   I/O模块组件
  82   I/O电缆
  84   接线盒
  86   主要插座连接
  88   辅助插座连接
  90   按键拨号盘
  92   键槽
  94   闩锁
  96   第一引脚插座连接器
  98   第二引脚插座连接器
  100   主要接线板
  102   辅助接线板
  104   螺旋接线端
  110   电路
  112   引脚
  114   微型控制器
  116   下拉(PD)端口
  118   下拉开关组件
  120   上拉(UP)端口
  122   上拉开关组件
  124   离散高(DH)端口
  126   离散高开关组件
  128   离散低(PL)端口
  130   离散低开关组件
  132   正15伏端口
  134   正15伏开关组件
  136   负15伏端口
  138   负15伏开关组件
  140   量程端口
  142   量程开关组件
  144   电压输出端口
  146   电压输出开关组件
  148   开关
  150   数模转换器
  152   比较器
  154   输出
  156   比较器端口(CP)
  156   串行外围接口
  158   数据输入
  160   串行时钟
  161   输入/输出总线
  162   芯片选择

Claims (26)

1. 一个用于配置至少一个I/O模块的控制电路(110)，所述I/O模块具有多个连接器引脚，所述电路包含：
处理器(114)，用于控制所述引脚的各自对应的多个端口的一个配置，所述端口包括下列配置的至少一个：一个下拉(PD)端口(116)、一个上拉(PU)端口(120)、一个离散高(DH)端口(124)、一个离散低(DL)端口(128)、一个正电压(P15V)端口(132)、一个负电压(N15V)端口(136)、一个量程(RANGE)端口(140)、以及一个电压输出(VOUT)端口(144)；
所述控制电路利用一个单一数模转换器(DAC)(150)对于每一个所述引脚实现离散数字模式和模拟模式；以及
比较器(152)，配置成给所述处理器提供输出(154)，其中所述比较器的一个输入耦合到多个开关组件(118，122，126，130，134，138，142，146)和电源电压，所述开关组件包括多个开关，所述开关组件配置成以多个模式之一操作所述引脚的任何一个。
2. 如权利要求1所述的一个控制电路，具有控制一个相应的所述开关是在一个打开状态还是在一个闭合状态的一个端口。
3. 如权利要求2所述的一个控制电路，其特征在于：所述开关组件包含下列开关之一：一个下拉开关(118)、一个上拉开关(122)、一个离散高开关(126)、一个离散低开关(130)，一个正电压开关(134)、一个负电压开关(138)、一个量程开关(142)、以及一个电压输出开关(146)。
4. 如权利要求1所述的一个控制电路，其特征在于：所述多个开关组件的配置确定所述引脚的任何一个的配置。
5. 如权利要求1所述的一个控制电路，其特征在于：所述处理器配置成通过一个输入/输出总线(161)发送与输出对应的消息。
6. 如权利要求5所述的一个控制电路，其特征在于：所述消息包括在所述引脚之一处没有反向偏置电源存在和在所述引脚之一处有反向偏置电源存在之一。
7. 一个I/O模块(28)，包含：
多个连接器引脚(112)；
一个包含有多个固态开关(148)的控制电路(110)，所述固态开关操作以控制所述引脚的一个配置；和
比较器(152)，配置成给定位在该电路中的一个处理器(114)提供输出，其中所述比较器的一个输入耦合到多个开关组件(118，122，126，130，134，138，142，146)和电源电压，所述开关组件包括所述多个固态开关，所述开关组件配置成以多个模式操作所述引脚的任何一个。
8. 如权利要求7所述的I/O模块，其特征在于所述处理器控制所述多个开关的相应一个开关的配置。
9. 如权利要求8所述的I/O模块，其特征在于：所述处理器控制位于该处理器内的多个端口之一的一个激励状态，通过控制每一个端口的激励状态所述处理器控制所述多个开关的相应一个开关的一个状态。
10. 如权利要求9所述的I/O模块，其特征在于：所述多个端口包含下列之一：一个下拉端口(116)、一个上拉端口(12O)、一个离散高端口(124)、一个离散低端口(128)、一个正电压端口(132)、一个负电压端口(136)、一个量程端口(140)、以及一个电压输出端口(144)。
11. 如权利要求7所述的I/O模块，其特征在于：所述开关包含下列之一：一个下拉开关(118)、一个上拉开关(122)、一个离散高开关(126)、一个离散低开关(130)，一个正电压开关(134)、一个负电压开关(138)、一个量程开关(142)、以及一个电压输出开关(146)。
12. 如权利要求7所述的I/O模块，其特征在于：所述处理器配置成通过一个输入/输出总线(161)发送与输出对应的消息。
13. 如权利要求12所述的I/O模块，其特征在于：所述消息包括在所述引脚之一处没有反向偏置电源存在和在所述引脚之一处有反向偏置电源存在之一。
14. 一种PLC，包含：
一个CPU(12)；
一个耦合到该CPU的I/O模块(80)，该模块包含多个连接器引脚和一个控制电路，其中该控制电路包含多个端口，由包括所述多个端口的一个处理器确定所述多个连接器引脚之一的一个配置；以及
比较器，配置成给所述处理器提供输出，其中所述比较器的一个输入耦合到多个开关组件和电源电压，所述开关组件包括多个开关，所述开关组件配置成以多个模式之一操作所述连接器引脚之一。
15. 如权利要求14所述的PLC，其特征在于：所述多个端口包含下列之一：一个下拉端口(116)、一个上拉端口(120)、一个离散高端口(124)、一个离散低端口(128)、一个正电压端口(132)、一个负电压端口(136)、一个量程端口(140)、以及一个电压输出端口(144)。
16. 如权利要求14所述的PLC，具有控制一个相应的所述开关是在一个打开状态还是在一个闭合状态的一个端口。
17. 如权利要求16所述的PLC，其特征在于：所述开关包含下列之一：一个下拉开关(118)、一个上拉开关(122)、一个离散高开关(126)、一个离散低开关(130)，一个正电压开关(134)、一个负电压开关(138)、一个量程开关(142)、以及一个电压输出开关(146)。
18. 如权利要求16所述的PLC，其特征在于：所述一个开关组件的配置确定所述一个连接器引脚(112)的配置。
19. 如权利要求14所述的PLC，其特征在于：所述处理器配置成通过一个输入/输出总线(161)发送与输出对应的消息。
20. 如权利要求19所述的PLC，其特征在于：所述消息包括在所述引脚之一处没有反向偏置电源存在和在所述引脚之一处有反向偏置电源存在之一。
21. 一种用于使用一个控制电路配置多个连接器引脚之一的方法，其中该控制电路包含多个端口之一，所述方法包含：
向多个端口之一提供一个激励状态；
使用包括多个端口之一的处理器控制所述多个连接器引脚之一的一个配置；
将来自一个比较器的输出提供给所述处理器；
将所述比较器的一个输入耦合到多个开关组件和电源电压，所述开关组件包括多个开关，所述开关组件配置成以多个模式之一操作所述连接器引脚之一；以及
使用一个单一数模转换器对于每一个所述引脚实现离散数字模式和模拟模式。
22. 如权利要求21所述的方法，包括：
使用所述端口之一的激励状态来控制所述多个开关之一是在一个打开状态还是在一个闭合状态；以及
使用所述多个开关之一的状态控制所述多个连接器引脚之一的一个配置。
23. 如权利要求21所述的方法，其特征在于：所述开关组件之一包含一个下拉开关、一个上拉开关、一个离散高开关、一个离散低开关，一个正电压开关、一个负电压开关、一个量程开关、以及一个电压输出开关中的一个。
24. 如权利要求21所述的方法，其特征在于：所述多个端口包含下列之一：一个下拉端口、一个上拉端口、一个离散高端口、一个离散低端口、一个正电压端口、一个负电压端口、一个量程端口、以及一个电压输出端口。
25. 如权利要求21所述的方法，包括通过一个输入/输出总线发送与输出对应的一个消息。
26. 如权利要求25所述的方法，其特征在于：所述发送一个消息包括发送含有在一个所述连接器引脚之一处没有反向偏置电源存在和在一个所述连接器引脚之一处有反向偏置电源存在之一的消息。
CNB021261385A 2001-07-16 2002-07-16 用于配置输入/输出点的方法和系统 Expired - Fee Related CN100419603C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/682060 2001-07-16
US09/682,060 US6816919B2 (en) 2001-07-16 2001-07-16 Method and system for configuring input/output points

Publications (2)

Publication Number Publication Date
CN1397856A CN1397856A (zh) 2003-02-19
CN100419603C true CN100419603C (zh) 2008-09-17

Family

ID=24738027

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021261385A Expired - Fee Related CN100419603C (zh) 2001-07-16 2002-07-16 用于配置输入/输出点的方法和系统

Country Status (5)

Country Link
US (1) US6816919B2 (zh)
JP (1) JP4405713B2 (zh)
CN (1) CN100419603C (zh)
DE (1) DE10231950B4 (zh)
FR (1) FR2830640B1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7484027B1 (en) * 2004-09-20 2009-01-27 Cypress Semiconductor Corporation Apparatus and method for configurable device pins
CN101321205B (zh) * 2007-06-06 2011-07-20 广达电脑股份有限公司 通信端口控制电路
US8579639B2 (en) 2010-08-20 2013-11-12 Rockwell Automation Technologies, Inc. Systems and methods for coupling input/output devices
CN102608927A (zh) * 2012-03-07 2012-07-25 北京瀚景锦河科技有限公司 扩展信号量采集端口的装置
DE102012007417A1 (de) 2012-04-16 2013-10-17 Festo Ag & Co. Kg Sensormodul
US8806085B2 (en) 2012-08-09 2014-08-12 Ge Intelligent Platforms, Inc. Application specific integrated circuit (ASIC) disposed in input/output module connectable to programmable logic controller (PLC) based systems having plurality of connection paths
EP2837978A1 (de) 2013-08-12 2015-02-18 Siemens Aktiengesellschaft Elektronisches Steuerungsgerät zur Steuerung einer Anlage
CN104716526A (zh) * 2013-12-13 2015-06-17 南京南瑞继保电气有限公司 一种信号端子复用的方法和装置
WO2017083725A1 (en) * 2015-11-11 2017-05-18 Luminara Worldwide, Llc Systems and methods for reducing energy requirements of an electric light
CN105717342B (zh) * 2016-03-18 2018-10-16 浙江中控技术股份有限公司 一种模拟量电流输入采集系统
US10180925B2 (en) 2016-03-28 2019-01-15 Nxp Usa, Inc. Integrated circuit with pin level access to IO pins
CN106200749B (zh) * 2016-09-26 2017-11-10 浙江中控技术股份有限公司 一种io控制系统
WO2021112707A1 (ru) * 2019-12-05 2021-06-10 Общество С Ограниченной Ответственностью "Научно-Технический Центр Мзта" Корпус контроллера со встроенной шиной данных

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4952934A (en) * 1989-01-25 1990-08-28 Sgs-Thomson Microelectronics S.R.L. Field programmable logic and analogic integrated circuit
EP0639916A2 (en) * 1993-08-19 1995-02-22 International Business Machines Corporation System and method for connection of multiple protocol terminals
EP0860781A2 (en) * 1997-02-21 1998-08-26 Vlsi Technology, Inc. Multiple interface connection device and method for reconfiguring standard PC-card interface
EP1043662A1 (en) * 1999-04-08 2000-10-11 Microchip Technology Inc. Apparatus and method for reconfiguring the pin assignments of one or more functinal circuits in a microcontroller

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4628397A (en) 1984-06-04 1986-12-09 General Electric Co. Protected input/output circuitry for a programmable controller
US4593380A (en) 1984-06-04 1986-06-03 General Electric Co. Dual function input/output for a programmable controller
US4764868A (en) 1984-06-04 1988-08-16 General Electric Co. Distributed input/output system
US4814982A (en) 1984-12-24 1989-03-21 General Electric Company Reconfigurable, multiprocessor system with protected, multiple, memories
US5511171A (en) 1993-02-26 1996-04-23 3Com Corporation Apparatus for live bus insertion of add-on devices
US5563526A (en) * 1994-01-03 1996-10-08 Texas Instruments Incorporated Programmable mixed-mode integrated circuit architecture
US5659680A (en) 1995-06-30 1997-08-19 Micro Processor Systems, Inc. PC compatible modular based diagnostic system
US6014319A (en) 1998-05-21 2000-01-11 International Business Machines Corporation Multi-part concurrently maintainable electronic circuit card assembly
US6222708B1 (en) 1999-03-24 2001-04-24 International Business Machines Corporation Robust power connection with redundant surfaces to allow arcing for hot-plug applications in computer systems
US6892265B2 (en) * 2001-02-14 2005-05-10 Berkley Process Control, Inc. Configurable connectorized I/O system
US6509758B2 (en) * 2001-04-18 2003-01-21 Cygnal Integrated Products, Inc. IC with digital and analog circuits and mixed signal I/O pins

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4952934A (en) * 1989-01-25 1990-08-28 Sgs-Thomson Microelectronics S.R.L. Field programmable logic and analogic integrated circuit
EP0639916A2 (en) * 1993-08-19 1995-02-22 International Business Machines Corporation System and method for connection of multiple protocol terminals
EP0860781A2 (en) * 1997-02-21 1998-08-26 Vlsi Technology, Inc. Multiple interface connection device and method for reconfiguring standard PC-card interface
EP1043662A1 (en) * 1999-04-08 2000-10-11 Microchip Technology Inc. Apparatus and method for reconfiguring the pin assignments of one or more functinal circuits in a microcontroller

Also Published As

Publication number Publication date
FR2830640B1 (fr) 2008-09-12
JP2003099105A (ja) 2003-04-04
JP4405713B2 (ja) 2010-01-27
DE10231950A1 (de) 2003-02-13
CN1397856A (zh) 2003-02-19
FR2830640A1 (fr) 2003-04-11
US6816919B2 (en) 2004-11-09
DE10231950B4 (de) 2008-11-27
US20030014573A1 (en) 2003-01-16

Similar Documents

Publication Publication Date Title
CN100419603C (zh) 用于配置输入/输出点的方法和系统
US6857896B2 (en) Smart connect electrical receptacle assembly
US8339804B2 (en) Programmable routing module
CN100451889C (zh) 可编程逻辑控制器、其扩展模块和其硬件扩展方法
US20100268850A1 (en) Modular I/O System With Automated Commissioning
US20200333758A1 (en) Modular Backplane for an Industrial Controller
WO1991004539A1 (en) Flexible module interconnect system
US4789792A (en) Feeding of matching circuit
US20030005196A1 (en) Apparatus and methods for using USB in programmable logic controllers
CN111182722B (zh) 一种模块化拼接的mcu应用电路板
US5644730A (en) Dual mode binary sensor for bus operation
CN110119369B (zh) 具有可热插拔i/o单元的灵活可扩展自动化装置
CN100490450C (zh) 以太网光电接口复用的一种实现系统
CN115516388A (zh) 提供高空间效率输入/输出接口的可编程逻辑控制器
WO2023125108A1 (zh) 控制器、控制系统及控制器的通讯方法
CN112799336B (zh) 基于边缘计算的模块化采集终端及通信识别方法
US7064961B2 (en) Communication device
CN115173107A (zh) 一种网络接口扩展装置、总线模块及其网络接口扩展方法
CN105653483B (zh) 串联式大规模usb扩展装置及工作方法、系统
EP0526211B1 (en) A data communication unit
CN219496943U (zh) 一种多协议、可扩展的一体化远程io模块
CN215682331U (zh) 一种嵌入式以太网交换机插件
CN213146900U (zh) 通信装置和空调系统
EP0503967A1 (en) High density modular power switch drivers
CN114047731B (zh) 分布式控制系统io模块硬件地址自适应识别方法及系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080917

Termination date: 20140716

EXPY Termination of patent right or utility model