JPH01501694A - 改良された切断制御システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 された　部組システム 発明の背景 本発明は、一般的には、ウェブ送り印刷機に関し、特に、該ウェブがウェブ送り 印刷機システム中を通って移動する時その移動中のウェブ上の像又は折り記号に 対する切断装置の相対的位置を精密に制御するための改良されたシステムに関す る。 ウェブ送り印刷機におい工は、ウェブ材料（代表的には、祇）がリールスタンド 等の格納機構から、該ウェブに像（折り記号）を印刷する一つ以上の印刷ユニッ トに送られる。印刷されたウェブは普通は次に乾燥機及び／又はコーティング設 備等の各処理ユニットを通して駆動される。ウェブは次に、ウェブ上の反復する 各折り記号を分離するための切断装置に送られる。切断装置は、普通、一つ以上 の切断ブレードを持った一対の共同する切断シリンダーから成る。該切断シリン ダーは、該ブレードがその移動中のウェブの例えば反復する折り記号（像）の間 の点等の所定の点と交差する様に、印刷ユニットと同期して回転させられる。切 断ブレードは、該ウェブ上に反復して印刷された折り記号と精密に整合した関係 で反復して該移動中のウェブと交差しなければならない、しかし、例えば、ウェ ブの引っ張り、継ぎ目、並びに、フォルター、スリフタ−、インプリンター、グ ルアーその他の処理設備からの影響などの、印刷システムの色々な条件により、 切断装置に対するウェブの位置及び、従って、折り記号の位置が時間と共に変化 する。従って、切断装置に対するウェブの直線位置を進ませたり送らせたりして ウェブ及び切断機構の位置間係を周期的に調整する必要がある。 従って、普通は、切断ａｍに対するウェブの直線位置、即ち、印刷ユニットから 切断機構までのウェブ経路の実効長さを変える調整機構が設けられる０例えば、 補償ローラーの、これと共同するアイドルローラーに対する相対位置を変化させ て、ウェブの実効長さを変え、斯（してウェブ上の各像に対する切断＊ｍの相対 位置を進ませ又は送らせる。補償モーターを使って該補償ローラーの位置を選択 的に調整する。同様に、回転式切断ダイス型を使い、切断シリンダー上の切断ブ レードの位置を変えることにより調節を行なうことも出来る。 一般的に、調整（補償）機構をｌｌ１ＩＪ８１シて切断機構に対するウェブ像パ ターンの直線位置を制御する閉ループシステムが知られている。斯かるシステム では、エンコーダが切断機構に接続され、切断機構の作動サイクルを表わすパル ス、即ち：各切断サイクルの公称開始点（上死点）を示す第１パルスと；切断サ イクルの進みを示す第２信号（例えば、１切断サイクル当たり１２００個の方形 波）とを提供する。オペレーターは、その間にブレードがウェブと交差するべき 切断サイクルの位置に対応する予定の幅のｒ窓Ｊを設定することによってシステ ムを所期設定する。随意（捕捉範囲）の長さは、上死点パルス後の第２所定数の インクレメンタルパルスを開始させる（サイクルの公称開始）、第１の初定数の インクレメンタルパルスに等しい長さである。 ス　キ　ャ　す　− 移動中のウェブの上に光学スキャナーが配置され、−筋の光が、そのスキャナー の直下のウェブ部分に投射される。ウェブ上の像は、咳像の濃度（暗さ）に応じ て変化する量の光を反射する。該スキャナーはその反射光を受け取って、像の濃 度を表わす出力信号を発生する。該濃度信号は、所定臨界濃度を表わす基準信号 と比較される。若し所定捕捉範囲窓内に十分な強さの低濃度（明）から高濃度（ 暗）への移行が検出されると（即ち所定臨界値を越えると）、その移行点（移行 が生じた上死点後のインクレメンタルパルスの数）が随意の中央に対応するカウ ントと比較され、それに従って補償ローラー位置が進ませられ又は送らせられる 。 しかし、斯かるシステムは、オペレーターが手操作により捕捉範囲窓を特に指定 された濃度移行部（カットマーク）と整列させる必要があるので、不都合である 。また、斯かるシステムは、指定されたカントマークと、臨界値を越えるウェブ 上の他の濃度移行部とを区別することが出来ない、従って、システムが混乱する と、指定されたカットマーク以外の濃度移行部にシステムが誤ってロックする様 な状態が生じる震がある。その様な場合、又はカントマークが捕捉範囲窓内に検 出されない場合には、オペレーターは手でシステムを押えて補償ローラーを位置 決めしてシステムを指定されたカットマークと整列させ直さなければならない、 斯かるシステムにおいては、スキャナーとカントマークの横位置とのアライメン トを維持することも必要である。従うて、斯かるシステムにおいては、ウェブの 横運動により特にトラックを外れ易く、更に、色々な幅のウェブを収容するため にスキャナーの位置を手で変えなければならない。 その上に、斯かるシステムの臨界値を適切に選ぶにはジレンマの様な問題がある 。若し臨界値を十分に高く設定しなければ、例えば、目的のカットマーク以外の 濃度移行に追従し、従って突飛な補償又はシンターにロックするなど、擬僚トリ ガーに反応しがちである。逆に、若し濃度臨界値をあまりに高く設定すると、シ ステムが働きかけることの出来る像が不当に限定されることになる０例えば、高 濃度臨界価は、完全濃度を達成していない像にシステムが作用することを妨げよ うとする。更に、多くの場合、つニブ上の像は、カントマークとして作用するの に十分な程度に強度が強く、十分に他の移行部から分離され、十分に大きく、十 分に直線的に配置された濃度移行部を提供しない、その様な場合、像とは別に離 れた異質のカットマークを印刷する必要がある。その異質のカントマークは、普 通は、ウェブの横倒の緑、又は隣り合う像と像との間に配置される。いずれの場 合も、異質のカントマークを使用するには、ウェブ上に囲まれた開き場所が必要 であり、無駄が増える傾向かあ、る。 本発明者が１９８５年３月２９日に出願した米国特許第７１７．７５１号は、パ ターン認識技術を用いて上記の問題を避ける切断制御システムを説明している。 エンコーダによりインクレメンタルパルスが発生される毎にスキャナーの出力端 子からの信号がデジタル形式に変換される。切断サイクルの過程で、ウェブ上の 像を表わすデジタル折り記号が斯くして作成され格納される。 折り記号がシステムにより最初に処理される時、その折り記号に対応するデータ が基準パターンとして格納され、これと後の（新しい）折り記号とが比較される 。新しいパターンの、基準パターンからの位置的揺らぎに応じて、調整機構への 制御信号が発生される。 基準パターンからの新しいパターンの位置の揺らぎは、新しいパターンと基準パ ターンとを相互相関させることにより決定出来る。しかし、デジタル像処理には 膨大な量のデータが必要である。 マイクロプロセッサは、相互相関計算を実行するのに数秒を要し、必要なデータ 解釈のためにシステムの応答時間が制限されがちである。大量のデータを処理す るため、従来のシステムは、データ整理技術を利用して、相関処理で使われるデ ータの量を削減している。その結果、データ整理プロセスにおいて重要な情報が 犠牲になることがある。更に、データ解釈が最少にされている場合には、システ ムは擬似像を追跡し易く、また、折り記号のコントラストが十分で無ければ、追 跡しそこない易い。 発明の概要 本発明は、像（折り記号）の長さに等しい捕捉範囲を有し、横移動及びウェブの 瞬間的中断等の擬似移行部に対して非常に寛容な制御システムを提供する。独立 のアドレス・ゼネレータを有する数個の高速ＲＡＭ装置と、共同する高度にパイ プライン化されたハードウェア相関ニー’−７ト（ｈｉｇｈｌｙ−ｐｉｐｅｌｉ ｎｅｄ　ｈａｒｄｗａｒｅｃｏｒｒｅｌａｔｉｏｎ　ｕｎｉｔ　）を使って新パ ターンを基準パターンと相互相関させる。 図面の簡単な説明 以下、本発明の切断制御システムの好適な模範的実施例を、添付図面を参照して 説明するが、図面において同じ符号は同じエレメントを指示する。 普通のウェブ送り印刷機と共同する、本発明に従って構成された模範的切断制省 卸システムの概略ブロック図である。 第２図は、第１図の中央処理ユニットと付随回路とのブロック略図である。 第２Ａ図及び第２Ｂ図は、本発明のシステムの動作に使われる色々なフラグ、変 数及びアレイの概略的に説明する図である。 第３図は、第１図のシステムに使われる通信インターフェースの略ブロック図で ある。 第４図は、第１図のエンコーダ及び同期回路のブロック図である。 第５Ａ図は、第１図のスキャナー・マルチプレクサ、スキャナー利得制御回路、 及び信号調整回路及びＡ／Ｄ変換器のブロック図である。 第５Ｂ図は、第５Ａ図のスキャナー利得制御回路とフラッシュＡ／Ｄ変換器との 略ブロック図である。 第６Ａ図は、第１図の相関ユニットの略ブロック図である。 第７図は、第６Ａ図のＡＰＵ制御論理回路のブロック図である。 第８図は、第６Ａ図の累算器のブロック略図である。 第９Ａ図及び第９Ｂ図は、各動作モードにおける相関ユニ７）の実効的構成の略 ブロック図である。 第１０Ａ図及び第１０Ｂ図は、相関プロセスにおいて使われる拡張基準アレイの 生成を詳述する図である。 第１１図は、本発明の一面に従う、高分解能窓を生成する拡張ゼネレータ回路の ブロック略図である。 第１２図は模範的出力制御回路のブロック略図である。 第１３図は、第１図のＣＰＵの動作全体を詳述する流れ図である。 第１４Ａ図は、第１３図の計算ルーチンの模範的実施例の流れ図である。 第１４Ｂ図は、第１４Ａ図の計算ルーチンにより発動される利得制御サブルーチ ンの模範的実施例の流れ図である。 第１５図は、第１４Ａ図の平均計算ルーチンの流れ図である。 第１６Ａ図及び第１６Ｂ図は共に第１４Ａ図の計算ルーチンに呼び出されるアレ イ拡張サブルーチンの流れ図である。 第１７図は、第１６Ａ図及び第１６Ｂ図に呼び出されるコピー・サブルーチンで ある。 第１８図は、第１４Ａ図の計算ルーチンにより呼び出される分散の模範的実施例 の流れ図である。 第１９図は、第１４Ａ図の計算ルーチンにより呼び出される位置エラー計算ルー チンの模範的実施例の流れ図である。 第２０図は、第１９図の位置エラー計算ルーチンにより呼び出される相互相関ル ーチンの模範的実施例の流れ図である。 第２１Ａ図は、第１９図の位置エラー計算ルーチンにより呼び出されて相関の最 大値を定義するルーチンの流れ図である。 第２１Ｂ図は、第１７図のＧＥＴ　ＭＡＸルーチンの流れ図である。 される受け入れ判定ルーチンの流れ図である。 第２３図は、第１４Ａ図の計算ルーチンにより呼び出される対称性試験サブルー チンの動作を詳述する流れ図である。 第２４図は、第１９図の位置エラー計算ルーチンにより呼び出される粗位置判定 ルーチンの流れ図である。 第２５Ａ図及び第２５Ｂ図は、共に、第１９図の位置エラー計算ルーチンにより 呼び出される精密位置エラールーチンの流れ図である。　“ 第２６図は、第１４Ａ図の計算ルーチンにより呼び出されるマーク制御ルーチン の流れ図である。 第２７図は、第２６図のマーク制御ルーチンにより呼び出されるマーク検出サブ ルーチンである。 第２８図は、第１７図のルーチンにより呼び出されてデータのアレイの次の立ち 上がりエツジのアドレスを判定するサブルーチンの作用を詳述する流れ図である 。 第２９図は、高分解能窓を定義するルーチンの流れ図である。 第３０Ａ図は、適当なＴＤＣ中断ルーチンの流れ図である。 第３０Ｂ図は、適当な速度変化検出ルーチンの流れ図である。 第３１図は、第１３図のルーチンにより呼び出されるモーター制御サブルーチン の作用を詳述する流れ図である。 模範的実施例の詳細な説明 第１図を参照するに、本発明の切断制御システム１０は、ウェブ送り印刷機にお いて切断装置に対して印刷された像を精密に位置決めする０紙等のウェブ材料１ ４がリールスタンド（図示せず）等の格納機構から印［８１１２へ送られる。ウ ェブ１４は、一つ以上の印刷ユニット１６、色々な処理装置１８、及び位置補償 機構２０を通して切断機構２２内へ送られる。 補償機構２０は、印刷ユニッ）Ｉ６から切断ｍ構２２に至るウェブ経路の実効長 さを調節して、切断機構２２に対してウェブを進ませたり送らせたりする。補償 機構２０は、一対の不動のアイドラーローラー２６及び２８と共同する可動補償 ローラー２４から適宜成る。補償モーター３０は、補償ローラー２４とアイドラ ーローラー２６及び２８との相対的位置を選択的に変えて、実際上、該機構を通 るウェブ経路の長さを変える０例えば、ウェブ経路に沿つて切断機構２２を変位 させる機構等の、ウェブ送り印刷システムに通用することの出来る他の多くの機 構も利用することが出来る。 切断ｍ構２２は、普通の回転切断シリンダー型であるのが適当である。一対の共 同するシリンダーは、該シリンダーのうちの少なくとも一つに対称的に取り付け られた一つ以上のブレードを持９ている。切断機構２２の切断シリンダーは、印 刷ユニット１６の動作と同期して普通の駆動機構（図示せず）により回転させら れる。切断シリンダーが回転する時、ブレードは、印刷ユニット１６のそれと対 応する周期で周期的にウェブ１４と交差する。システムｌＯは、一つ以上の普通 のエンコーダ５１と共同するデータ収集処理ユニット３７、並びに、普通の光学 スキャナー３４、キーボードモジュール７８及び補償モーター３０を適宜含む、 スキャナー３４及びエンコーダ５１は普通のマルチプレクサユニット５０及び５ ２を通してデータ収集処理ユニット３７に適宜接続されている。実際には、マル チプレクサ５０及び５２は処理ユニット３７と一体であってよい、後に説明する 様に、スキャナー３４はウェブ１４上の像を表わすアナログ信号を供給し、エン コーダ５１は切断機構の作動サイクルを示す信号を供給する。データ収集処理ユ ニット３７は、エンコーダ５１及びスキャナー３４により供給される信号にｉき 掛けて、制御信号を補償ローラー３０に供給して補償ローラー２４の位置を制御 させる。ユーザーとシステム１０との通信は、キーボードモジュール７日を通し てなされる。 エンコーダ５１は切断機構２２に作用的に接続されて、切断機構サイクルを表わ す電気パルスを発生させる。各切断サイクルは、作動サイクルの指定された任意 の公称開始点で生成される、本書において時々上死点（Ｔ　Ｄ　Ｃ）パルス又は マーカーパルスと呼ばれる第１パルスと、機械（切ｌＦｒ＞サイクルにおける進 みを示す一連のパルス（例えば、切断シリンダーの３６０度の回転を通じて２、 ４００個の方形波が一定間隔で生成される）とによって表わされる・エンコーダ ５１は％Ｅｎｃｏｄｅｒ　Ｐｒｏｄｕｃｔｓ　Ｃｏｍｐａｎｙ　？Ｉｏｄｅｌ　 Ｎｏ。 ７１６又は５ｕｓｔａｋ　Ｍｏｄｅｌ　Ｎｏ、　ＬＥＩ−０５３ｏｐｔｉｃａｌ 　ｅｎｃｏｄｅｒ等の、市販されているシャフト駆動エンコーダであるのが適当 である。 光学エンコーダ３４は、５ＩＣＫ　ＧＭＢＨＭｏｄｅｌ　Ｎ丁６ｓｃａｎｎｅｒ が適当であり、印刷機の作動中、光学スキャナー３４及び切断機構２２間のウェ ブ経路器こ沿う直線距離が一定である損に補償ローラー２４及び切断機４１ｉ２ ２の近くに配置されている。斯くして、切断位置は、ウェブの走査されている部 分から一定距離離れている。 光学スキャナー３４は、アイドラーローラー２８に着脱可能に取り付けられたブ ラケット（図示せず）上に適宜配置されている。 該ブラケット（図示せず）は、光学スキャナー３４の直線方向及び横方向調節の 両方を普通の方法で行なうことを許す物である。 切断機構Ｐ２２をウェブ経路に沿って並進させる補償機構を用いれば、スキャナ ー３４は切断機構２２と共に並進する様に適宜取り付けられる。光学スキャナー ３４は、その時点でスキャナーの下にあるウェブ部分の像濃度を示す本質的に連 続的なアナログ信号（ビデオ信号）を発生きせる。 光学スキャナー３４からのアナログ像濃度（ビデオ）信号と、切断サイクルを示 すエンコーダ５１からの各信号とは、夫々、マルチプレクサ５０（時にスキャナ ー人力ＭＵＸ５０と呼ばれる）と、マルチプレクサ５２　（時にエンコーダ人力 ＭＵＸ５２と呼ばれる）とにより、切り替え又は多重化されて、データ収集処理 ユニット３７に選択的に中継される。複数のスキャナー及びエンコーダの中から 選択出来る能力は、色々なウェブ構成に合わせて印刷機を再構成し、且つ、印刷 機の状態変更を補償することを容易にする。 −Ｍに、光学スキャナー３４からの信号をデータ収集処理ユニット３７へ供給す る前に増幅することが望ましいのであるが、特に、光学スキャナー３４がデータ 収集処理ユニット３７から成る程度離れて配置されている時に望ましい。従って 、光学スキャナー３４とデータ収集処理ユニット３７との間に増幅器４０を配設 することが出来る。増幅器４０は、光学スキャナー３４の近傍に配設された電圧 −を波変換器から適宜成り、スキャナーからのアナログ電圧を電流−ループ信号 に変換するが、ここで電流の強さはスキャナー出力電圧に正比例する。光学スキ ャナー３４は、−０，５Ｖないし＋１．５ｖピークピーク電圧を出力する。スキ ャナ−３４出力信号が一〇、５ｖである時には、増幅器４ｏの出力１ｉ流は約４ ｍＡである。スキャナ−３４出力信号が＋０．５ｖである時には、増幅器４０の 出力電流は約１８ｍＡである。これら両極の間では、増幅器４０の入力端子電圧 はその出力電流と線形に関連している。増幅器４０はマルチプレクサ５０の一人 力に接続されている。 後に第５Ａと関連してもっと十分に説明する様に、スキャナ一人力マルチプレク サ５０の各入力に普通の光学アイソレーターが接続されている。該光学アイソレ ーターは、増幅器４０のｔ流ループ出力信号を、マルチプレクサ５０により選択 的に切り替えられる電圧信号に変換する。増幅器４０をデータ収集処理ユニット ３７と接続する電流ループ・インターフェースは、該各装置間を直流的に完全に 絶縁する。従って、切断制御システム１０は、スキャナー３４、印刷機、及びデ ータ収集処理ユニット３７０間に生じることのあるグランド・ループ問題とは無 関係となる傾向がある。また、該電流ループ・インターフェースは、産業的環境 に存在する電気的ノイズにも不惑となる傾向があり、電流ループ信号は、該装置 を接続するのに使われたケーブルの長さに関わらず本質的に一定に保たれる。　 ′ データ収集処理ユニット３７は、スキャナー３４からのデータを分析して、進み 又は送れリレー８４等の適当なインターフェース回路に制御信号を選択的に供給 して、補償モーター３０の動作を、従って補償ローラー２４の位置を、制御する 。データ収集処理ユニット３７は、好ましくは、適当なデータ獲得同期論理回路 ５４、適当な利得制御ユニット５５、フラッシュ型Ａ／Ｄ変換器（ＡＤＣ）５６ 、直接メモリー・アクセス装置（ＤＭＡ）５８、中央処理ユニフ）　（ＣＰｔＪ ）６８、普通のデータ及びアドレス・バス６９、普通のランダム・アクセス・メ モリー（ＲＡＭ）７０（時にシステムＲＡＭ７０と称する）、相関ユニ７）７１ 、読み出し専用メモリー（ＲＯＭ）７２、不揮発性メモリー、電気的消去可能読 み出し専用メモリー（ＥＥＦＲＯＭ）７４、及び適当な出力制御ユニット８０か ら好適に成る。実際には、ＤＭＡ５８はしばしばＣＰＬ１６Ｂと一体を成す、し かし、説明を簡単にするため、ＤＭＡユニット５８は第１図において別に示され ている。 ユーザーとＣＰＵ６８との間の通信のために使われるキーボードモジュール７８ は、キーボードシリアルインターフェース装置７６を通してＣＰＵ６　Ｂに適宜 接続されている。キーボードモジュール７８は、キーボード、表示装置、泳ぎマ イクロプロセッサに基づくコントローラー（図示せず）を適宜含み、該コントロ ーラーは、キーボードからコマンドを受け取ってそれをインターフェースユニッ ト７６を通してデータ収集処理ユニット３７に送る。 該コントローラーに付随するＥＦＲＯＭに符号定義情報が適宜維持されている。 マイクロプロセッサコントローラーは、キーボードにより生成されたＸ及びｙ座 標信号を処理してこれを、対応するＡＳＣＩＩ等価信号に変換する。変換された 信号は、バンファ及び光学的に絶縁されたｔ流ループ（第３図）を適宜通して、 ＣＰＵ６　Ｂに送られる０番犬タイミング回路を使って、プログラム故ｌ１１時 にキーボードモジュールマイクロプロセンサをリセットすることが出来る。マイ クロプロセッサは、正常作動時には該番犬タイマーを定期的にリセットする。若 し番犬タイマーが所定期間内にリセットされると、マイクロプロセッサをリセッ トする出力パルスが生成される。 オペレーター人力は、キーボードモジュール７８表示装置上に現われる色々なメ ニューにより適宜対話的に誘い出される。キーボードモジュール７８は、メニュ ー及びキーボード入力をリクエストに変換し、該リクエストはＣＰＵ６８に送ら れる。キーボードモジュール７８を通して入力されたパラメータ、コンフィギユ レーション、その他のデータは、データ収集処理ユニット３７のＥＥＦＲＯＭ７ ４に格納されたコン２イギユレーシクン表に保持される。ＣＰＵ６ＢはＥＥＦＲ ＯＭ７４と共同してキーボードモジュールリクエストを解釈し且つこれに働き掛 ける。 オペレーターは、例えば、夫々のメニューを使って印刷機コンフィギユレーショ ン又は動作モードを選択し、又はセントアンプパラメータを変更することが出来 る０色々な作業を実行するためにウェブ印刷機を色々なコンフィギユレーション で作動させることがしばしば必要になる。所望のコンフィギユレーションに対応 する色々なスキャナー、エンコーダ及び補償モーターを、キーボードモジュール ７８上のメニューに従って選択することが出来る（即ち、プログラムされたＭＵ Ｘ５０及び５２）、更に、色々なウェブコンフィギュレーシランを据え付は時に システム（ＲＡＭ７０又はＥＥＦＲＯＭ７４）にプログラムすることが出来るの で、システム１０を唯一のコマンドに応答して所望のウェブコンフィギユレーシ ョン用に構成することが出来る。これにより、情報管理システムによるウェブ印 刷機の運転が容品になる。 オペレーターの運動の自由度も増す、ＥＩＪ刷機オペレーターは、印刷機を色々 なコンフィギユレーシヨン（Ｉ成）で作動させている時、色々な場所に立たなけ ればならないことがある。システム１０は、オペレーターが遠くにある数台のキ ーボードモジュールのいずれかを通して色々なスキャナー又は補償モーター及び エンコーダを選択することにより印刷機を効果的に構成し直すことを可能にする 。 キーボード７８から他の機能を実行することが出来る。その機能には、例えば、 効果修正が行なわれる前に必要な変位のプログラマブルな変更、メートル法又は ヤードボンド法による表示の選択、切断制御システムにより生成された信号に応 答して修正モーターが運動する速度の制御、修正を行なう前に平均化されるべき 所定数の相関の選択、最低必要ウェブ印刷機速度の選択、制御システム発動の臨 界値の選択、自動モード及び手動モードでの指定された動作を行なわせるために モーターが運動し続けなければならない時間の選択、及びありふれた据え付はエ ラーの補正、が含まれる。 キーボードモジュール７８は、オペレーターに表示するための信号もＣＰＵ６　 Ｂから受け取る。キーボードモジュール７８はこれらの信号を、キーボードモジ ュール７８上の英数字表示装置又はＬＥＤ等の適当な表示装置に中継する０例え ば、若し印刷機が所定最低印刷機速度以上で作動しており、且つ、先にシステム が追跡していたパターンが無くなったならば、システムは自動的に休止モードに 入る。若し休止モードが例えば１０秒程度の、プログラムで設定された期間を越 えて続いたならば、キーボードモジュール表示装置全体が閃光を発して、問題が 起きたことを示す。 キーボードモジュール７８は、相関に利用出来るデータが十分にあるか否かを示 す表示も行なう。 システム１０は、普通、経路１４に沿う切断機構２２の実際の位置を制御する。 アナログ−デジタル変換器（ＡＤＣ）５６は、選択されたスキャナー３４からの アナログ信号をデジタル化する。 該デジタル信号の印は、切断機構サイクルの各増分期間の経過毎にＤＭＡ５８の 制御下に格納される。ウェブ上の像（パターン）を表わす、】切断サイクルにつ いてのサンプルの組がこの様にして収集される。基準パターンが指定され、その 後、実際上は相関ユニット７１がその後の（新しい）パターンを該基準パターン と比較する。その相関の結果、一連の３２ビツト相関係数がＲＡＭ７０に格納さ れる。ＣＰＵ６８は、ＲＡＭ７０（７）一連の相関係数にアクセスし且つこれを 分析して、例えばリレー８４を通して補償モーター３０に供給される適当な制御 信号を出力制御ユニット８０から発生させる。 より詳しく述べると、ｉキャナー３４と、これと共同するエンコーダ５１とがＭ ＵＸ５０及び５２によって選択される０選択されたスキャナー３４からの瞬時ア ナログ像信号は、ＭＵＸ５０により適当な利得制御回路５５を通してＡＤＣ５６ に供給される。 ＡＤＣ５６はスキャナー３４がらのアナログ像信号を適宜サンプリングし、切断 ドラムの各増分回転毎に夫々６ビントのデジタルワード（バイト）を発生させる 。ＡＤＣ５６の６ビツト出力は、システムデータバスｇ９を通して、ＤＭＡ５８ （実際には、ｃＰυチンブの構成要素）の入力に中継される。ＤＭＡ５８は、デ ータの格納を制御する。スキャナー人力ＭＵＸ５０、利得制御回路５５、及びＡ ＤＣ５６については、第５Ａ図と関連して後により詳細に説明する。 ＡＤＣ５６及びＤＭＡ５Ｂのためのタイミング信号は、同期ユニット５４により 供給される。ｉ！択されたエンコーダ５１がらの信号（切断装置サイクルを示す ）は同期ユニット５４に供給され、該ユニットはエンコーダ出力信号番整合（タ イミング）信号として利用出来る形に変換する；エンコーダ５１がらの１回転当 たり２４００サイクルの出力信号は、ＡＤＣ５６及びＤＭＡ５８に対してクロッ ク信号として使われる１回転当たり４８００パルスの信号に変換される。エンコ ーダ入力ＭｔＪＸ５２及び同期ユニット５４については、第４図と関連して後に もっと詳細に説明する。 デジタル折り記号をメモリーに獲得した後、基準パターン（折り記号）を確立す る。その後、相関ユニット７１はウェブ上の基準パターンからの後のパターンの 変位の印を発生させる。９通、相関ユニット７１は、切断サイクル折り記号（即 ち、１切断装置サイクルに相当する一組のバイト）を、基準パターンとして、又 は、基準パターンが確立された後は、「新Ｊパターンとして、格納する０次に、 相関ユニット７１は、ＣＰＵ６８の監督下に、一連の３２ピントの相関係数を発 生させる。この一連の係数は、新パターンの基準パターンとの相関を表わす、該 相関係数は、ＣＰＵ６８により処理されるため、ＲＡＭ７０に格納される。係数 が格納された後、相関ユニット７１はウェブ１４上の連続する像の折ＣＰＵ６８ は、格納されている相関係数の分布を分析して、新パターンが成る基準を満たす か否か判定する。しばしば、像は、多くの１１位したピーク及び谷を含む電気ア ナログ信号を発生させる。擬像追跡を防止するため、（相関係数で表わされる） 相関パターンの形を検査して、適切な対称的形状に囲まれた主要なピークを識別 する。新パターンが指定された基準を満たせば、基準パターンに対する変位が該 主要ピークを用いて判定され、モーター３０が適宜制御される。 第２図を参照するに、ＣＰＵ６　ＢはＡｄｖａｎｃｅｄ　Ｍｉｃｒｏ　Ｄｅｖｉ ｃｅｓマイクロプロセッサ８０１８８−１０ＣＰＵである。ＣＰＵ６８は、前述 の如く、共通アドレス及びデータバス６９（例えば、アドレスライン８本、デー タライン８本、及び夫々の制御ラインＤＥＮ。 ＤＴ／Ｒ，ＷＲ％ＲＤ及びＲＥＳＥＴ）システムＲＡＭ７０、システムＲＯＭ７ ２、及びシステムＥＥＰＲｏＭ７４と共同する。 バス６９はバスドライバー３０２．３０４．３０６及び３０８を通してＣＰＵ６ ８のアドレス及びデータバス入力に接続されている。バスドライバー３０２．３ ０４．３０６．３０８は、バス６９と共有する全ての装置に信号を供給する付加 的駆動能力を生成する。 ＣＰＵ６８は、次の制御信号、即ち： ＤＡＴＡ　ＥＮＡＢＬＥ　（ＤＥＮ）−一選択された装置を使用可能にしてバス ６９を駆動する； ＤＡＴＡ　ＴＲＡＮＭＩＴ／ＲＥＣＥＩＶＥ　（ＤＴ／Ｒ）−−バス６９上のデ ータがＣＰＬ］６８から送信されるべきか又はＣＰＬ１６８により受信されるべ きかを示す；ＷＲＩＴＥ　（ＷＲ）−一書き込み動作において実際のデータ転送 をトリガーするのに使われる； ＲＥＡＤ　（ＲＤ）−一読み出し動作において実際のデータ転送をトリガーする のに使われる； ＲＥＳＥＴ−一色々な装置を指定された所期状態から回復させるのに使われる； を発生させると共に、相関ユニット７１及びＤＵＡＲＴ装置３３０及び３３２、 並びに色々なラッチ及びＩ１０装置を選択的に使用可能にする各周辺チップ選択 信号を発生させる。 ＣＰＵ６　Ｂは、色々なリクエスト及びシステム中断信号にも応答する０例えば 、エンコーダが上死点での動作を恩知する毎に”ＴＤＣＩＮＴ”中断信号がＣＰ Ｕ６８に対してエンコーダ５１により生成される。実時間計算を容品にするため にタイマー中断信号も定期的にＣＰＵ６８に加えられる。これら中断信号は、Ｃ ＰＵ６８により、とりわけ、絶対印刷機速度を判定するために使われる。同様に 、ＤＭＡ５８がＣＰＵチフプに内蔵されている場合には、ＤＭＡリクエスト信号 、即ちＤＭＡＲＥＱＯ及びＤＭＡＲＥＱＩ、が同期ユニット５４から供給されて 、フラソシ工変換器ＤＭＡ５６からシステムＲＡＭ７０又は相関ユニット７１の ＲＡＭ６２．６４へのデータ転送を制御する。 ＲＡＭ７０は３２にバイトＴｏｓｈｉｂａ　６２２５６−７０ＲＡＭから適宜成 る。希望する場合には、拡張のための設備を含めることが出来る。ＷＲＩＴＥ、 ＲＥＡＤ、及びＣＰＵ６８により生成される周辺チップ選択信号’ｈ＜ＲＡＭ７ ｏの書き込み（ＷＲ）入力及びチップ選択入力（ＣＳ）に中継される。システム ＲＡＭ７０は、第２Ａ図及び第２Ｂ図に概略的に示されている。システムｌＯの 動作に使われる色々な動作フラグ、変数及びアレイのインデックスを格納する。 “ＶＡＲＩＡＮＣＥ”は、自動相関機能時に生成される量高値を格納するために システムが使う２バイト変数である；受は入れ試験は、ＶＡＲＩＡＮＣＥの値に 基づいている。 “Ｃ０ＲＲＥＬＡＴＩＯＮ　Ｃ０ＵＮＴＥＲ５”７００２．７００３は、相関プ ロセス中に相関係数が何個作成されたか監視するために使われる二つの２バイト ・カウンターである。 ’ＭＡＸＩＭＡ″は、精密相互相関アレイにおける最大値のアドレスを決定する 際にシステムが使う２バイト変数である。 “ＭＡＸ　ＩＭＡＲ”７０１８は、粗相互相関アレイにおける最大値のアドレス を格納するためにシステムが使う２バイト変数である。 ”ＭＩＮＩＭＡＬ”７００７は、圧縮アレイのために相互相関機能時に生成され る最小値を格納するためにシステムが使う２バイト変数である。 “ＭＡＸＩＭＡＬ”７００６は、圧縮アレイのために相互相関時に生成される最 大値を格納するためにシステムが使う２バイト変数である。 ”ＣＲＯ３ＳＬ”は、精密相互相関アレイのアドレス（ポインター）を格納する ためにシステムが使う２バイト変数である。 ”ＣＲＯ５ＳＣ″は、粗相互相関アレイのアドレス（ポインター）を格納するた めにシステムが使う２バイト変数である。 ＠ＣＲＯ３Ｓ’７０１０は、初めにＣＲＯ３ＳＬ又はＣＲＯ３ＳＣノ値がロード される２バイ°ト変数であり、相互相関及び自動相関生成プロセス時にシステム が使う。 ”ＣＲＯ５ＳＭ”は、初めにＣＲＯ３ＳＬ又はＣＲＯ３ＳＣ（７）値がロードさ れる２バイト変数であり、精密及び粗相互相関アレイについての最大の相互相関 を定義する際にシステムが使う。 ＠ＣＲＯ３ＳＭＩ″は、精密及び粗相互相関アレイ内に含まれる最小値を判定す る際にシステムが使う２バイト変数である。 ”ＴＥＭＰＯＲ”７０１２は、パターン認識モードにおいてエラーの計算中に使 われる２バイト一時格納変数である；τＥ？ＩＰＯＲの値は、所要の相関量を示 すために使われる。 ′″ＴＥＭＰＳＬＩＭ”　７０１４は、パータン認識モードにおいてエラーの計 算中に使われる２バイト一時格納変数である。 ”ＴＥＭＰυＬ”７０１６は、パターン認識モードにおいてエラーの計算中に使 われる２バイト一時格納変数である。 “ＰＯＷＥＲＬ”は、対称性が満たされたか否かを判定する際にシステムが使う ２バイト変数である。ＰＯＷＥＲＬＯ値は、粗相互相関アレイの中央より左側の 各相関係数の代数和に相当する。 ”ＰＯＷＥＲＲ”は、対称性が満たされたか否か判定する隙にシステムが使う２ バイト変数である。ＰＯＷＥＲＲの値は、粗相互相関アレイの中央より右側の各 相間係数の代数和に相当する。 ”ＭＡＲＫ　Ｃ０ＮＴＥＲ″は、マークの中心のアドレスを（ＲＡＭ６２内に） 格納するためにシステムが使う（マーク制御モード）２バイト変数である。 ＭＡＲＫ　５ＩＺＥ”は、マークあたりの印の数で表現される、走査されている マークの寸法を格納するためにシステムが使う２バイト変数である。 ”ＴＩＣＫＳ　ＰＥＲＴＮＣＨ’は、マークの寸法を判定するための測定単位と して一システムが使う、オペレーターが入力する２バイトパラメータである。Ｔ Ｉ（Ｉｓ　ＰＥＲＩＮＣＨは、ＫＬＩＣＫＳ　ＲＥＶＯＬＵＴＩＯＮをブランケ ットシリンダーの寸法（インチを単位とする）で割ることにより見出される。 ＫＯＥＦＦ”は、２バイト変数であり、その値は分周器（クロック）を割るため に使われる。ＫＯＥＦＦの値は、（ＮＥＷＳＰＥＥＤ１００／部ランけっと寸法 ）として決定される。 “ＡＤＤＲＥＦＲＯＭ”は、２バイト変数であり、ソース（入力）プレイのアド レスを指し、拡張アレイ　（ＲＥＦＬＯＮＧＡＮＤ　ＲＥＦＣＯＮＤＥＮＳＥＤ ）を作成する際にシステムが使うものである。 ’ＡＤＤＲＥＴＯ″は２バイト変数であり、ターゲット（出力アレイのアドレス を指し、拡張アレイ　（ＲＥＦＬＯＮＧ　ＡＮＤＲＥＦＣＯＮＤＥＮＳＥＤ）を 作成する際にシステムが使うものである。 “ＯＬＤ　５ＰＥＥＤ”は、先に決定された印刷機の速度に対応する値を格納す るためにシステムが使う２バイト変数で有る。 “ＮＥＷＳＰＥＥＤ”は、印刷機の現在の速度に対応する値を格納するためにシ ステムが使う２バイト変数である。 ”　Ｃ０ＵＮＴＥＲ”　、”　Ｃ０ＵＮＴＥＲ３”　、”　ＣｏＬＩＮ丁ＥＲＯ ’　、”　Ｃ０ＵＮＴＥＲ１″″及び“Ｃ０ＵＮＴＥＲ２”は、色々なルーチン の処理中にシステムが使う作業レジスタ（２バイト）である。 “ＭＡＸＩＭＵＭ”は、粗相互相関アレイの最大値を格納するためにシステムが 使う２バイト変数である。 ”ＭＥＡＮ”は、スキャナーから入力されたデータの計算された平均値を格納す るためにシステムが使う２バイト変数である；マーク制御モードではこの値はＭ ＥＡＮＯＲの値と比較され、パータンｌｔ！モードでは入′カアレイを構成する 値を名詞化するために使われる。 “ＭＥＡＮＯＲ″は、ＭＥＡＮが計算されたバスの後のバスにおいてスキャナー から入力されたデータの計算された平均値を格納するためにシステムが使う２バ イト変数である。 ”Ｃ０ＲＲＥＬＡＴＩＯＮ　Ｃ０ＥＦＦＩＣＥＮＴ　ＡＲＲＡＹ　７００４は、 精白及び粗相互相関係数アレイから成る９２８バイトアレイである。 “ＡＤＪＵＳＴＭＥＮＴ″７０２０は、利得制御機能の一部としてシステムが使 う２バイト変数である；　ａｄｊｕｓｔｍｅｎｔの値はＧＡＩＮに対する離散的 ｔＪｌ整量を表わす。 “０ＡＩＮ”７０２２は、Ｄ／Ａ変換器への入力レベルを制御するためにシステ ムが使う２バイト変数である。 ＲＥＧ　Ｉ　５ＴＥＲ１”は、精密及び粗相互相関アレイの最大値を決定する際 にシステムが使う２バイト変数である。 ”５ＩＧＮＡＬ’″は、スキャナーからの入力信号の最大振幅に対応する値を格 納するために使われる２バイト変数である。 ＲＡＭ７０は、データ収集に使う各バッファも含むことが出来る。ＲＡＭ７０に おける変数及びアレイの実際の記憶場所は、システＪ−１０の作動中に変わるこ とが有る。 ＲＯＭ７２は２５６にパイ）２７２５６−２ＥＰＲＯＭであるのが適当である。 ＲＯＭ７２は、同様にバス６９を通してＣＰＬＩ６８に接続されている。ＲＯＭ ７２のチップ選択端子はＣＰＵ６８の上側チップ選択端子に適宜接続され、ＲＯ Ｍ７２の読み取り端子はパスドライバー３０２のシステムＲＥＡＤ出力に接続さ れている。ＲＯＭ７２は、システム１０の働きを制御するプログラムを格納する ために使われる。 システムＥＥＰＲＯＭ４４はＸ　Ｉ　ＣＯＲ２８１６ＥＥＰＲＯＭから適宜底る 。　ＥＥＰＲＯＭ７４は同様にバス６９を通してＣＰＩＩ６８に接続されている 。ＥＥＰＲＯＭ７４のチップ選択端子はＣＰＵ６８の中央チップ選択端子に適宜 選択されている。　ＥＥＰＲＯ’！１７４の書き込み端子は普通の２人力ＯＲゲ ート３４８の出力信号に応答する。ＯＲゲート３４８の出力が低くなる時データ がＥＥＰＲＯＭ７４に入力される。これは、ＷＲＩＴＥが低レベルで且つ書き込 みイネーブルスイッチ３４４が閉じている時にのみ生じる。ＥＥＰＲＯＭ７４は 、先に記載した様に、オペレーターが入力した色々なシステムパラメータ及びコ ンフィギュレーシランデータを格納するために使われる。＠望する場合には、Ｃ ＰＵ書き込み・サイクルの開始時点で準備が出来ていないことのある色々なシス テム構成要素を適応させるため、バス６９を通してＲＡＭ７０及びＯＲゲー）３ ４８に加えられるＷＲＩＴＥ（８１をｃＰＵクロックサイクルに対して遅らせる ことが出来る（結晶振動発生クリック信号ＣＰＵＣＬＫと同期して）、ＣＰＬ７ ６８により生成されたＷＲＩＴＥコマンド信号に対して１／２サイクル遅延させ るためにＣＰＵ６８とドライバー３０２との間にフリップフロップ及びインバー ターを介在させることが出来る。 第３図を参照するに、バス６９に接続された普通のＤＬＩＡＲＴ装置３３０を通 してＣＰＵ６８とキーバッドモジュール７８（第１図）との間の通信が行なわれ る。普通のバッファ３５０及び光学アイソレーター３５１を含むバッフ１付の光 学的に絶縁された電流ループを通して色々なキーボードモジュール７８がＤＬＩ ＡＲＴ３３０に適宜接続されている。また、ＤＵＡＲＴ装置３３０は、普通のＲ ３２３２ドライバーにも接続されている。Ｒ３−２３２生成するための時間基準 を与えるため、局部クロックがＤｔｉＡＲＴ装置３３０に提供される。 先に記載した様に、ＭＵＸ５２は、機械サイクル信号（ＴＤＣ及びＫＬＪＣＫ信 号）を、選択されたエンコーダ５１から同期回路５４に切り替える。ここで第４ 図を参照するに、ＭＵＸ５２は、適当なバッファ４２０及び光学アイソレーター ４２２と共同する例えば？４ＬＳ３５３等の普通のデジタルマイクロプロセッサ チップ４２６から成る。′各エンコーダ５１からの信号は、バッファ４２０及び 光学アイソレーター４２２を通してＭＵＸチップ４２６の付随チャネル（二つの 入力端子の組）に接続されている０色々なエンコーダが、直角移送関係の１回転 当たり１２００サイクルの方形波二重出力から成る増分前進信号を提供する。そ の様なエンコーダを使う場合には、これら出力信号を合成して１回転当たり２４ ００サイクルの合成信号としてＭＵＸチップ４２６に加える排他的ＯＲゲート５ ２２及び５６２を使うことが出来る０例えばシステムの診断及び試験を容易にす るために、プログラマブルなカウンター・タイマー４２７はＭＵＸ　４２７のチ ャネルの一つに入力信号を供給することが出来る。 ＭｔＪＸチフプ４２６は、二つの入力端子の組（Ａ、Ｂ、Ｃ，Ｄ）の一つをその 出力端子に選択的に接続して各出力信号、即ち：機械サイクル増分前進を表わす ＹＡ信号（例えば、１回転当たり２４０Ｇパルス信号）、及び機械サイクルの公 称開始点を表わすＹＢ倍信号例えば上死点パルス（ＴＤＣ））　、を供給する。 その入力端子の組はＣＰＵ６８からの選択信号（ＥＮＣ３ＥＬ　Ａ及びＥＮＣ３ ＥＬ　Ｂ）に従って選択される。ＥＮＣＥＬ　Ａ及びＥＮＣ５ＥＬ　Ｂの発生に ついては第５Ａ図と関連してより詳しく説明する。 ＭＬＪＸ５２はＴＤＣパ゛ルス及び選択されたエンコーダ５１からの増分前進信 号を同期ユニット５４に加え、該ユニットは同期及びクロンク信号を生成して処 理ユニット３７の動作を調節する。 より詳しく述べると、ＭＵＸ５２の出力ＹＡに出現する増分前進信号は、インバ ーター５７４．５７６及び排他的ＯＲゲート５７８から適宜酸るパルス発生／掛 は算器５７０に供給される。パルス発生器５７０は、ＭＵＸ５２からの１回転当 たり２４００サイクル信号を、ｔｉ１回転当たり２４００サイクル信号の各エツ ジのトリガーにより、１回転当たり４８００パルスストリーム（以降、時にＫＬ 　Ｉ　ＣＫＳと称する）に適宜変換する。パルス発生器５７０からの増分前進パ ルスはＣ０ＮＶＥＲＴコマンド信号としてＡＤＣ５６に加えられる。ＴＤＣパル スは、ＭＵＸ５２により中断（ＴＤＣＩＮＴ）信号としてＣＰＵ６８に接続され 、且つ、ＤＭＡ装置５８　（実際は、ＣＰＵ６８の一部分）に適切なりＭＡリク エスト信号を生成するために使われる。より詳しく述べると、丁ＤＣパルスはＤ 型フリンプフロフプ５８８のクロンク入力似供給され、該フリップフロップ５８ ８は、ランチとして作用し、且つ、該処理回路がデータのロードをめる時ＣＰＵ ６　Ｂにより生成されたＴＤＣ待ち信号によりクリアされる。フリップフロップ ５８８のＱ出力は、各り型フリフプフロップ５７２及び５７３のデータ入力に加 えられる。フリップフロップ５７２．５７３は、ＤＭＡ５８の各チャネルに対し て、増分前進パルスと同期して、ＤＭＡリクエスト（夫々ＤＭＡＲＥＱＩ、ＤＭ ＡＲＥＱＯ）を生成するために利用される。より詳しく述べると、フリップフロ ップ５７２及び５７３は、増分パルス（ＫＬ　Ｉ　ＣＫＳ）の立ち上がりエツジ によりクロフクされ、高レベルＤＭＡリクエストを発生させる。 一つのＤＭＡ動作が完了すると、次の増分パルスに備えてフリップフロップ２７ ２．２７・３をクリアする信号（セレクトＤＡＣ、セレクトフラッシュ）が生成 される。１サイクル分のデータが蓄積されると、ＤＰＵ６８は、低レベルＴＤＣ 待ち信号を生成してフリップフロップ゛５８８をクリアし、フリップフロップ５ ７２．５７３により生成されるＤＭＡリクエストを実際上割り込み禁止。 にする。 以下に説明する様に、スキャナー３４からの像信号は、普通、連続するＴＤＣパ ルス間の機械サイクルの各増分前進中に１回、即ち、各ＤＭＡ　ＲＥＱＵＥＳＴ 　（ＤＭＡＲＥＱＯ）につき１回、サンプリングされる。各ＴＤＣパルス間の４ ８インチの繰り返し長さについては、パルス発生器５７０からの１回転当たり４ ８０ｏパルス信号は０．０１０インチの分解能に相当する。しかし、成る場合に は、機＠（例えば切断）サイクルの全体又はその一部に亙ってもっと高い分解能 を与えるのが望ましい０例えば、普通はウェブ上に印刷された本質的像から離れ た緑のスペースに印刷される所定形状のカントマークシステムｌＯを利用したい 場合には、０．０１０インチより高い分解能が有利である。従って、機械サイク ルの特定の一部分又は幾つかの部分においてサンプリング速度を高めるために、 即ちより高い分解能を与えるために、適当な拡張発生回路５７（第４図に破線で 示されている）を同期ユニ７）５４に包含させることが出来る。適当な拡張発生 回路５７について第１１図と関連して説明する。 選択されたスキャナー３４（選択されたエンコーダ５１に相当する）からの像信 号は、ＭＵＸ５０を通して処理ユニット３７に供給される。第５Ａ図を参照する に、ＭＵＸ５０は、光学アイソレータ（各チャネルに一つづつ付属している）、 普通のＮａｔｉｏｎａｌＬＦ１３３３１Ｎアナログマイクロプロセッサチップ６ ５３、及びシステムデータバス６・９を通してＣＰＵ６８に接続されたアドレス 可能なランチ６７６から適宜酸る。マイクロプロセッサ５゜は、ランチ６７６の 内容に応じて個々のスキャナーを選択する。 う７チ６７６の最下位ビットは、バッファ６６６又はラッチ６６８の一方又は他 方を使用可能にする信号を供給する。実際には、マイクロプロセッサ５０を通し てスキャナー出力選択を制御するために使われる制御信号を生成すると共に、ラ ンチ６７６は、ＭｌｉＸ５４（第４図）に供給されるエンコーダ選択信号並びに 同期ユニット５４（第４図）のＴＤＣランチ５８８を使用可能にするためニ使ワ レル“ＷＡＩＴ　ＦＯＲＴＤＣ″信号を生成するためにも使われる。 選ばれたスキャナー３４からのアナログ信号がＭＵＸ５０により利得制御回路５ ５に中継される。より詳しくは、第５Ｂ図を参照するに、利得制御回路５５は、 バッファ５５０、利得制御装置７７２、反転増幅器７７１、加算増幅器７７４、 及び、全体を７７６で示した適当な信号調整回路から適宜酸る。バッファ７７０ 、反転増幅器？７１及び増幅器７７４は、各ＬＦ３５３双対演夏増幅器チップの 一部分から適宜酸る。利得制御装置７７２は、ＬｏｇｉｃＤｅｖｉｃｅｓ、　Ｉ ｎｃ、のＬＭＵ５５８ＢＣ変換器等の普通の掛は算デジタルーアナログ変換器７ ７２から適宜酸る０選ばれたスキャナーからの像信号は、結合コンデンサ７６２ 、分圧器（抵抗器７５９及び７６３）及びバッファ７７０を通して掛けＸＤＡＣ ７７２のアナログ入力（Ｖｒｅｆ）に供給される。掛は算ＤＡＣは、ＣＰＵ６８ により提供されるプログラマブルな値を掛けた選ばれたスキャナー３４から生成 されるアナログ信号に対応するアナログ出力を（端子１０１に）産出する。ＤＡ Ｃ７７２は、実際上、０から２までに亙って２５６段階の離散的利得を有する電 流増幅器として作用する。ＤＡＣ７７’２からの出力信号は反転増幅器？７１に 入力として加えられる。加算増幅器７７４は、抵抗性加算回路網７７３と共同し て、緩衝された（バッファ７７０からの）像信号をＤＡＣ７７２の反転した出力 と代数的に加算する。正の相において＋１から０に亙り、逆の相において０から ＋１までに離散的に２５６段階に亙る総利得が現われる様に、該加算回路網にお ける抵抗比は緩衝された信号及び反転された信号の間で１＝２であるのが適当で ある。 利得制御された信号は信号調整回路７７６に供給され、該回路は該信号をフラッ シュＡＤＣ５６と両立する形に変換する。フラツジｓ　Ａ　／　Ｄ変換器５６は 、ＴＲＷ、　ＬＳＩ　Ｐｒｏｄｕｃｔｓ　Ｄｉｖｉｓｉｏｎ、　ＴＲＷＥｌｅｃ ｔｒｏｎｊｃ　Ｃｏｍｐｏｎｅｎｔｓ　Ｇｒｏｕｐ＋　ＬａＪｏｌｌａ、　Ｃａ １ｉｆｏｒｎｉａから市販されているエミッタ接続論理回路（ＥＣＬ）ＴＲＷ８ ４４０／ＡＨである。この装置は、普通、−１，２ないし０ボルトの範囲の電圧 で作動する。従って、利得制御スキャナー出力信号は、フラッシュＡ／Ｄ変換器 ５６の入力に供給される前にレベルシフトされる。 信号調整回路７７６は、バンドギャップ精密基準装置７５０、バッファ７８１、 分圧回路網７７５、及び高速単位利得パンツ７７６８　（例えば、ＬＭ３１８バ ンフア）から成る。基ｆＪ装置７５０は−１．２ｖ基準電圧を提供するが、これ はパンツ７７８１を通して分圧回路網７７５に中継される０分圧回路網７７５は −０，６Ｖバイアス電圧を供給するが、これは、加算増幅器７７４からの利得制 御像信号と共に（コンデンサ７７９を通して）単位利得バッファ７６８に供給さ れる。バッファ７６８の出力はＤＡＣ５６に供給される。高速バッファ７６８の 出力に現われるレベルシフトされた信号は抵抗器７５４を通してフラッシュＡ／ Ｄ変換器５６０入力に中継される。スキャナー出力信号から有害なノイズを除去 し、且つ、フラッシュＡ／Ｄ変換器５６の入力に入力電圧範囲保護を与えるため 、バイパスコンデンサ７６０及び保護ダイオード７５５を設けることが出来る。 第５Ａ図及び第５Ｂ図を参照するに、変換器５は、同期ユニット５４（第４図） により生成された正に成る“Ｃ０ＮＶＥＲＴ”コマンド信号に応答する。”Ｃ０ ＮＶＥＲＴ″の立ち下がりエツジで、フラッシュＡ／Ｄ変換器５６により生成さ れた結果はうンチ６６４に保持され、その時それはシステムバス６９を通してＣ ＰＵ６８及び相関ユニット７１が利用出来る様に成る。 希望する場合には、システム診断を行なうフィードバックループを設けることが 出来る。フラッシュＡ／Ｄ変換器５６の出力は、バッファ６６６を通してＤ／Ａ 変換器６７２に中継され、その出力は、適当な信号調整回路６７４を通して入力 ＭＵＸ５０に供給され、これは、前述の様に、利得制御回路５５に入力信号を提 供する。Ｄ／Ａ変換器６７２はラッチ６６８を通してバス６９とも連絡している 。信号調整回路６７４は、所定の利得及び周波数応答を有する能動フィルタから 成る。斯くして、Ｄ／Ａ変換器６７２への入力データは、ＣＰＵ６８の選択に従 って、フラッシュＡ／Ｄ変換器５６又はシステムデータバスから来る０例えば、 診断を目的として、ＣＰＵ６８により、システムバス６９及びラッチ６６８を通 してＤ／Ａ変換器６７２に既知の値を供給することが出来る。Ｄ／Ａ変換器５６ のアナログ出力は次にアナログマルチプレクサ５０を通して利得制御回路５５に 与えられ、フラッシュＡ／Ｄ変換器５６を通して再びデジタル信号に変換される 。すると、ＣＰＵ６８はその既知の価をフラッシュＡ／Ｄ変換器５６の出力から 供給されるデジタル値と比較することによりシステムの直線性及び利得を測定す ることが出来る。 ここで第６Ａ図を参照゛して、相関ユニット７１についてより詳しく説明する。 相関ユニット７１は、３状態バフフア２１０及び２１１、順次アドレスゼネレー タ２０７及び２４２、二重ボートランダムアクセスメモリー（ＲＡＭ）６２及び ６４．２方向３状態ドライバー２６０及び２６２、制御論理回路６７、繰り返し カウンター２８０、ラッチ２６４及び２６６、及び「積の和Ｊゼネレータ６６か ら成る。３状態バンフア２１０及び２１１は各々１対の７４Ｆ５４１から適宜成 る。２方向３状態ドライバー２６０及び２２は各々７４ＬＳ２４５から適宜成る 。アドレスゼネレータ２０７及び２４２は１６ビット事前ロード可能同期カウン ター（例えば、７４Ｆ５６９）である、ＲＡＭ６２及び６４は各々？ｌ１ｔｓｕ ｂｉｓｈｉ　Ｅｌｅｃｔｒｉｇ　Ｃａｒｐ、　Ｍ　５　Ｍ　５１６５　Ｐ　−７ ０等の８に高速二重ポー）ＲＡＭから適宜成る。「積の和」ゼネレータ６６は、 掛は算器２７０、ラッチ２７４．３２ピント累算器２７６、及びバッファ（ドラ イバーを伴っている）２７８から適宜成る。掛は算器２７０は、ＬＯＧＩＣＤＥ ＶＩＣＥＳ　ＬＭＵ５５Ｂ等の静的組み合わせ掛は算器（クロック信号を要しな い）から適宜成る。累算器２７６については、第８図と関連してより詳しく説明 する。 第７図を簡単に参照する。ＡＰＵ！ＩＩ御論理回路６７は、２４ＭＨｚり０７り ４３２、分周器４３４、バッファ６１４及び６１６、Ｄ型フリンプフロンブ（Ｆ Ｆ）５９０．６０８及び６１２．２人力ＡＮＤゲート６００及び６１０、及びイ ンバーター６０９．６０２、及び６３０−６３３から適宜成る。希望する場合に は、インバーター５９８及びＬＥＤ５９４等のインジケーターを包含させても良 い、システムクロック４３２は、２４Ｍ）（ｚ出力信号を供給する様に構成され た普通のクリスタル振動子であれば良い。 システムクロック５３２．に撚り産出された２４ＭＨｚクロンク信号はフリツプ フロツプ４３４に中継され、咳フリンブフロソプは該信号を２分周して１２ＭＨ ｚ方形波信号を供給する。該１２ＭＨｚ信号は、ＭＡＴＨＣＬＫ及びＣＰＵＣＬ Ｋを供給するバッファ６１４及び６１６に加えられる。ＣＰＵＣＬＫ信号はＣＰ Ｕ及びその付属回路をクロックするために使われる。 フリツプフロツプ５９０．６０８及び６１２は、後に説明する様に、共同して相 関ユニット７１の動作モードを制御する。ＦＦ５９０は、プリセント可能なり型 フリツプフロツプから適宜成り、該フリツプフロツプは、Ｄ入力が低レベルに拘 束され、ＣＰＵ６８からのＡＰＵＳＴＡＲＴコマンドによりプリセントされ、繰 り返しカウンター２８０により生成されたＡＰＤＯＮＥ信号によりクロックされ る。ＦＦ５９０は、反転信号ＭＡＳ及びＬＯＣを生成する。ＭＡＳ信号は、活動 状態である時には、３状態バフフア２１０及び２１１を使用可能にすることを許 す、ＬＯＧ信号は、活動状態である時には、ＲＡＭ６２．６４に関するアドレス ゼネレータ２０７及び２４２の出力を可能にする。ＭＡＳ信号も、データ入力と してＦＦ６０Ｂに加えられる。ＦＦ６０８は、ＭＡＴＨＣＬＨ及びＣＰＵＣＬＫ 　（ＦＦ４３４のＱ出力から）が導き出される１２ＭＨ２信号によりクロックさ れる。ＦＦ６０８のＱ出力は、インバータ６０９に加えられて、信号ＣＥＰを発 生させるが、該信号は、ＭＡＳ信号を有効に反映するが１クロックサイクルＭＡ Ｓ信号から遅れている。ＣＥＰはアドレスゼネレータ２０７及び２４２の増大を 開始させるために使われる。ＦＦ６０ＢもＡＮＤゲート６１０と共同して、ＭＡ ＴＨＣＬＨの開始から１サイクル遅れてこれに同期してゲート制御されたクロン ク信号ＭＣＬＫ供給する。フリツプフロツプ６０８のＱ出力は、バッファ５９８ を通して、インジケーターＬＥＤ５９４　（相関回路が作動中であることを示す ）を点灯させる。ＦＦ５９０のＱ出力はＡＮＤゲート６００に中継され、該ゲー トはインバーター６０２を通して、インバーター６３０．６３１．６３２及び６ ３３を駆動し、その出力（ＬＯＣＡＲＤ、ＬＯＣＢＲＤ％ＬＯＣＡＣ３，及びＬ ＯＣＢＣ５）は、相関ユニット７１（第６Ａ図）の高速ＲＡＭ６２．６４のチッ プ選択及び読み取りラインを使用可能にするために使われる。 ＦＦ６０８の出力はクロック信号としてＦＦ６１２に供給される。 ＦＦ６１２のＤ入力は高レベルに拘束され、クリア入力は、ＣＰＵ６８により生 成されるＣＬＲＡＰ　ＩＮＴ信号に応答する。 ＦＦ６１２（７１出力（ＡＰＤＯＮＩＮＴ）は中断信号とし７ＣＰＵ６８に供給 される。 ここで第８図を参照するに、累算器２７６は、縦続接続されて３２ピツト加算器 を成す４ピント加算器９１０−９１７から適宜成る。加算器９１０及び９１１． ９１２及び９１３．９１４及び９１５、及び９１６及び９１７は、夫々、８ビッ トランチ９１８−９２１の出力に供給される。ラッチ９１Ｂ−９２１は、ＭＡｔ ＨＣＬＫの立ち上がりエツジで付属の加算器の出力を格納する。加算器９１０− ９１３の六入力はラッチ２７４からの信号を受信する。 掛は算器２７０からの１６ビツトワードの最高位ピントは符号拡張されて加夏器 ９１４．９１５．９１６及び９１７のためのＡ入力を成す、ランチ９１Ｂ−９２ １からの出力は再循環的に付属の加夏器９１０−９１７のＢ入力に加えられる。 ラッチ９１８−９２１は夫々、８ビットバスドライバー９２２−９２５に中継さ れている。ＣＰＵ６８は、アドレス復号器９４６により選択された通りに３２ビ ア）結果の各８ピント部分を読み取る。初期設定時に、ランチ９１　Ｂ−９２１ はゼロにクリ了される。 二通りのモードで作動する。 データ収集モード、このモードでは、ＤＭＡ５Ｂは相関ユニフ）ＲＡＭ６２及び ６４（及びシステムＲＡＭ７０）と共同して、第１に適当な基準パターンのイン デックスをＲＡＭ６２に確立し、その後、ＲＡＭ６４にウェブ１４上の後続（新 パターン）折り記号のインデックスを確立する。 相関モード、このモードでは、ＡＰｔＪ論理回路６７０制御下に、ＲＡＭ６２及 び６４の内容が選択的に出力されて「積の和Ｊゼネレータ６６により処理されて 一連の相関係数を生成する。 システム１０は、システムの追跡を止め、又はオフにされるまで、データ収集モ ードと相関モードとで交互に作動する。 第４図、第７図、及び第９Ａ図を参照するに、データ収集モードはＣＰＵ６　Ｂ からＦＦ５８８　（第４図）にＷＡ　ＩＴ−ＦＯＲ−ＴＤＣコマンドが供給され ると開始する。その次にＴＤＣパルスがＦＦ５８Ｂに加わると、高レベルデータ 信号がＦＦ５７３に供給すれる。ＦＦ５７３は、次の増分パルス即ちインクレメ ンタルパルス（例えばＫＬＩＣＫ）に応答して、ＤＭＡリクエスト（ＤＭＡＲＥ ＱＯ）を生成してＴＤＣ５６からＲＡＭ７０（又はＲＡＭ６４）へのデータのロ ードを開始させる。後に説明する様に、相関動作の完了後、ＣＰＵ６８がＡＰＵ ＳＴＡＲＴコマンドを生成する時まで、ＦＦ５９０は活動状ｕＭＡｓ信号を生成 して２方ｒ？１３状態ドライバー２６８及び２６２及びアドレスバンファ２１１ 及び２１０を使用可能にする。斯くして、システムは第９Ａ図に略図示した実効 構成を取り、この構成においては、ＣＰＵ６８及びＤＭＡ５８は、システムバス ６９を通して、相関ユニフ）ＲＡＭ６２及び６４とのデータ転送及び繰り返しカ ウンター２８０のプリセントを直接制御する。 第６Ａ図及び第９Ａ図を参照するに、データ収集モードにおいて、スキャナーデ ータがバス６９を介してＲＡＭ６４に書き込まれる。若し基準パターンのインデ ックスがＲＡＭ６２にいまだに確立されていなければ、ＲＡＭ６４内のデータが 基準パターンとして適しているか否か試験される。若し該データが適当であれば 、基準パターンのインデックスが該データから導出されてバス６９を通してＲＡ Ｍ６２に納められる。基準パターンのインデックスがＲＡＭ６２に確立されると 、相関ユニット７１は新パターンのインデックスをＲＡＭ６４に生成する。 より詳しく述べると、第９Ａ図、第１０Ａ図及び第１０Ｂ図を参照するに、初期 データ収集モード動作中、連続するＴＤＣパルス間の機械（例えば、切断）サイ クルの各増分前進に対応するバイトの完全な組（ＫＬＩ　ＣＫ）、第１図のＲＡ Ｍ７０、第９Ｂ図のＲＡＭ７４又はＲＡＭ７０からのデータがＤＭＡ５Ｂにより ＲＡＭ６４の所定の連続する記憶場所にロードされて、４８００バイト・アレイ ６４１０を成す、アレイ６４１０は、時に「精密分解能ｊアレイ又は「精密ｊア レイと呼ばれるが、第１０Ｂ図に略図示されている。アレイ６４１Ｏ内のデータ が所定の基準を満たせば、時に「粗分解能ｊ又は「圧ｖＭＪアレイ６４２２と呼 ばれる１２００バイトアレイ６４２２　（第１０Ｂ図）が、アレイ６４１Ｏ内の 連続する四つの記憶場所の連続するグループの各々の平均を取り、且つその結果 としての平均値をＲＡＭ６４内の所定の連続する記憶場所にロードすることによ り、作成される。後に説明する様に、圧縮アレイ６４２２は、生じることのある 広い範囲のミスアライメント（例えば±８インチ）に亙る基準パターン及び新パ ターン間の相関の程度の荒い近位を提供するために使われる。 ６２内に存在しなければ、後に説明する様に、精密アレイ６４１ｏ内のデータが 基準パターンとして適しているか否か試験される。若しフラグＬＯＣＫＥＤがセ ットされていれば、ＲＡＭ６２はロードされている。試験が満足であれば、粗ア レイ６４２２が作成された後、精密アレイ６４１Ｏ及び粗アレイ６４２２の両方 が基準アレイ６２１０及び６２２２としてＲＡＭ６２に複写される。 相関処理を促進するため、基準パターンを表わす精密アレイ６２１Ｏ及び圧縮ア レイ６２２２が「拡張Ｊされる。基準６２１ｏ及び新パターン６４１ｏの相互相 関関数は、実際には、該アレイのするエレメントの積の和に等しい係数を順次計 算することによって作成される。相対位置がずらされる毎に、係数が生成される 。 最大の相関係数、即ち、分布のピークは、新パターン及び基準パターン間の最大 の潜在的アライメントに対応する。後により十分に説明する様に、相関処理は、 ＲＡＭ６２及び６４内のデータに選択的にアクセスすることによって為される。 拡張アレイを作成すれば、複雑なアドレス指定アルゴリズムを使う必要が無くな る；各係数の生成は、出発アドレスからのアレイの直接的増加を通して行なわれ る。 特に、もう一度第１０Ａ図及びＩＯＢ図を参照するに、拡張された精密分解能基 準アレイ６２２０　（時にＲＥＦＬＯＮＧアレイ６２２０と呼ばれる）は、アレ イ６２１Ｏの直前の３２個の連続する記憶場所（全体的に６２１６として示され ている）の中の精密分解能アレイ６２１０の最後の３２バイト（全体的に６２１ ４として示されている）を複写し、且つ、アレイ６２１Ｏの直後の３２個の連続 する記憶場所（全体的に６２１８として示されている）の中の精密分解能ナレイ ６２１０の初めの３２バイト（全体的に６２１２として示されている）を複写す ることによって、作成される。従って、ＲＥＦＬＯＮＧアレイ６２２０の長さは ４８６４バイトである。実際には、この拡張は、アレイ６４１０及び６４２２の ＲＡＭ６２への複写と関連して為される。 拡張粗分解能基準アレイ６２３２　（時にＲＥＦＣＯＮＤＥＮＳＥＤアレイと呼 ばれる）を作成するために、同様のプロセスが使われる。粗分解能アレイ６２２ ２の最後の２００バイト（全体的に６２２６で示されている）のコピーが元の１ ２００バイト粗アレイ６２２２のコピーの直前の２００個の連続する記憶場所（ 全体的に６２２８で示されている）に格納され、粗分解能アレイ６２２２の初め の２００バイト（全体的に６２２４で示されている）のコピーが元の圧縮アレイ ６２２２のコピーの直後の２００個の連続する記憶場所（全体的に６２３０で示 されている）に格納される。 斯くシテ、ＲＥＦＣＯＮＤＥＮＳＥＤ７１．イ６２３２の長さは１６００バイト であり、分解能が成る程度下がってはいるが、もっと大きなアレイ６２２０に包 含されている像情報の全てを包含している。該アレイ作成プロセスを、第１６Ａ 図及び第１６Ｂ図と関連して、より詳細に説明する。 作動中、粗分解能相関の際には、新パターンアレイ６４２２の内容が「ずらされ る−のに従って、元の基準アレイ６２２２は新パターンアレイ６４２２をｒ包み 込むＪように見える。即ち、元の１２００バイトパターンが試験されてしまうと 、次に現われるバイトが元の１２００バイトパターンの第１バイトと成る。この プロセスにより、複雑なソフトウェアに基づくアドレス指定方式を用いずに、相 関器は一つのパターンを他のパターンに対して限られた範囲に亙ってずらすこと が出来る。ＲＥＦＬＯＮＧアレイ６２２０及び精密アレイ６４１０を使う精密分 解能相関は見掛は上の「包み込みＪをもたらす。 データ収集モードにおいて、ＲＥＦＬＯＮＧ及びＲＥＦＣＯＮＤＥＮＳＥＤアレ イ６２２０及び６２３２がＲＡＭ６２に作成された後、次の切断サイクルからの データがＤＭＡ５８により（又はシステムＲＡＭ７０から）ＲＡＭ６４（第１０ Ｂ図）内の精密分解能アレイ６４１０の連続する４８００個の記憶場所の中にロ ードされ、粗アレイ６４２２が作成される。ＲＡＭ６４に新パターンアレイ６４ １０がロードされ、且つ１２００バイト粗アレイ６４２２が作成されると、相関 プロセスが始まる。 ＲＡＭ６２及び６４が完全の折り記号のインデフスフを含んでいれば、システム １０は相関モードに入る。特に、第６Ａ図及び第７図を再び参照するに、繰り返 しカウンター２８０がＡＰＤＯＮＥ信号（第７図ｙを生成する時ＣＰＵ６　Ｂは ＡＰＵＳＴＡＲＴコマンドを生成してＦＦ５９０を効果的にブリセントする。Ｍ ＡＳ信号はこの様にして不活状態にされ、ＬＯＧ信号は、且つ結局はＣＥＰ信号 は、ＲＡＭ６２及び６４への読み取り及びチップ選択信号（ＬＯＣＡＲＤ、ＬＯ ＣＢＲＤ、ＬＯＣＡＣ５，ＬＯＣＢＣＳ）と共に活動状態にされる。システム１ ０は斯くして第９Ｂ図に概略的に示した実効構成を取り、この構成では、３状態 ドライバー２６０及び２６２は結局不活状態にされ、一定の読み取り及びチップ 選択信号２３０．２３１．２３４及び２３５がＲＡＭ６２及び６４に供給され、 アドレスゼネレータ２４２及び２０７及び繰り返しカウンター２８０はＭＡＴＨ ＣＬＫ信号に関して不活状態にされる。斯（してＣＰＵ６８は高速ＲＡＭ６２及 び６４へのアクセスを拒否され、動作の順序づけが制御論理回路６７及びアドレ スゼネレータ２４２及び２０７によって為される。第６Ａ図及び第９Ｂ図をもう 一度参照するに、ＭＡＴＨＣＬＫ信号はアドレスゼネレータ２４２及び２０７及 び繰り返しカウンター２８０を増大（ｉｎｃｒｅｍｅｎｔ　）させ、ＲＡＭ６２ 及び６４からデータを夫々ラッチ２６６及び２６４の中にラッチする。アドレス ゼネレータ２４２及び２０７はＲＡＭ６２及び６４のためにアドレス指定を。 する、制御倫理回路６７のゲー）６１０（第７図）からのｌ’１ｃＬＫ信号（Ｍ ＡＴＨＣＬＫと同期して、且つこれから遅れて）は「積の和ｊゼネレータ６６　 （第６Ａ図）をクロックする。 より詳しく述べると、ＤＭＡ５８により生成されたレディー信号に応答して、Ｃ ＰＵ６８は、（システムバス６９及び３状態バフ７７２１０及び２１１を通し７ ）ＲＥＦＬＯＮＧ７１／イ６２２０（又はＲＥＦＣＯＮＤＥＮＳＥＤアレイ６２ ３２）の出発アドレスを（ＲＡＭ６２に付属する）アドレスゼネレータ２４２に ロードし、新パターンアレイ６４１０　（又は圧縮アレイ６４２２）の出発アド レスをアドレスゼネレータ２０７　（ＲＡＭ６４に付属）にロードし、繰り返し カウンター２８０は新パターンアレイのバイト数（４８００又は１２００）に相 当する値になる。 ＣＰＵ６８はＡＰＬＩスタート信号を発してＡＰＵ制御論理回路６７をトリガー する。制御論理回路６７は３状態バフフア２１０及び２１１を不活状態にし且つ アドレスゼネレータを活動可能にする（即ち、活動状態ＣＥＰ信号を生成する） 。 次にｒ積の和ｊ相関係数がパイプライン的に生成され、制［６理回路６７からの ＭＡＴＨＣＬＫ信号により順序づけられる。出発アドレスがアドレスゼネレータ ２４２及び２０７に格納され、且つカウンター２８０が初期設定された後、ＭＡ ＴＨＣＬＫパルスが生成される毎に、次の出来事が生じる：　（１）ＲＡＭ６２ ．６４の指定された記憶場所の内容がラッチ２６６及び２６４に書き込まれる； 　（２）アドレスゼネレータ２４２及び２０７が夫々基準パターンアレイ及び新 パターンアレイにおいて次の新しいアドレスを指す様に増大される；　（３）繰 り返しカウンター２８０が減らされる。同時にＭＣＬＫパルスが（ＭＡＴＨＣＬ Ｋと同期して且つこれから１クロンクパルス遅れて）　ｉ　（４）ラッチ２７４ の先の内容を反映する、新しい！ＡＩされた値が確立される；（５）掛は算器２ ７０からの積がランチ２７４に書き込まれる。このプロセスは繰り返しカウンタ ー２８０が数え切るまで続き、その時“ｄｏｎｅ”信号がＡＰＵ同期論理回路６ ７に対して生成され、ｒ積の和」相関係数計１が完了したことを示す、ＣＰＵ６ ８は次にバス６９及びドライバー２７８を通して累算器２７６の内容にアクセス し、生成された相関Ｆｆ、数をＲＡＭ７０（第１図及び第２図）に格納する。 「積の和１パイプラインのフラッシングを考慮した後、同期論理回路６７はＣＰ Ｕ６８による相関ユニット７１の制御を可能にする：活動状ｎｃＥＰ信号がＦＦ ６０８により生成されて３状態バツフア２１０及び２１１を使用可能にする。Ｃ ＰＵ６Ｂは次にｒずらされた１基準アレイに対応する適切な出発アドレスをアド レスゼネレータ２４２．２０７にロードする。ＲＡＭ６２の中の出発記憶場所（ 基準パターン）のアドレス（アドレスゼネレータ２４２内）が先の出発アドレス より１だけ増やされる。この様にして出発アドレスに増分を与えれば、次の相関 係数の計算のために、基準アドレスがＲＡＭ６４内の新パターンアレイに対して 効果的にずれる。ＣＰＵ６８は生成された相関係数のカウント数を維持する（相 関係数カウンター７００２；第２Ａ図）、相関係数カウントは（基準アレイの開 始点に対する相対アドレスオフセットとして適宜使われる：連続する各計算の開 始時にアドレスゼネレータ２４２にロードされる出発アドレスは、基準アレイ（ ＲＥ　Ｆ　Ｌ　ＯＮ　Ｇ　６２２０又はＩＩＥＦＣＯＮＤＥＮＳＥＤ６２３２） と相関係数カウンター７００２の内容との和に等しい、実際には、第２Ａ図に示 した様に、二つの相関係数カウンター７００２及び７００３が使われる；第２０ 図と関連して説明する様に、カウンター７００２はゼロからカウントアツプして 前述の相対アドレスを提供し、カウンター７００３は作成されつつあるアレイの 係数の総数からカウントダウンする。 新折り記号及び基準折り記号の間の相互相関は、一連の所定数の相互相関係数に より表わされる。精密分解能相関については、６４個の相関係数がＲＥＦＬＯＮ Ｇアレイ６２２０及び新パターンアレイ６４１０　（第９Ｂ図、第１０Ａ図）か ら生成されてＲＡｌ’１７０（第２Ｂ図に示されている）の相互相関係数アレイ ７００４の第１部分（７００４Ａ）に格納される。後に説明する様に、該アレイ 内の個々の係数の相対記憶場所は、相関係数カウンター７００２の内容によって 決定される。粗分解能相互相関については、４００個の相関係数がＲＥＦＣＯＮ ＤＥＮＳＥＤアレイ６２３２及び圧縮新パターンアレ６４２２から生成され、相 互相関係数アレイ７００４の第２部分（７００４Ａ）に維持される。 粗相間は、実際には、新、旧基準折り記号の間の広い範囲の相対位置ずれをカバ ーする。 好適な実施例では、相関プロセスは圧縮アレイ及び精密アレイの両方に関して行 なわれる。圧縮アレイ６２３２及び６４２２は、相関の程度の粗い評価を提供し て新パターン像が基準と著しく類領していることを確かめるために使われ、斯く してシステムが相関の擬似パターンまたはピークを追跡することを防止する。精 密基準アレイ６２２０及び６４２０は、パターン位置エラーの絶対的表示を提供 するために使われる。 相関プロセスが完了した後、ＲＡＭ７０は３２ピント「積の和ｊ相関係数のアレ イを含んでいる。そのアレイは基準パターンと新パターンとの間の相互相関の程 度を表わす。後に説明する様に、ＣＰＵ６Ｂは精密アレイの相関を分析して、相 関のピークに相当する相関係数を判定する。データサンプリング区間により決定 される離散的量だけパターンの位置が増分的にオフセントされるので、個々の相 互相関係数の値は新パターン及び基準パターンの間のアライメントの程度に対応 する。該アレイは、パターンの増分的シフトと同期して作成される。宕しパター ンが機械サイクルに関して位置合わせされていれば、最大の係数はアレイの中央 に現われる。アレイにおける最大係数の相対的位置は、従って、パターン間の位 置的オフセットを反映する。切断ドラムの各回転について４８００個のパルスが 生成されるので、各データサンプルはウェブ１フ１００．０１インチの運動に相 当する（４８インチのリピート、即ち、切断サイクルあたりのウェブの移動、を 仮定する）。 精密アレイにおける各３２ビツト相関係数は、相対変位の００．０１インチの増 分に相当する。従って、ピークに相当する係数の判定は、変位の程度を００．０ １インチの分解能で示す。 先に記載した様に、随意的な拡張ゼネレータ５７により、機械サイクルの一つ以 上の部分について分解能をもっと高くすることが出来る。第１１図を参照するに 、拡張ゼネレータ５７は、普通のプログラマブルな分周器／カウンター（例えば 、ＩＮ置８２５４プログラマブルカウンター）５６１．５６３、及び５６５と、 １０ＭＨ！クロンク５６９と、２人力ＡＮＤゲート５６５と、インバーター５６ ７及び５７１と、普通のマルチプレクサ５７３とから適宜成る。拡張ゼネレータ ５７は同期ユニット５４内の点５７Ａおよび５７Ｂ（、及び、第７に見られる相 関ユニット７１内の点６１２Ａ）に選択的に挿入される。 通常分解能動作及び高分解能動作の選択はＭＵＸ　５７３により為される；ＭＵ Ｘ５？３は、選択信号ＳＦ／Ｗの状態に従って、その出力端子に、その入力端子 のＡ組及びＢ組のうちの一方又は他方に供給された信号を選択的に提供する。 Ａ組の入力端子は、正常動作と関連し：　（ＩＡ）パルスゼネレータ５７０　（ 第４図）からの増分前進パルスと；　（２Ａ）フリップフロップ５８８　（第４ 図）からのランチされたＴＤＣ信号と；（３Ａ）ＦＦ６０８　（第７図）のＱ／ 出力からの遅延したＡＰＤＯＮＥ信号とを加えている。後述する様に、Ｂ組の入 力は高分解能動作と関連している。 高分解能動作では、窓の持続時間中に同時に存在する活動状態を有する信号がＭ ＵＸ５７３の入力２Ｂに加えられる。プログラマブルなカウンター５６１及び５ ６３、インバーター５６７及びＡＮＤゲート５６５は共同して、機械サイクルの 一部分に相当する高分解能（高サンプルレート）窓を定義する。パルスゼネレー タ５７０からの増分パルス（ＫＬＩＣＫＳ）は、プログラマブルな分周器５６１ 及び５６３のクロック入力に中継される。フリップフロップ５８８（第４図）か らのＴＤＣ信号は分周器５６１のゲート入力に、プログラマブルな分周器５６１ の出力は、プログラマブルな分周器５６３のゲート入力に、且つＡＮＤゲート５ ６５の一人力に中継されている。ＡＮＤゲート５６５の他入力はインバーター５ ６７を通してカウンター５６３の出力に接続されている。高分解能が始まるべき 機械サイクル中の点のインデックス（例えば、ＴＤＣパルスと窓の開示点との間 に発生する、パルスゼネレータ５７０からのＫＬ　Ｉ　ＣＫＳの数）は（ＣＰＵ ６８によりバス６９を介して）プログラマブルな分周器／カウンター５６１にロ ードされ、窓の持続時間のインデックス（例えば、パルスゼネレータ５７０から のＫＬ　Ｉ　ＣＫＳに換夏して）がプログラマブルな分周器５６３にロードされ る。プログラマブルな分周器／カウンター５６１がその最終カウントに達する時 、その出力は高レベルとなり、プログラマブルな分周器５６３及びＡＮＤゲート ５６５を使用可能にする０次にカウンター５６３はＫＬ　Ｉ　ＣＫパルスを数え 初め、プログラムされた窓の持続時間の終了時点でのみ高レベル信号を生成する 。斯くして、ＡＮＤゲート５６５は高分解能窓でのみ高レベル信号を生成する。 ＡＮＤゲート５６５の出力は、フリップフロップ５８８のラッチされたＴＤＣ出 力の相対物としてＭＵＸ５７３の２Ｂ入力に加えられる。 所望の分解能に対応する周波数を有する信号がＭＵＸ　５　？　３のＩＢ大入力 加えられる。ＡＮＤゲート５６５は、高分解能窓の持続中プログラマブルな分周 器５７５を使用可能にする。プログラマブルなカウンター５７５は、１０ＭＨｚ クロフク５６９から所望の分解能に対応するクロック信号を得るのに適切な数で プリロードされ、自動リセットモードで動作する。カウンター５９５の出力は発 振器５６９の出力に対して０分周器５７５の出力は・パルスゼネレータ５７０か らのＫＬ　Ｉ　ＣＫＳ信号の高分解能対応物として、ＭＵＸ　５　？　３のＩＢ 大入力供給される。 窓の終りを示す信号がＭＬＪＸ　５７３の入力３Ｂに加えられる。 プログラマブルな分周器５６３がその最終カウントに達する時、ＡＮＤゲート５ ６５の出力は低レベルとなってカウンター５７５を使用不能にし、且つ、インバ ーター５７１を通して、「窓の終わりｊ中断信号を発生させる。ｒ窓の終わりＪ 中断信号はフリップフロップ６０８（第７図）からの遅延した“ＡＰ　Ｄｏｎｅ ”信号の対応物として、ＭＵＸ５７３の入力３Ｂに加えられる。 ＭＵＸ　５７３の制御は、ＣＰＵ６８により好適に実行される（即ち信号ＳＦ／ Ｗが生成される）。 新パターン及び基準パターンの相対変位が判定された後、ＣＰＵ６８は出力制御 ユニット８０へ補償信号を生成する。第１２図を参照するに、出力制御回路８０ は、各々バス６９に接続された普通のアドレス可能ランチ１２５２及び入カポ− ）１２５Ｂから適宜成る。ＣＰＵ６８からの補償信号はラッチ１２５２に受信さ れて、適当なコネクタ１２５３を通してリラックス８４（第１図）に加えられる 。モーターからのフィードバック信号は入力ボート１２５８を通してＣＰＵ６８ に供給される。 希望する場合には、診断を容易にする表示装置（例えば、ＬＥＤ）１２６３を設 けることが出来る。同様に、それ自体がＣＰＵ６　Ｂ″により所定期間内にリセ ットされないとしても、ＣＰＵ６８へのリセット信号を生成する適当な番犬タイ マー１２９１を利用することが出来る。ＬＥＤ１２６３及びタイマー１２９１は アドレス可能ランチ１２６０を通してバス６９に適宜接続されている。 ここで第１３図を参照して、ＣＰＵ６８の全体的動作を説明する。システムに電 力を投入すると、システムは「バックグランドｊルーチン１３００を実行し始め る。システムは最初に、ＲＯＭ。 ＲＡＭ及びＥＥＰＲＯＭエラー、利得制御エラー、相関器エラー、Ａ／Ｄ変換器 エラー及びＤ／Ａ変換器エラーの有無を検査するハードウェア試験（ステップ１ ３０２）を実行し、その結果に応じてフラグをセントする（ステップ１３０４） 、多くのエラー検出アルゴリズムを使ってコンピューターハードウェア周辺機器 の故障の存在を判定出来ることを当業者は理解するであろう、ルーチン１３００ の残りの部分は主プログラムループ１３０５を構成し、これは切断制御システム が作動している間、連続的に作動する。 主プログラム１３０５の最初のステップは、データがキーボードモジュール７８ からＣＰＵ６　Ｂへ送られたか否か判定して所要の更新をする（ステップ１３０ ６）ことである。キーバッド入力及び更新は標準的な文字入力用割り込み駆動ル ーチン及びコマンド復号用ポーリングルーチンを利用して適宜実行される。 データ収集処理ユニット３７は自動又はマニュアルモードで適宜作動出来る。キ ーバンド入力が収集され処理された後、代わりのシーケンスがシステムの動作モ ードに従って、実行される。詳しく述べると、自動モードフラグＱが試験されて 所望のモードを決定する（ステップ１３１０）、若しマニュアルモードが選ばれ ていれば、モーター制御サブルーチン（１３１６）が実行される。 −瓜に、モーター制御サブルーチン１３１６は、補償モーター３０を選択的に活 動させて補償ローラー２４（第１図）の位置を変化させることによりウェブ位置 補償を変更し、タイマーを使い続けて余りに速い位置変化を阻止する。マニュア ルモードでは、ローラー２４の位置はオペレーターの入力に従って調節される。 自動モードが使用されれば、システムは、折り記号情報を収集し、必要なデータ が収集され終わると、位置エラーを計算し、計算を確認し、その結果に従って調 節をする。 より詳細に述べると、自動モード動作時には、システムは初めに、折り記号デー タが相関ユニット７１内にあるか否か判定する。 この目的のために、ＤＭＡ５８がデータを相関器ＲＡＭ６２及び６４に直接ロー ドせずにＲＡＭ７０内の中間バンファにロードする瞬間に、（時にＲＡＭ７０の ＲＡＭロードＺフラグと呼ばれる）フラグ’ＺＪが、ＭＤＡ５Ｂがデータ収集サ イクルを完了したか否か判定するために、試験される（ステップ１３１４）、デ ータ続け、モーター制御ルーチン１３１６に入る。 データ収集が完了すると、（フラグ２が少なくともＲＡＭ６４がロードされたこ とを示す）、システムは計算サブルーチン１３２２を呼び出す、一般に、サブル ーチン１３２２は基準パターンが確立されたか否か判定し、若し確立されていな ければ、基準パターンのインデックスをＲＡＭ６２に生成し：先に生成され　゛ た折り記号（基準パターン）からの新折り記号（新パターン）の、ウェブ位置の 変動を判定し；データ収集エラーの発生を検出し；その結果に従ってフラグをセ ントする。第１４Ａ図と関連して計算ルーチン１３２２を説明する。 データ収集エラーは、入力信号上のノイズ、その時処理されているパターンを認 識出来ないこと、印刷機速度が低過ぎること、等の色々な条件から生じることが ある。若し処理エラー発生すれば、計算された位置変動（エラー）情報は無効で ある。従って、色々な処理エラーフラグが処理エラーのインデックスについて試 験され（ステップ１３２０）、そして、処理エラーが発生しなかった場合に限う て、位置エラーを補償するためモーター制御サブルーチン１３１６が使われる。 若し処理エラーが検出されると、全ての位置エラー情報がクリアされ（ステップ １３２５）、エラーのタイプが識別され、適切なメツセージがキーボードモジュ ール７８に送られて表示される（ステップ１３２Ｂ）、エラーメツセージが表示 装置に送られた後、エラーインデソスクの表示を容易にするために休止フラグが セントされる（ステップ１３２４）。 次にＤＭＡ５８が使用可能にされ、ＤＭＡ使用中フラグ及びＲＡ？１０−ドフラ グが適宜セントされる０次にシステムはモーター制御サブルーチン１３１６に入 る。 ここで第１４Ａ図を参照するに、計算サブルーチン１３２２は最初に、「システ ム・ロックド」フラグ（Ｖフラグ）がセントされているか否か判定する（ステッ プ１４１０）、システム・ロックド・フラグ（Ｖフラグ）は、システムがウェブ 位置エラー計算を開始するために十分なデータを収集したこと、即ち、基準パタ ーン及び新パターンの両方のインデンスフが相関器ユニット７１内にあること、 を示す。 該フラグがセントされていなければ、（ステップ１４１０）基準パターンのイン デフスフが未だ相関器ユニット７１に存在しないことを示し、基準インデフスフ がＲＡＭ６２に生成される。システムは初めに、像信号がフラッシュＡＤＣ５６ と両立する振幅範囲内にあることを保証するためにアナログ入力装置用の利得パ ラメータがセットされているか否か判定する（ステップ１４２８）。 利得制御が先にセントされていなければ、利得制御サブルーチン１４０８が実行 され、ＤＭＡ５Ｂが開放され（ステップ１４２４）（Ｚフラグがクリアされる） そして主ループ１３０５への復帰が為される。利得制御サブルーチン１４０８に ついては、第１４Ｂ図と関連してもっと詳細に説明する。 利得パラメータがセントされていると仮定すると、システム１（ｌが最適なデー タセットで作動していることを保証するためＲＡＭ６４の精密アレイ６４１０内 のデータが正規化される（一点に集中される）、該正規化プロセスはパターンデ ータからＤＣＣオフ上７）情ｌ（例えば、周囲の成分）を除去し、それが相関計 算の結果に影響を与えないことを保証する。実際には、該アレイの中のデータの 平均値は、アレイ内の全バイトを加算してその和を総バイト数で割り（ステップ １４４０）、次にその平均値を該アレイの各エレメントから引くことによって、 計算される。アレイがＲＡＭに存在した後に数学的平均値を計算し、次にその平 均値を各エレメントから順次に引く、ソフトウェアで正規化（集中化）を十分に 実行出来る。しかし、その様なことの実行には割合に時間がかかる。従って、ア レイ作成の過程で新パターンアレイの正規化を行なう様に相関ユニット７１を修 正することが望ましい、適当なハードウェア拡張正規化プロセス１４４０につい て第６Ｂ図及び第１５図と関連して説明する。 精密アレイ６４１０が集中化されると、圧縮アレイ６４２２（第３Ｂ図及び第１ ０Ａ図との関連で言及した）が作成される（ステップ１４４８）、上述の様に、 圧縮アレイは、各４データバイトを平均化し、該４バイトの平均値を表わす複合 バイトを作成することにより、形成される。 精密アレイ６４１０及び圧縮アレイ６４２２は次に、（第９Ｂ図及び第１０Ａ図 と関連して説明する様に）ＲＡＭ６２に拡張基準アレイ６２２０及び６２３２を 作成するために使われる、ステツ７”ｌ　４３６．拡張アレイ６２２０及び６２ ３２の作成について第１６Ａ図、第１６Ｂ図及び第１７図と関連して説明する。 第１８図と関連して説明する様に、次に基準パターンの分散の程度（例えば、計 算された最大自動相関エレメントの値）が判定される（ステップ１５００）、分 散が計算されてＲＡＭ７０に格納されると、システム・ロンクド・フラグ（Ｖフ ラグ）がセントされ（ステップ１４５０）、ＤＭＡ５Ｂが開放されて更にデータ 処理を可能にしくステップ１４２４）主ループ１３０５への復帰がなされる（ス テップ１４２８）。 新パターン及び基準パターンの両方のインデンスフが既に相関ユニット７１内に ある時に（即ち、基準アレイ６２２０及び６２３２がＲＡＭ６２内にあり、且つ Ｚフラグがセットされている時）計算ルーチン１３２２に入ると、二つの位置エ ラー検出モードの一つ（パターン認識又はカントマーク認＠）に入る０ロンクド ・フラグがセントされているとすると（ステップ１４１０）、システムは、どの 位置エラー検出モードが要求されているか判定しくステップ１４１１）、その結 果に従ってマーク位置エラー計算ルーチン２２００　（第２６図と関連して詳細 に説明する）、又はパターン位置エラー計算ルーチン１６００　（第１９図と関 連して説明する（ステップ１６００）を実行する。 パターン認識モード動作を仮定すると、パターン位置エラー計算サブルーチン１ ６００　（第１９図）からの復帰の際に、サブルーチン１６００の過程で検出さ れたパターン認識エラーについて試験が行なわれる（ステップ１４２２）、もし パターン認識エラーが検出されなければ、パターン認識エラーフラグはクリアさ れ（ステップｌ　４２０）　、ＤＭＡ５８は更にデータ収集活動をし得る様に開 放され（即ち、Ｚフラグがクリアされる）　（ステップ１４２４）、制御はバン クグランド・ルーチン１３００に戻る（ステップ１４２Ｂ）、Ｌかし、若し位置 エラー計算サブルーチン１６００によりエラーが検出されると、適切なパターン 認識エラーフラグがセントされ（ステップ１４３０）　、ＤＭＡ５８は開放され （ステップ１４２４）、制御はバンクグランドルーチン１３００に復帰する（ス テップ１４２８）。 ここで第１４Ｂ図を参照して、利得制御サブルーチン１４０８について説明する 。利得制御ルーチン１４０８は、ＧＡＩＮパラメータ即ち、掛は算ＤＡＣ？？２ がそれを像信号（第５Ｂ図）に乗じるところの係数、の適応制御に備えるもので ある。利得はフラッシュＡＤＣ５６の利用を容易にするために制御される。利得 制御サブルーチン１４０８の開始時に、該サブルーチンへの先の入力について試 験が行なわれる（ステップ１４０９）、詳しく述べると、変数ＡＤＪｔｌＳＴＭ ＥＮＴ　（第２Ｂ図の記憶場所７０２０にある）の値が試験される。ＡＤＪＬＪ ＳＴＭＥＮＴは、ＧＡＩＮパラメータの適応調整に利用され、ＧＡＩＮに対する 離散的調整量を表わす、ＡＤＪＵＳＴＭＥＮＴの値がゼロならば、初めて利得制 御サブルーチン１４０８に入る。 初めて利得制御サブルーチン１４０８に入るとすると、一連の利得初期設定ステ ップが実行される。掛は算ＤＡＣ７２２に最初に生成された値が負の数に相当す ることを保証するために、変数ＧＡＩＮ（第２Ｂ図の記憶場所７０２２）は所定 の最小値（１６進値８０が適当である）に設定される（ステップ１４１２）、次 に変数ＡＤＪＬＩＳＴＭＥＮＴ７０２０は、物理的に可能な量大微分（最大ＧＡ ＩＮから最小ＧＡＩＮを差し引いた値）に相当する所定値（例えば、１６進数７ Ｆ）に等しく設定される（ステップ１４１３）。 Ｚフラグ（ＤＭＡレディー）が次にゼロにクリアされて、新パターンの適当なイ ンデンスフが相関器７１又はＲＡＭ７０内に無いことを示す（ステップｌ　４１ ４）、ＡＤＪＵＳＴＭＥＮＴの値（記憶場所２０７０）は２で割られ（ステップ １４１５）、ＧＡＩＮの値がバス６９を通して掛は算ＤＡＣ？７２（第５Ｂ図） に供給される（ステップ１４１６）。 ＧＡＩＮの値がＤＡＣ７７２に供給された後、２フラグが試験されて、データの 完全な組がＲＡＭ６４内にあるか否か判定され（ステップ１４１７）、若し否で あれば、計算ルーチン１３２２への復帰がなされる。最初の入力において、２フ ラグはゼロにクリアされるので、５００ｕｒｎが行なわれる。 次にサブルーチン１４０８へ入るとき（ＡＤＪＵＳＴＭＥＮＴはゼロに等しくは 無い）、初期設定ステップ１４１２−１４１６は省略され、Ｚフラ多゛は直に試 験される（ステップ１４１７）。 アレイ６２１０がＲＡＭ６４内にあるとすると（２フラグは１に等しい）、アレ イ６２１０の最大エレメント及び最小エレメントが判定され（ステップ１４６２ ）、且つ、該データがＡＤＣ５６の入力範囲に相当する値の範囲の中にあること を保証するために、試験される。アレイ内の最小エレメントの大きさが試験され て、それが、許容される最大スキャナー出力に相当する範囲の中にあるか否か判 定される（ステップ１４６４）、最小エレメントの大きさが０である場合には、 スキャナー出力チャネルの信号の飽和を避けるためにスキャナー利得が調整され る（ステップ１４６Ｂ）、スキャナー利得の調整は適応的に、ＧＡＩＮがらＡＤ ＪＵＳＴＭＥＮＴ　（７０２０＞の値を引くことにより達成される。 アレイの最小エレメントがゼロでなければ、システムはアレイの最大エレメント の大きさを予定の「負の最大Ｊ値（例えば、１６進数Ｆｈｅｘ）と比較する（ス テップ１４６６）、該最大エレメントの大きさが予定の「負の最大１値と等しけ れば、スキャナー利得を同様に下げなければならない（ステップ１４６Ｂ）。 利得が調整された後、該利得値が所定最小利得値（例えば、１６進数８４）と比 較される（ステップ１４６９）、その調整された利得が最小値より小さくなけれ ば、Ｚフラグはゼロにリセットされ（ステップ１４１４）　、ＡＤＪＬＩＳＴＭ ＥＮＴの値が２で割られ（ステップ１４１５）、調整されたＧＡＩＮが掛は算Ｄ ＡＣ７７２に出力されて次のデータ・サイクルと関連して使われる。 （リセット直後の）Ｚフラグが試験され、計算ルーチン１３３２への復帰がなさ れる。 しかし、利得がその所定最小値より小さければ（ステ、プ１４６９）、利得工゛ ラー・フラグがセットされ（ステップ１４８０）、計算ルーチン１３２２への復 帰がなされる。 アレイの最小値及び最大値が予定の「正最大値Ｊ及び「負最大値Ｊと等しく無け れば、システムはアレイのエレメントの大きさが許容可能範囲内にあるか否か判 定する。最小エレメントの値が試験され（ステップ１４７０）、もし例えば６よ り小さければ、ＧＡＩＮセット・フラグがセントされ（ステップ１４７６）、計 算サブルーチン１３２２　（第１４Ａ図）への復帰がなされる。若し最小エレメ ント最大の大きさが許容可能範囲内になければ、システムは最大エレメントが許 容範囲内にあるか否か判定する（ステップ１４７２）、もし負の最大値が、例え ば、１６進数’３ＡＪより大きければ、利得フラグがセントされ（ステップ１４ ７６）且つルーチン１３２２への復帰がなされる（第１４Ａ図）６文字アレイの 最大エレメント及び最小エレメントのいずれもが許容範囲内になければ、ＡＤＪ ＵＳＴＭＥＮＴの値（７０２０）をＧＡＩＮの値（７０２２）に加えることによ りスキャナー利得が増加される（ステップ１４７４）。 ＧＡＩＮの値が増加された後、その値が試験されて所定最大値に達しているか否 か判定される（ステップ１４７８）、若しスキャナー利得が所定最大値（例えば 、１６進数ＦＦ）に達していれば、利得エラーフラグがセントされて、スキャナ ー出力信号が低過ぎて利得エラーが発生していることを示す（ステップ１４８０ ）。 すると、サブルーチン１３２２への復帰がなされる。若しスキャナー利得がなお 所定最大値未満であれば（増加後）、利得フラグ及び利得エラーフラグをセット せずにルーチン１３２２　（第１４Ａ図）へ復帰する。 先に記載した様に、計算ルーチン１３２２　（第１４Ａ図）において、ＲＡＭ６ ４内め粗アレイが計算された後、精密アレイ及び粗アレイがＲＡＭ６２内に拡張 アレイ６２２０及び６２３２第１０Ａ図、第１０Ｂ図、第１６Ａ図、第１６Ｂ図 、及び第１７図を参照するに、拡張アレイ６２１０は、最初にデータのブロック をＲＡＭ６４内の精密アレイ６４１Ｏの端部６４１４　（例えば最後の３２バイ ト）から拡張アレイ６２２０の開始部分６２１６に複写することによって、作成 される。詳しく述べると、ＲＡＭ６４内の精密アレイ６４１０の開始点及び終点 のアドレス、及びＲＡＭ６２内のＲＥＦＬＯＮＧアレイの開始点が得られる（ス テップ２５０４）、所望の拡張に相当する数（ｒ包み込みＪ）（例えば、３２） が次に精密アドレス６４１０の終点アドレスから差し引かれ、その結果がポイン ターＡＤＤＲＥＦＲＯＭにロードされる（ステップ２５０６）、次に、カウンタ ー（Ｃ０ＵＮＴＥＲ１）が拡張内のエレメントの数（例えば、３２）に等しくセ ントされ（ステップ２５０　Ｂ）　、ＲＥＦＬＯＮＧの第１バイトに相当するア ドレスがポインターＡＤＤＲＴＯにロードされる（ステップ２５１０）、次にそ のデータのブロックはＲＡＭ６４からＲＡＭ６２へ複写される（ステップ２５１ ２）、第１７図を簡単に参照するに、ポインターＡＤＤＲＥＦＲＯＭにより指定 されたバイトが、ポインターＡＤＤＲＴＯにより指定された記憶場所に複写され る（ステップ２７０４）、次に、ポインターＡＤＤＲＥＦＲＯ門及びＡＤＤＲＴ Ｏの各々に増分が与えられ（ステップ２７０Ｂ）、Ｃ０ＵＮＴＥＲ２には減分が 与えられる（ステップ１７１２）。 次にＣ０ＵＮＴＥＲ１の内容が試験される。（ステップ２７１４）。 このプロセスは、Ｃ０ＵＮＴＥＲ２がゼロに達して、データブロック全体が複写 されたことを示すまで反復されるが、その時点で呼びだしルーチンへ゛の復帰が なされる。 次にＲＡＭ７４内の４８００バイト精密アレイ６４１０全体が、３３番目の記憶 場所から始まる拡張アレイ６４２０に複写される。 この時点で、精密アレイ６４１０の末尾の３２バイト（６２１Ｂで指定される３ ２バイト）のコピーが拡張アレイ　（ＲＥ　Ｆ　Ｌ　ＯＮ　Ｇ）６２２０の初め の３２個の記憶場所にロードされている；そしてレジスターＡＤＤＲＴＯは拡張 アレイ６２２０の３３番目の記憶場所のアドレスを内蔵している。精密アレイ　 ６４１０の開始アドレスはポインターＡＤＤＲＥＦＲＯＭにロードされ（ステッ プ２５１６）　、Ｃ０ＵＮＴＥＲ２は、精密アレイ６４１０の長さに相当する値 、例えば４８００、にセットされる０次に複写シーケンス（第１７図と関連して 説明した）が実行されて、精密アレイ（６４１０）全体を３３番目の記憶場所か ら始まるＲＥＦＬＯＮＧ（６２２０）に複写する（ステップ２５２０）。 次に精密アレイ６４１０の開始部分６４１２　（例えば、初めの３２バイト）が 拡張アレイ６２２０の末尾部分６２１８に複写される。精密アレイ６４１Ｏの開 始点のアドレスがポインターＡＤＤＲＥＦＲＯＭにｔ：ｌ−ドされ（ステップ２ ５２２　）　、Ｃ０ＵＮＴＥＲ２が再び３２にセントされ（ステップ２５２４） 、複写シーケンス（第１７図と関連して説明した）が実行されて、精密アレイ６ ４１０の初めの３２バイトがＲＥＦＬＯＮＧ　（６２２０）の末尾の３２バイト に複写される。全体で４８６４バイトの拡張された精密アレイ６２２０がこの様 にして作成される。 ここで第１６Ｂ図を参照するに、拡張された圧縮アレイ６２３２が同様にして作 成される。圧縮アレイ６４２２の末尾の６４２６がＲＥＦＣＯＮＤＥＮＳＥＤ７ １ｚイ６２３２の開始部分６２２８に複写される。圧縮アレイ６４２２の最後の バイトのアドレスが得られる（ステップ゛２６０４＞、所望の拡張に相当する数 （例えば２００）がそのアドレスから差し引かれ、その差がレジスターＡＤＤＲ ＥＦＲＯＭ１ｍ格納される（ステップ２６０６）、拡張圧縮アレイ６２３２の開 始点に対応するアドレスがレジスターＡＤＤＲＴＯにロードされ（ステップ２６ ０８）　、Ｃ０ＵＮＴＥＲ２が次に２００にセントされる（ステップ２６１０） 、次に複写シーケンスが実行されて、圧縮アレイ６４２２の末尾の２００バイト をＲＥＦＣＯＮＤＥＮＳＥＤ　（６２３２）の開始部に複写する（ステップ２６ １２）。 次に１２００バイトの圧縮アレイ６４２２全体がアレイ６２３２内の次に続く記 憶場所に複写される。ＡＤＤＲＴＯは、この時点で、アレイ６２３２内の２０１ ０１番目憶場所のアドレスを内蔵している。圧縮アレイ６４２２の第１バイトの アドレスはＡＤＤＲＥＦＲＯＭにロードされ（ステップ２６１４．２６１６）、 Ｃ０ＵＮＴＥＲ２は、１２００、即ち圧縮アレイ６４２２の長さ、にセットされ る（ステップ２６１８）、次に複写シーケンス（第１７図）が実行され、ＡＤＤ ＲＴＯで指定される記憶場所（２００）からＲＥＦＣＯＮＤＥＮＳＥＤ　（６２ ３２）の中に圧縮アレイ６４２２を複写する。 圧縮アレイ６４２２の開始部分６４２４　（例えば、初めの２００バイト）が次 にアレイ６２３２の末尾部分６２３Ｇ　（例えば末尾の２００バイト）の中に複 写される。圧縮アレイ６４２２の開始点のアドレスはＡＤＤＲＥＦＲＯＭにロー ドされ（ステップ２６２２）　、ｃｏＵＮＴＥＲ２は２００に等しくセットされ （ステップ２６２４）、複写シーケンス（第１７図）が実行される（ステップ２ ６２６）、完了すると、プログラム制御は第１４Ａ図のルーチンに復帰する（ス テップ２６２Ｂ）。 先に記載した様に′、拡張アレイ６２２０及び６２３２がＲＡＭ６２内に作成さ れた後、ＲＥＦＣＯＮＤＥＮＳＥＤアレイ６２３２の分散が計算される。一般に 、分布サブルーチン１５００は、基準折り記号が収集された後、２番目の折り記 号（新パターン）が作成される前に、実行される。即ち、利得フラグはセットさ れているがシステムはロックされていない（Ｖフラグ−〇）０分散サブルーチン １５００は、基準パターンの自動相関の最大値を定義するために使われる。 サブルーチン１５００の開始時、圧縮新パターンアレイ６４２２がアドレスゼネ レータ２０７にロードされる（ステップ１５０４）。 ＲＥＦＣＯＮＤＥＮＳＥＤ６２３２の開始点のアトＬ／スは、２００（即ち、拡 張されていない圧縮基準アレイ６２２２の出発アドレス）だけオフセットされて 、アドレスゼネレータ２４２にロードされる（ステップ１５０６）、次に圧縮ア レイ６４２２の長さが繰り返しカウンター２８０にロードされ、（例えば、１２ ００）そして相関係数カウンター７００２が、作成されるべき相関係数の数に相 当する値（例えば、１）に初期設定される（ステップ１５０８）。 ＣＰＵ６８は次にＡＰＵスタートコマンドをＡＰＵｆＩｉ１１御論理回路６７　 （第７図）に対して生成する。この様にして、先に記載した相関動作が開始され 、拡張されていないＲＥＦＣＯＮＤＥＮＳＥＤアレイ６２２２及び拡張アレイ６ ４２２の「積の和ｊ　（アレイ６２２２の最大自動相関の値）が累算器２７６に 累算される（ステップ１５１０）、相関ユニット７１が相関データを作成してい る間、ＣＰＵ６　Ｂは、「積の和ｊ結果が累算器２７６で利用可能である時に生 成される。ＡＰＵｌｔ１１制御論理回路６７からのＡＰＵＤＯＮＥＩＮＴ信号を ポーリングする（ステップ１５１２）、ｒ積の和」結果は、圧縮されたパターン の自動相関機能の最大値に相当するものであるが、分散値として格納され（ステ ップ１５１４）、そして計算ルーチン１３２２への復帰がなされる。 先に記載した通り、システムがロックした後（Ｖフラグ−１）、即ち、基準パタ ーン及び新パターンの両方のインデックスが相関ユニット７１に保有された後、 位置エラー計算サブルーチン１６００がパターン認識モード動作において計算ル ーチン１３２２（第１４Ａ図）により呼び出される。 ここで第１９図を参照するに、サブルーチン１６００の開始時に、新パターン精 密アレイ６４１Ｏが正規化される。第１４Ａ図と関連して既に説明したのと同様 に、アレイ６４１０及び６４２２の正規化は、該アレイのエレメントの平均値を 計算し、該平均値を各々のエレメントから差し引くことにより、ソフトウェアで 実行することが出来る。しかし、この実行には割合に時間がかかり、該正規化プ ロセスを相関ユニット７１のハードウェア増補により促進することが出来る。第 ６Ｂ図を簡単に参照するに、８ピント加算器２６５を相関ユニット７１のポイン ト２６７に挿入することが出来る。ランチ２６４の出力は、加算器２６５の八人 力に供給される。アドレス可能ランチ２６３は、バス６９に接続され、データを 加算器２６５０Ｂ入力に供給する。加算器２６５の出力は、掛は算器２７０に加 えられる。値１をＲＡＭ６２内の所定の記憶場所に確立し、アドレスゼネレータ ２４２を該記憶場所に応答する値にロックし、次にＲＡＭ６４内の新パターンア レイに対して値１で相関演算を行なうことによって、アレイの平均値が作成され る。この様なモック相関により、累算器２７６内の新パターンアレイのエレメン トの和が作成される。エレメントの和はＣＰＵによって処理され、該アレイ内の エレメントの数で割られて、平均値が出される。該平均値の２の補数が次にう、 チ２６３にロードされ、正規化されたデータが相関プロセスで使われる様に減算 を行なって代数的に各エレメントと加算される。同じ平均値が相関係数（アレイ の分解能に応じて６４ないし４００）の各々の作成と関連して使われる。従って 、データを読み取って修正し、次にそれをＲＡＭ６４内の記憶場所に書き戻す必 要が無く、付加的相関係数を作成するのに要するより極僅かだけ長い時間で正規 化を行なうことが出来る。 より詳細には第６Ａ図、第６Ｂ図および第１５図を参照すると、平均値は初め、 相関カウンタ（第２Ａ図の７００２）を１に設定することにより計算される。操 作される新しいパターンの列（６４１０）の長さく４８００）はこのとき、反復 カウンタ（２８０）にロードされる（ステップ１４１９）、ＲＡＭ６２内のあら かじめ定められた領域のアドレス（一つの１を含む）はアドレス発生器２４２に ロードされ（ステップ１４２１）、アドレス発生器２４２にはＭＡＴＨＣＬＫ信 号により非動作状態とされる。ＲＡＭ７０内の精細相互相関係数配列の第１のエ レメントのアドレスはＣＲＯ３Ｓと称する領域にロードされる（ステップ１４２ ５）、！して、ＣＰｔＪ６８はＡＰＵ開始信号ヲＡＰＵｆｔｌｌｌｌｌロジック ６７（第７図のＦＦ５９０に発生することにより相関処理を開始する。ＲＡＭ６ ４内の新しいパターン配列の各エレメントはランチ２６４、加算器２６５および 乗算結果の合計発生器６６に順次、入力される。相関器７１の動作の間、ＣＰＵ ６８はＣＡＰＵｌ！ｉＩＩ御ｏジｙり６７（７）ＦＦ６１２から）ＡＰ　ＤＯＮ Ｅ信号を投じる（ステップ１４２９）、前にも述べたとおり、ＡＰＤＯＮＥ割込 みは乗算結果の合計が完全に累算器２７６内で準備できているときに発生される 。このように本実施例においてはＡＰ　ＤＯＮＥ信号が投じられ、新しいパター ン配列（６４１０または６２２６）内のエレメントの合計が累算器２７６内に準 備できていることが認識される。累計合計はパンツ７２７８を介して読まれ、可 変のＭＥＡＮに対応するメモリ領域に読み出される。 合計は実際の平均値を決定するために新しいパターン配列の長さにより分けられ る（ステップ１４３５）、そして２の補数が取り出され（ステップ１４３５）、 補数の平均が可変のＭＥＡＮとして保持される（ステップ１４３７）。 再び第１９図に戻ると、精細配列の平均が計算された後、圧縮された新しいパタ ーン配列６４２２が作成され（ステップ１６０６）、それは前に第１６Ａ図に関 連して述べたように対応する処理と同様な方法により適宜、行われる。 そして、精細参照２列６２２０と精細新パターン配列６４１Ｏとの間で相関がと られ、その結果、６４０３２ビツト相関係数が相関器７１により発生され、配列 ７００４Ａ　Ｃ第２Ａ　（２）図〕に保持される（ステップ１６１０）。 そして、圧縮された参照配列６２３２と圧縮された新パターン配列６４２２との 間で相関がとられ、その結果、４００の３２ビツトの乗算結果の合計の相関係数 が相関ユニット７１により発生され、ＲＡＭ７０内のあらい配列に保持される（ ステップ１６１２）。 相互相関係数の発生および保持については第２０図に関連して更に説明がなされ るだろう。 次に、極大値と極小値が明らかにされる（ステップ１６１４）。 圧縮された相互相関配列７００４Ｂ内の最大エレメントの値およびアドレスを最 小エレメントの値が決定され、各々、ＲＡＭ７０の領域（以後、しばしばレジス タと称する）であるＭＡＸＴＭＬ７００６、ＭＡＸ　１ＭＲ７０１８およびＭＩ ＮＩＭＬ７００７（第２Ａ図）に保持される。精細配列７００４Ａの最大係数の アドレスもまた決定され、ＲＡＭ７０の領域ＭＡＸＩＭＡ７００Ｂ（第２Ａ図） に保持される。ステップ１６１４については第２１Ａ図および第２１Ｂ図に関連 してより詳細に説明する。 あらい相互相関配列７００４Ｂの最大値および最小値は次に許容レベル臨界値に 対してテストされる（ステップ１６２０）、許容テスト・サブルーチン１６２０ は第２２図と関連してより詳細に説明する。 許容臨界値が満足されなければ、パターンに相関がないことを示すエラー・フラ グがセットされ（ステップ１６２２）、計算サブルーチン１３２２　（第１４Ａ 図）への復帰が行われる。 しかしながら、許容臨界値が満足されれば、計算された相互相関関数が所定の対 称性臨界値に合うか否かを決めるために、対称性サブルーチンが呼び出される（ ステップ１６４０．１６４２）。 対称性サブルーチンについては第２３図に関連して適宜、説明する。対称性エラ ーが検出されると、エラーフラグがセントされ（ステップ１６２２）、計算サブ ルーチン１３２２　（第１４Ａ図）への復帰が行われる。 対称性エラーがなければ、参照パターンからの新しいパターンの位置的オフセッ トを示す信号が発生される。以前にも述べたとおり位置エラー信号は位置エラー を補償するために、モータ制御ルーチン１３１６　（第１３．３１図）により用 いられる。テストされている２つのパターン間のオフセントの一連の計測はまず 、配列の中央からの圧縮された相関配列７００４Ｂ内の最大エレメントの領域の オフセントを決定することにより得られる（ステップ１６３０）、ステップ１６ ３０については第２４図と関連してより詳細に説明する０次に、概算オフセント 値はテストされて概算オフセットが配列７６０４Ｂ内の係数の数、例えば４の± １．０％以内であるか否かを決定される。オフセットが±１．０％以内でなけれ ば、計算されたオフセントは圧縮要素（ここでは４）により増幅され、圧縮され た配列を発生するために用いられ、その結果は位置エラーを示す信号として用い られる（ステップ１６３４）。 しかしながら、ステップ１６３０で決定されたオフセントが±１．０％以内であ れば、精密な位置エラーが決定される（ステップ１６２６）、配列の中央からの 精細相互相関配列７００４Ａの最大要素の位置のオフセントが決定され、位置エ ラーを示す信号として用いられる。ステップ１６２６については後に第２５Ａお よび２５Ｂ図に関連してより詳細に説明する。一旦、位置エラーを示す信号が発 生されると、休止フラグがクリアされ（ステップ１６３８）、計算ルーチン１３ ２２　（第１４Ａ図）への復帰が行われる。 さて、第２０図を参照して、位置エラー計算サブルーチン１６６０（第１９図） により呼び出される相互相関計算サブルーチン１６１０および１６１２について 説明する。最初に初期化シーケンスが実行される。所要（圧縮配列６４２２また は精細配列６４１０）の新しいパターン配列の第１のバイトのアドレスがアドレ ス発生器２０７に読み出される（ステップ１７０６）、対応する拡張された参照 配列（圧縮配列６２３２または精細配列６２２０）のアドレスがアドレス発生器 ２４２に読み出される（ステップ１７１０）　。 反復カウンタ２８０に新しいパターン配列内の要素の数に対応する値（例えば、 １２００または４８００）が読み出される（ステップ１７１４）、相間係数カウ ンタは発生されるべき相互相関係数の数に相当する値、例えばあらい配列のため には４００、精細配列のためには６４にセントされる。 以前に述べたように、相互相関係数はＲＡＭ７０（第２Ａ図）の配列７００４内 に保持される。ＣＲｏＳＳ　（７０１０、第２Ａ図）により示されるレジスタは 相互相関係数配列７００４内で各係数がどこに書き込まれるべきかを示すために ポインタとして用いられる。あらい相互相関係数のために、ＣＲｏＳＳには最初 に配列７００４Ｂの最初のバイトのアドレスが読み出される。そして、精細配列 のためには配列７００４Ａの最初のバイトのアドレスが読み出される（ステップ １７２０）。 次にＡＰＵ開始信号が上述したごとく、相関処理を開始するために発生される（ ステップ１７２４）、そして、ＣＰＬ１６８はＡＰＵ制御ロジック６７からのＡ ＰＤＯＮＴＮＴ信号を受けとる。 ＡＰＤＯＮＩＮＴ信号がアクティブであれば（ステップ１７２５）、相関係数が 累真器２７６内に準備できていることを認識しくステップ１７２５）、ＣＰＵ６ ８は係数を読んでＣＲｏＳＳにより指定されるアドレスに保持する（ステップ１ ７２６）。 そして、各ポインタは次の相関係数の計算および保持を行うために更新される（ ステップ１７２８．１７３０）、ＣＲｏＳＳはＩ加算される。参照配列アドレス 発生器２４２は“シフトされた”参照配列（６２３２または６２２０）の始め、 例えば配列６２３２の開始アドレスを指定するようにリセットされ、相関成分の 数だけのオフセットが計算される（すなわち、カウンタ７００２の内容）、アド レス発生器２０７は対応する新しいパターン配列６４２２または６４１０の初め のアドレスにリセットされる（ステップ１７２８）、相関係数カウンタ７００３ は１づつ減算され、カウンタ７００２は１づつ加算され（ステップ１７３０）、 カウンタ７００３の内容はゼロであるか否か調べられる（ステップ１７３２）。 この処理は相関係数カウンタ７００３が減算されてゼロになるまで続けられ、ゼ ロになるとＹ　（ＤＯＮＥ）フラグがセントされ（ステップ１７３３）、位置エ ラー・ルーチン１６００　（第１９図）への復帰が行われる（ステップ１７３４ ）。 位置エラー計算ルーチン１６６００間にＲＡＭ７０内に相互相関配列が発生され た後、その配列に関する極大値と極小値の情報が決定される（ステップ１６１４ ）、さて、第２１Ｂ図を参照して、サブルーチン１６１４についてより詳細に説 明する。あらい相互相関配列７００４Ｂに関する情報が初めに明らかにされる。 配列７００４Ｂの始めのアドレスがＣＲＯＳＳＭと示されるレジスタに読み込ま れ、配列７００４Ｂの長さくすなわち、４００）がＣ０ＵＮＴＥＲレジスタに読 み込まれる（ステップ２３５０）。 次に、サブルーチンＧＥＴＭＡＸがあらい相互相関配列内に含まれる極大および 極小要素のアドレスと対応する値を決定するために呼び出される（ステップ２３ ５２）、次に、最大要素に対応するアドレスがＭＡＸ　ＩＭＡＲと示されるレジ スタに保持され、最大要素の値がＭＡＸＩＭＬと示されるレジスタに保持され、 最小要素の値がＭＩＮＩＭＬと示されるレジスタに保持される（　７００４、第 ２Ａ図）　（ステップ２３５６）。 次に、精細相互相関配列の最大および最小要素が決定される。 Ｃ０ＵＮＴＥＲは精細相互相関配列の長さに等しい値、すなわち６４にセントさ れ、精細相互相関配列の初めのアドレスはＣＲＯＳＳＭに読み出される（ステッ プ２３５８）、次に精細相互相関配列の極大および極小要素の値およびアドレス をもたらすために、ＧＥＴＭＡＸルーチンが開始される（ステップ２３６０）、 最大要素のアドレスはＭＡＸＩＭＡ　（７００Ｂ、第２Ｂ図）で示されるレジス タに読み出され（ステップ２３６２）、サブルーチン１６００への復帰が行われ る。 第２１Ｂ図を参照して、サブルーチン１６１４　（第２１Ａ図）により呼び出さ れるＧＥＴＭＡＸサブルーチンを説明する。初めに、レジスタ：　ＣＲＯＳＳＭ により指定される領域の内容、すなわちそのとき処理されている相互相関配列の 第１の要素はＣＲＯ３ＳＭＩと示されるレジスタにコピーされ（ステップ２４０ ４）、ＲＥＧ　Ｉ　５ＴＥＲ１と示されるレジスタはゼロにセットされる（ステ ップ２４０８）”、ＣＲＯ３ＳＭＩは処理されている配列の最小値を設定するこ とに関連して用いられる。ＲＥＧ　Ｉ　５ＴＥＲ１は配列の最大要素を決定する のに用いられる。 ＧＥＴＭＡＸの動作の間、配列の各要素はＲＥＧＩＳＴＥＲＩの内容（最初はゼ ロ）と順次、比較される（ステップ２４０９）。 配列要素がＲＥＧ　Ｉ　５ＴＥＲ１より大きければ、その配列要素は最大値とし てＲＥＧ　Ｉ　５ＴＥＲ１の現在の値と置き代わり、その要素のアドレス（ＣＲ ＯＳＳＭ）はＭＡＸＩＭＡに読み出される（ステップ２４２０）、１．かし、Ｒ ＥＧＩＳＴＥＲＩの内容が配列要素の値より大きければ、その配列要素はＣＲｏ ＳＳ　Ｉの内容と比較される（ステップ２４１２）、その要素の値がＣＲＯ５Ｓ ＭＩのそのときの値より小さければ、配列の最小値として、ＣＲＯ５ＳＭＩのそ のときの内容と置き代わる（ステップ２４１８）、上述のごとく、ＣＲＯ３ＳＭ Ｉには初めに配列の第１の要素の値が読み出される（すなわち、配列の最初の要 素は初期状態で最小値であるとみなされる）。 配列の個々の要素が各々、調べられた後、ＣＲＯＳＳＭ　（初期状態で配列の第 １のバイトのアドレスにセントされている）は次に続く配列の要素のところまで １づつ加算され（ステップ２４２２）、Ｃ０ＵＮＴＥＲ（初期状態で処理される べき要素の総計に等しい値が読み出されている）は１づつ減算される（ステップ ２４２４）。 この処理はＣ０ＵＮＴＥＲがゼロと等しくなるまで続けられ、ゼロとなったとき 、呼び出しサブルーチン（例えば、第２１Ａ図のサブルーチン１６１４）への復 帰が行われる。 位置エラー検出計算ルーチン１６００　（第１９図）において、相互相関最大お よび最小値が設定された後１．許容値検査が行われる（ステップ１６２０）、さ て、第２２図を参照すると、許容値決定サブルーチン１６２０は最初にレジスタ ＭＩＮＩＭＬ７００７（第２Ａ図）に保持された、あらい配列の最小の相互相関 係数を参照パターンの最大の自己相関係数ＶＡＲＩＡＮＣＥと比較する。 最小要素の値がＶＡＲＩＡＮＣＥより大きければ、パターンが合致しないことを 示すためにエラー・フラグをセントしくステップ１８０８）、サブルーチン１６ ００　（第１９図）への復帰が行われる。 最小要素（ＭＩＮＩＭＬ）が最大の自己相関要素（νＡＲＩＡＮＣＥ）より大き くなければ、最大のあらい相互相関係数の値（レジスタ：ＭＡＸＩＭＬ７００６ に保持されているが）は最大の自己相関要素：　ＶＡＲＴ　ＡＮＣＥから減算さ れる（ステップ１８１１）。 そして、その差分は最大の自己相関要素により割られ、１００が掛けられてパー センテージを作る（ステップ１８１３）、そして、その結果はＶＡＲＩＡＮＣＥ Ｏ中の自己相関の値と比較される（ステップ１８１２）、その結果価がＶＡＲＩ ＡＮＣＥ（７）最大の自己相関係数より小さければ、エラー・フラグがセントさ れ（ステップ１８０８）、サブルーチン１６００　（第１９図）への復帰が行わ れる（ステップ１８１０）　、その結果値がＶＡＲＩＡＮＣＥ以上であれば、エ ラー・フラグはパターンが合致することを示すためにクリアされ（ステップ１８ １６）、サブルーチン１６００（第１９図）への復帰が行われる（ステップ１８ １８）。 位置エラー計算ルーチン１６００　（第１６図）において、相互相関が許容臨界 値と合致すれば（ステップ１６２０）、相互相関の対称性が調べられる（ステッ プ１６４０）、対称性ラスト・サブルーチン１６４０は相関のピーク値と同様に 出現しうる、本物でないパターンの特性（雑音）によるロッキングを緩和するの に用いられる。さて、第２３図を参照すると、対称性ラス）１６４０を実行中、 相互相関配列７００４Ｂの最大要素のアドレス（以前にレジスタ：ＭＡＸＩＭＡ Ｒ７０１８に設定されている）が最初にアクセスされ（ステップ３２０２）、最 大要素の相対アドレス（配列７、．００４　Ｂの初めからの領域数）が決定され る（ステップ３２０４）、相対アドレスは配列の中央の相対アドレス（例えば、 ２００）と照合される（ステップ３２０６）、相対アドレスが配列の半分より小 さければ、すなわち、最大要素が配列の最初の半分にあれば、相対アドレスはカ ウンタ：Ｓに読み出される。しかし、最大要素が配列７００４Ｂの２番目の半分 にあれば、相対アドレスは最大要素から配列の終端までの距Ｈ（領域の数）を決 めるために、配列の要素の数（例えば、４００）から減算され、その数はカウン タ：Ｓに読み出される。 次に、最大要素の両側の係数の“パワー分布”が計算される。 配列の初めと最大要素との間の配列７００４Ｂ内の要素の合計（すなわち、ゼロ からカウント値：Ｓ−１までの相対アドレス）が決定され、ＰＯＷＥＲＬで示さ れるレジスタに保持される（ステップ３２１２）、最大要素から配列７００４Ｂ の終端までの要素の合計（すなわち、カウント値：Ｓから３９９までの相対領域 の内容の合計）が計算され、ＰＯＷＥＲＲで示されるレジスタに保持される（ス テップ３２１４）。 次に、ＰＯＷＥＲＬの値とＰＯＷＥＲＲの値との差分がめられ（ステップ３２’ １６）、オペレータにより入れられた値（ＳＩＧＮＡＬ）と比較される（ステッ プ３２１８）、その差分がオペレータが入力した値以下であれば、雑音大（対称 性エラー）フラグはクリアされ（ステップ３２２０）、位置エラー計算ルーチン １６００への復帰が行われる。差分がオペレータが入力した値より大きければ、 雑音大（対称性エラー）フラグは復帰を行う前にセットされる（ステップ３２２ ２）。 位置エラー計算サブルーチン１６００（第１９図）において相互相関配列が許容 臨界値および対称性臨界値にかなえば（ステップ１６２０．１６４０）位置オフ セントの概略の測定が行われる（ステップ１６３０）、さて、第２４図を参照す ると、サブルーチン１６３０はあらい相互相関配列７００４Ｂの中央の領域に相 当するアドレス、すなわち相対アドレス２００を得ることにより開始する（ステ ップ２１０６）、そして、そのアドレスはＭＡＸ　ＩＭＡＲレジスタ内のあらい 相互相関配列の最大要素のアドレスから減算され、その結果はレジスタＴＥＭＰ ＯＲ内に保持される（ステップ２１０８）、その差分は位置エラーを示している 。ＴＥＭＦＯＲ内の差分の大きさは必要とされる修正の量を示している差分の符 号は修正が行われるべき方向を示している。したがって、差分の符号が調べられ る（ステップ２１１０）　、結果が負であれば、新しいパターンは参照パターン に対しておくれでいることを示している。この場合、補償モータ３０は参照パタ ーンに対して新しいパターンを進ませるよう減速されなければならない、ＴＥＭ ＦＯＲ内に含まれる値の２の補数が取り出され、ＴＥＭＦＯＲに格納され、進行 フラグはクリアされ、減速フラグがモータ制御に補償モータ３０を減速せしめる よう指示するためにセントされる（ステップ２１１４）、ＴＥＭＰＯＲの値が負 でなければ、補償モータ３０は加速されなければならない。それゆえ、減速フラ グがクリアされ、前進フラグがセントされる（ステップ２１１２）、そして、サ ブルーチン１６００　（第１９図）への復帰が行われる。 前にも述べたとおり、ルーチン１６００　（第１９図）において、ルーチン１６ ３０により明らかにされたコース・オフセントが±１．０％以内であれば、位置 エラーが精密にめられる（ステップ１６３２）、サブルーチン１６２６は配列の 中央からの精細相互相関配列７００４Ａの最大要素のオフセントを決定する。さ て、第２５Ａおよび２５Ｂ図を参照すると、精細相互相関配列の中央のエレメン トのアドレスがめられ（ステップｌ　９０４）、ＭＡＸＩＭＡレジスタ７００８ に保持された最大の相互相関係数のアドレスから減算される（ステップ１９０６ ）、結果である差分は、−ｍには位置エラーを示しているが、ＴＥＭＦＯＲ７０ １２で示されるテンポラリ・レジスタ（第２Ａ図）内に格納される（ステップ１ ９０８）。 しかし、相関の現実のピーク値は配列内の最大エレメントに正確には対応しない かもしれない、相関の現実のピークは相互相関配列内に表わされている、離散し ている点の間で起こるかもしれない０本発明の一面によれば、相互相関配列によ りもたらされる離散している点の間の現実のピーク値の領域を決定するために、 補間技術が用いられる。補間関数は次のとおりである。 （（ＭＡＸＩＭＡ−１）　ｘｉ）＋（（ＭＡＸＩ？！Ａ）　ｘ２）＋（〔ｈＡｘ ＩＭＡ＋ｌ　）　ｘ３）（ＭＡＸＩＭＡ−１）　十（ＭＡＸＩＭＡ　）　＋　（ ＭＡＸＩＭＡ　＋　１　）上式において、ＭＡＸＩＭＡは精細相互相関配列７０ ０４Ａ内の最大係数のアドレスであり、カッコ（〔〕）は“その内容゛という意 味で用いられており、例えば、（ＭＡＸ　ＴＭＡ−１）はアドレス：ＭＡＸＩＭ Ａ−１により指定される領域の内容を意味する。 最大ニレメン）　（ＭＡＸＩＭＡ）のすぐ前の精細相互相関配列内のアドレス： 　（ＭＡＸＩＭＡ−１）内の係数の値が決められる（ステップ１９１０）、７） ’レス：ＭＡＸＩＭＡ−１内の係数値は丁ＥＭＰＳＵＭ１０１４　（第２図）（ ステップ１９１２）およびＴＥＭＰＭＩＪＬ７０１６　（第２Ａ図）（ステップ １９１４）で示される各レジスタに保持される０次に、（ＭＡＸＩＭＬレジスタ ７００６内の）最大係数がＴＥＭＰＳｔＪＭレジスタ７０１４内に保持されてい る（ＭＡＸ　ＩＭＡ−１の係数の）値に加算され、その結果の値はＴＥＭＰＳＵ Ｍレジスタ７０１４内の累算される。 次に、ＭＡＸＩＭＡにより指定される最大エレメントの値に２が掛けられ（ステ ップ１９１Ｂ）、乗算結果はＴＥＭＰＭＵＬレジスタ７０１６のそのときの内容 に加算される（ステップ１９２０）。 そして、最大エレメントの次にくる、すなわち、アドレス（ＭＡＸＩＭＡ＋１） の相互相関配列のエレメントはＴＥＭＰＳＵＦＩレジスタ７０１４の内容に加算 され、結果の値はＴＥＭＰＬＩＳＭレジスタ７０１４に累算される（ステップ１ ９２６）、次に、アドレス：ＭＡＸＩＭＡ＋１の係数は３倍され、（ステップ１ ９２Ｂ）、その結果はＴＥＭＰＭＵＬレジスタ７０１６の内容に加算される（ス テップ１９３０）。 ＴＥＭＰＭＵＬレジスタ７０１６の内容は上記の式の分子に対応し、ＴＥＭＰＳ ＵＭレジスタ７０１４の内容は分母に対応する。 さて、第２５Ｂ図を参照すると、ＴＥＭＰＭＵＬレジスタ７０１６の内容はＴＥ ＭＰＳＵＭレジスタ７０１４の内容により割られる（ステップ２００４）、そし て、割算の結果はＴＥＭＦＯＲレジスタの内容、すなわち、係数配列７００４Ａ の中央のアドレスとＭＡＸＩＭＡとの間の差分に加算される（ステップ２００６ ）。 その結果、ＴＥＭＰＯＲレジスタ７０１２内の値が負であれば、新しいパターン が参照パターンに対して遅れていることを示していることとなる。この場合、補 償モータ３０は参照パターンに対して新しいパターンを進ませるべく減速されな ければならない。 したがって、所要量の修正をもたらすぺ＜ＴＥＭＦＯＲレジスタ７０１２内の負 の値を示す２の補数が取り出される（ステップ２０１０）、進行フラグがクリア され（ステップ２０１４）、減速フラグは補償モータ３０を減速せしめるべ（モ ータ制御に指示するためにクリアされる（ステップ２０１８）。 ＴＥＭＦＯＲレジスタ７０１２内の結果が正であれば、補償モータ３０は加速さ れなければならない、その場合、ＴＥＭＦＯＲレジスタ７０１２の内容は必要な 修正の大きさを表わしており、減速フラグはクリアされ（ステップ２０１２）、 加速フラグは補償モータ３０を加速せしめるべくモータ制御に指示するためにセ ントされる（ステップ２０１６）、減速若しくは加速フラグが一旦、適宜セフ） されると、ルーチン１６００　（第１９図）への復帰が行われる（ステップ２０ ２０）。 前に述べたとおり、システム１０は上述のパターン信号または所定のカット・マ ーク・パターン・モードの中の位置エラーを示す信号を発生する。カント・マー ク・モードにおいては、所定の長さを有するカントマークが検出され、各々、カ ットマークをつける機械周期内での位置の偏差は位置エラーを決定するのに用い られる。実際には共通のカットマークは長さがおよそ１／１６インチである。４ ８インチであれば、これはシステム・エンコーダの少なくとも６コの加算パルス （ＫＬ　Ｉ　ＣＫＳ）　、すなわち少なくとも６コのデータ・サンプルに相当す る。計算サブルーチン１３２２　（第２４図）においては、システムがロックし た（すなわち、参照パターンおよび新しいパターンの両者の信号がＲＡＭ６２お よびＲＡＭ６４に存在する）ことが決定された後、所望の動作モードについての 初期決定がなされる（ステップ１４１１）。 第２６図をみると、カントマークの所定の長さの信号はＥＥＲＲＯ！’１７４か ら得られ、ＲＡＭ７０内の指定領域に適宜、格納される（ＭＡＲＫＳ　Ｔ　ＺＥ ）（ステップ２２２２）、初期のカントマークの長さく値）はゼロであるか否か 調べられる（ステップ２２２４）。 初期のカットマークの長さくＭＡＲＫＳ　Ｉ　ＺＥ）がゼロであれば、計算ルー チン１３２２　（第３図のパターン認識部分（ステップ１６５０）への復帰が行 われる。 ゼロでないＭＡＲＫＳＩＺＥ値がＥＥＲＲＯＭ７４内にオペレータにより保持さ れたらば、ＲＡＭ６４内の画像データが解析される（ステップ２２３２）、オペ レータにより入力されたＭＡＲＫＳ　Ｉ　ＺＨに等しい長さを育するつけられた マークの中央の位置（ＣＥＮＴＥＲ）の信号が作成される。つけられたマークが 存在しない場合、または許容臨界値にかなうデータがない場合、エラー・フラグ がセントされるステップ２２３２については第２７図と関連してより詳細に説明 する。 次に、エラー・フラグのテストが行われる（ステップ２２３４）。 エラー・フラグがセントされると、ＳＦ／Ｗ”の符号の分解能制御が起動される 。（システムが通常の分解能モードであることを確認する）（ステップ２２３５ ）、次に計算ルーチン１３２２（第１４Ａ図）へ最後にはメイン・ループ１３０ ５　（第１３図）への復帰が行われる。 長さの臨界値にかなうマークが見つかり、エラー・フラグがセントされていなけ れば、位置エラーが計算される（ステップ２２６０）　。 初期の予期されるマークの位置の信号はＥＥＰＲＯＭ７４からとり出され、ＲＡ Ｍ７０内に格納される（ＯＦＦＳＥＴ）（適宜、ステップ２２２２と関連する） 、好ましくは、ゼロでない初期０ＦＦＳＥＴ値は高分解能ウィンドウが要求され るか否かを指定するために用いられる。ＳＦ／Ｗ−ＥＥＰＲＯＭ７４内の初期の ゼロの値に応じて禁止される。いづれにせよ、ゼロでない位置参照情報がオペレ ータによって初期設定されると、ステップ２２３２により設定された、現在の長 さの臨界値にかなうマークのＣＥＮＴＥＲは参考として用いられ、０ＦＦＳＥＴ に読み出される。ＣＥＮＴＥＲの値は初期値または前に０ＦＦＦＳＥＴに保存し た値から減算される。その差分は連続して位置エラー情報を発生するに用いられ るために、レジスタ：　ＴＥＭＦＯＲに保持される。 、その差分は適宜、高分解能のウィンドウの長さに相当する（すなわち、１イン チにマークの大きさをプラスした）長さの所定の範囲であるか否か調べられる（ ステップ２２６１）、その差分が制限内であれば、ロックされたフラグがセント され（ステップ２２６５）、高い分解能のウィンドウが設定される（ステンプ２ ２３８）、ステップ２２３８については第２９図に関連してより詳細に説明する 。 ウィンドウが一旦、設定されると好ましくは高分解能モードが機械周期の間ずっ と維持される。このようにして、つけられたマークが識別されるまで通常の分解 能動作が行われ識別されると、高い分解能のウィンドウが設定される。連続する 機械（切断）周期の間、カントマーク上のロックが見失われなければ、そして見 失われるまで、データはウィンドウの間のみ取り込まれる。差分が制限内でなけ れば、（また何らかのエラーの場合）、分解能制御信号ＳＦ／Ｗ”は解除され（ ステップ２２６３）、ウィンドウ生成ステップ２２３８は省かれ、次のデータ獲 得周期での通常の号は機械周期の他の部分の間で通常の分解能のデータ収集に備 えいづれにせよ、位置エラーの信号が設定される。ＴＥＭＰＯＲ内の差分信号は 必要な修正の方向を決定するためにゼロであるか否か調べられる（ステップ２２ ３９）。差分が負であれば、ＴＥＭＰＯ１’ｌ）内容は２の補数に置き代わり、 ＡＤＶＡＮＣＥ　−ＦＬＡＧがクリアされ、ＲＥＴＡＲＤ−ＦＬＡＧがセントさ れる（ステップ２２４１）、逆に、差分が正であれば、ＲＥＴＡＲＤ・ＦＬＡＧ はクリアされ、ＡＤＶＡＮＣＥ−ＦＬＡＧはセットされる（ステップ２２４３） 、次に、計算ルーチン１３２２　（第１４図）、最終的には、位置エラー信号が モータ制御へ送出される（ステップ１３１６）ところのメイン・ループ１３０５ 　（第１３図）への復帰が行われる。 さて、第２７図を参照して、所定の長さの臨界値にかなうマークの中央の位置を 識別して、決定するプロセス（ステップ２２３２）について説明する。前にも述 べたとおり、マーク制御ルーチン２２００が実行される時点では、画像データは ＲＡＭ６４内の配列６４１０および６４２２とＲＡＭ６２内の配列６２２０およ び６２３２の中にある。精細参照配列６２１０の始めのアドレスはとり出され、 指定されたＰＯＩＮＴＥＲに読み込まれ（ステップ２３０２）、配列６２１０　 （４８００）の長さはＣ０ＵＮＴＥＲで示されるカウンタの中に保持される（ス テップ２３０４）、次にオペレータの入力が選択されたマークが白の上の黒か、 黒の上の白かを決定するために検査される（ステップ２３０Ｂ）。 カットマークが白いウェブ上の黒のマーク（白の上の黒）であれば、システムは 配列内の最初の立上り端（白から黒への遷移）のアドレスを識別するために、順 次、配列内の各エレメントを調べ、指定された領域（例えば、ＥＤＧＥＩ）にそ のアドレスを保持し、そのような遷移が検出されなければ、エラー・フラグをセ ントする（ステップ２３１０）、エラー・フラグがチェックされ（ステップ２３ １１）、セントされていれば、マーク制ｆａ）ルーチン２２００への復帰が行わ れる。エラー・フラグがセントされていなければ、配列内の連続するエレメント が配列内の次に続く立ち上り０ｆｆ（黒から白への遷移）のアドレスを識別する ために順次、調べられる。そのアドレスは指定される領域（例えば、ＥＤＧＥ２ に）に保持され（ステップ２３１２）、エラー・チェック（ステップ２３１３） が再び行われる。 逆に、選択されたマークが黒いウェブ上の白のマーク（黒の上の白）であれば、 配列内の最初の立ち上り端のアドレスは最初に決められ、ＥＤＧＥ　１に保持さ れ（ステップ２３１４）、エラー・チェックが行われる（ステップ２３１５）、 配列内の次に続く立ち上り“端のアドレスが決められ、ＥＤＧＥ２内に保持され （ステップ２３１６）、別のエラー・チェックが行われる（ステップ２３１７） 、エラー・フラグがセントされていることがわかれば（ステップ２３１５．２３ １７）、÷−り制御ルーチン２２００への復帰が行われる。立ち上りおよび立ち 下り端を検出するためのプロセスについては第２８図に関連して詳細に説明する 。 一旦、マークの端が設定されると、カットマークの長さは端のアドレス、すなわ ちＥＤＧＥ２の内容からＥＤＧＥｌの内容を減算することにより計算される（ス テップ２３１Ｂ）、カントマークの長さが計算されると、それは参照の長さくＭ ＡＲＫＳ　Ｉ　ＺＥ）と比較される（ステップ２３２０）、計算された長さがＭ ＡＲＫＳＩＺＥと等しくなければ、次のマークを識別するために、拒絶されたマ ークにつづく配列６２１０のエレメントに関し、ステップ２３０８を始めてその プロセスが操り返され、今度は次のマークが？ＩＡＲＫＳＩＺＥと比較される。 このプロセスはつけられたマークが見つかるまで、または、配列６２１０が終わ るまで操り返される。 カントマークの計算された長さがＭＡＲＫＳ　Ｉ　ＺＥと合致すれば、新しい参 照を設定するためにオペレータによってセントされた測定（ｃａｌｉｂｒａｔｅ ）フラグ（Ａ３）が調べられる（ステップ２３２４）。 ＣＡＬＩＢＲＡＴＥ　ＦＬＡＧがセントされていれば、計算されたマークの中央 のアドレスが計算され（ＬＥＮＧＴＨ１２＋ＥＤＧＥｌ）、後に使用するために ＣＥＮＴＥＲに保持され（ステップ２３２５）　、ロック状態フラグ（Ｌｏｃｋ ｅｄ　ｆｌａｇ）がセントされる。 測定フラグがセットされていなければ、ＬＯＣＫＥＤ　ＦＬＡＧはクリアされ（ ステップ２３２８）、中央値計算ステップ２３２５は省略される。 次に許容値テストが行われる。配列６２１０の平均が適宜、第１５図と関連する 方法により、計１され、指定される領域（例えば、ＭＥＡＮＯ）　に設定される （ステップ２３３３）、そして、ＬＯＣＫＥＤ　ＦＬＡＧが調べられる（ステッ プ２３３５）。 ＬＯＫＥＤ　ＦＬＡＧがセットされていれば、平均値は別の指定される領域（例 えば、ＭＥＡＮＯＲ）ヘコピーされ（ステップ２３３７）、マーク制御ルーチン ２２００への復帰が行われる（第２６図）。 ＬＯＣＫＥＤ　ＦＬＡＧがセントされていなければ、計算された平均値（ＭＥＡ ＮＯ）はＭＥＡＮＯＲ内の参照平均値と比較される（ステップ２３３９）、その 差分がオペレータが入力した値を超えていなければ、マーク制御ルーチン２２０ ０　（第２６図）への復帰が行われる。この差分がオペレータが入力した値を超 えれば、ＡＣＣＥＰＴＡＮＣＥエラー・フラグが復帰が行われる前にセントされ る。 前にも述べたとおり、マーク検出ルーチン２２３２において、検査中の配列（例 えば、配列６２１０）の各エレメントは画像内の白から黒または黒から白への遷 移を検出するために順次調べられる。検査中のエレメントのアドレスはＰＯＩ　 ＮＴＥＲ内に維持される〔最初は配列内の初めの領域に読み込まれる（ステップ ２３０２））、検査されたエレメントの数はＣ０ＵＮＴＥＲにより追跡される（ 最初は配列の長さが読み込まれる）、さて第２８図を参照すると、画像内の白か ら黒への遷移（立ち上り端）を検出するためのプロセスがまず、８０１８８ＣＰ Ｕ（７）ＰＯＩＮＴＥＲ内のアドレスをインクリメントしくステップ３００２） 、適宜、Ｃ０ＬＩＮＴＥＲをデクリメントする（ステップ３００４）、そして、 カウンタの内容はゼロでないか検査される（ステップ３００６）　。 Ｃ０ＵＮＴＥＲ内がゼＩｆｆテない値であれば、ＰＯＩＮＴＥＲにより指定され る精細配列６２１０のエレメントはそれが正の値であるか否かを決めるために調 べられる（ステ、１３００８）。正の値であれば、立ち上り端がその領域で起こ っていることを示している。正の価がみつかれば、そのアドレスはＲＡＭ７０内 の一時保持領域に保持され、そこから交互にＥＤＧＥｌまたはＥＤＧＥ２に読み 込まれる。一旦、立ち上り端（すなわち、正の値）が位置したならば、サブルー チン２３１０　（第２７図）への復帰が行われる。 検査されているエレメントが正でないならば、配列内の次に続く領域が検査され 、ステップ３００２で始まるプロセスが繰り返される。このプロセスはＣ０ＵＮ ＴＥＲがゼロになるか、または立ち上り端が位置するまで続く。Ｃ０ＵＮＴＥＲ がゼロになれば、い、したがうて、′マーク検出不可”フラグがセントされ（ス テップ３０１１）、呼出しルーチンへの復帰が行われる。黒から白への遷移の検 出のプロセスはステップ３００８のところで負の値かどうかの検査が行われる点 板外は、基本的に白から黒への遷移をイ灸出するためのプロセスと同様である。 前に述べたとおり、マーク制御ルーチン２２００において、つけられたマークが 所定の範囲内で検出されれば（ステップ２２６１）、ＬＯＣＫＥＤフラグがセッ トされ（ステップ２２６５）、高い分解能のウィンドウが設定される（ステップ ２２３８）、以前にも述べたとおり、画像信号は通常、機械周期が一つづつ進む 間にサンプルされ、パルスの流れ（ＫＬＩＣＫ）によって表わされる。 通常の分解能の動作では、インクリメント・パルスＣＫＬＩＣＫＳ　）は例えば インチ当り０．０１０に相当する割合で同期ユニット５４（第４図）のパレス発 生器５７０によって作成される。高い分解能の動作期間は、拡張発生器５７（第 １１図）は増加した割合でインクリメント信号を供給するために、ＭＵＸ５７３ （第１１図）により、同期ユニフト５４およびＡＰＵ制御ロジック７６７の中に 動作可能に挿入される。 さて、第２９図および第１１図を参照すると、高い分解能のウィンドウがまず、 システムの現実の通常分解能（例えば、インチ当たり歩進させる数）を決定する ことにより設定される６機械周期当たりのインクリメントの数（例えば、４８０ ０）は反復長（例えば、印刷ユニット１６のブランケット・シリンダのサイズ） を示す信号により割られる（ステップ３３０２）、その割り算結果はＴＩＣＫＳ ＰＥＲ−ＩＮｃＩＴで示されるレジスタに保存される。以下、第２８Ａおよび３ ＯＡ図に関連して説明されるように、各ＴＤＣパルスに応じて、機械周期の期間 を示す信号（ちょうど前のＴＤＣパルスから発生するタイマ割込みの数）がＮＥ ＷＳＰＥＥＤで示されるレジスタに設定される。ＮＥＷＳＰＥＥＤ内の期間はパ ーセンテージとするために１００がかけられ（ステップ３３０６）、反復長を示 す信号（例えば、プレス・ブランケット・シリンダの大きさにより割られる（ス テップ３３０Ｂ）。 この計算の結果はＫＯＥＦＦで示されるレジスタ内に保持される（ステップ３３ １０）、そしてＫＯＥＦＦの内容は拡張発生器５７（第１１図）の周波数分周器 ５７５に読み込まれる（ステップ３３１２）。 （Ｋｌ　ｉｃｋパルスの数によって）ウィンドウの初めおよび期間を示す信号が 拡張発生器５７（第１１図）のカウンタ５６１および５６３内に設定される。Ｔ Ｉ　ＣＫＳ−ＰＥＲ−ＩＮＣＨ内に保持された値はキーボードから入力された所 定のマークのサイズＣＭＡＲＫＳ　Ｉ　ＺＥ）により割られる（ステップ３３１ ４）、この計算の結果はＴＩ　ＣＫＳ−ＰＥＲ−ＭＡＲＫで示されるレジスタ内 に保持される。そして、ＴＩＣＫＳ−ＰＥＲ＝ＩＮＣＨの値はＴＩ　ＣＫＳ−Ｐ ＥＲ−ＭＡＲＫの値に加算され、その結果はＷＩＮＤＯＷ　５ＩＺＥで示される レジスタ内に読み込まれ（ステップ３３１６）、拡張発生器５７（第１１図）の カウンタ５６３内に取り込まれる（ステップ３３１Ｂ）、そして、ウィンドウの 初めの位置は参照マーク位置：０ＦＦＳＥＴからＷＴＮＤＯＷＳＩＺＥの値の１ ／２を減算することにより決定され（ステップ３２２２）、カウンタ５６１へ読 み出される。そして、高分解能モード制御信号：ＳＦ／Ｗ”が生成され（ステッ プ３３２４）、ＭＡＲＫ制御ルーチン２２００　（第２６図）への復帰が行われ る。 さて、第３０Ａ図を参照して、トップ・デッド中央割込み間のクロック周期の数 の計算プロセスを説明する。この情報はプレスの動作スピードおよびプレス・ス ピードの変化の両者を計算するのに用いられる。前に述べたとおり、エンコーダ ５１は機械周期の公称上の始まりにおいてトップ・デッド中央パルスを発生する 。 このパルスは割込み信号（ＴＤＣＴＮＴ）としてＣＰＬＩ６に入力される（第４ 図）、更に、タイマ割込みは実時間計算のための周期ベースでＣＰＵ６８へ発生 される。タイマ割込みが起こる度毎に、ＣＬＯＣＫ　１で示されるレジスタ内の カウンタはインクリメントされる。各ＴＤＣ割込みに応じて、プレス・スピード （機械周期の期間）の解析が行われる。ＮＥＷＳＰＥＥＤの内容（初期の周期の 期間）は０ＬＤＳＰＥＥＤで示されるレジスタに読み込まれる（ステップ２８１ ６）、そして、ＣＬＯＫＩの内容はレジスタ：ＮＥＷＳＰＥＥＤに読み込まれ（ ステップ２８１Ｂ）、ＣＬＯＣＫ　１はクリアされる（ステップ２８２０）、プ レスの動作時におこるいかなるスピードの変化も決定される（ステップ２９０２ ）、さて、第３０Ｂ図を参照すルト、ＮＥＷＳＰＥＥＤの価は先行する２つの周 期の期間の差分を決定するために、０ＬＤＳＰＥＥＤ（７１価から減算される（ ステップ２９０６）、そして、その差分はゼロであるか否かを調べられる（ステ ップ２９０Ｂ）　。 その差分（ＯＬＤＳＰＥＥＤ−ＮＥＷＳＰＥＥＤ）がゼロでないなら、その結果 の信号は検査される（ステップ２９１２）、その結果が負であれば、スピードの 変化を表わすために２の補数形式に変換される（ステップ２９１８）。 実際には、若干のスピードの変化は許容される。若干のスピードの変化が許容で きる範囲内であるか否かを決定するために、所定の数（例えば、１）がスピード の差分信号から減算される（ステップ２９２２）、その結果は再び検査される（ ステップ２９２６）　。 その結果が例えば、ゼロに等しければ、そのスピードの変化は許容できる制限内 で佑る。スピードの変化が許容できる制限内でなければ、スピード変化フラグは プレス・スピードが変化したことを示すためにセットされ（ステップ２９３０） 、　ＴＤＣ割込みが起ったプログラム中のポイントへの復帰が行われる。 プレス・スピードの変化が起こらなければ（ステップ２９０８）、またはスピー ドの変化が許容できる制限内であれば（ステップ２９２６）、スピード変化フラ グはクリアされる（ステップ２９２Ｂ）　。 そして、プレス・スピード（ＮＥＷＳＰＥＥＤ）はプレスの現実のスピードがプ レス・オペレータにより選択された最小スピードＣＭＩＮＩＭＵＭ　５ＰＥＥＤ ）より大きいか否か決定するために検査される（ステップ２９１４）　、　ＮＥ ＷＳＰＥＥＤ　が旧Ｎｌ旧ｌ５ＰＥＥＤレジスタの内容より小さければ、プレス は最小値より小さいところで動作しており、よって、スピード・フラグはプレス ・スピードが遅すぎることを示すためにセントされる（ステップ２９２４）、Ｎ ＥＷＳＰＥＥＤ内の値がＭＩＮＩＭＵＭ５ＰＥＥＤレジスタの内容より大きけれ ば、スピード・フラグはプレス・スピードが許容できることを示すためにクリア される（ステップ２９１６）、”スピード過遅延′フラグはセットされるかある いはクリアされるかして、復帰が行われる。 前にも述べたとおり、計算ルーチン１３２２　（第１４Ａ図）により決定される 位置エラーはＡＤＶＡＮＣＥおよびＲＥＴＡＲＤフラグおよびＴＥＭＰＯＲレジ スタ７０１２の内容により表わされる。更に、手動による位置変化はオペレータ 入力により行われる。オペレータが入れた値はＲＡＭ７０内のレジスタ：　ＭＡ ＮＵＡＬ−ＭＯＶＥ−３Ｉ　ＺＨに読み出される。 メインの動作ループ１３０５　（第１３図）において、手動モード動作が選択さ れれば（ステップ１３１０）、または自動モードにおいては、位置エラーの有効 信号が発生された後、モータ制御ルーチン１３１６が実行される。 さて、第３１図を参照して、モータ制御ルーチン１３１６を説明する。一般に、 （Ａ　Ｄ　Ｖ　Ａ　Ｎ　ＣＥおよびＲＥＴＡＲＤ７ラグに従い）リレー８４がＴ ＥＭＰＯＲまたはＭＡＮＵＡＬ−ＭＯＶＥ−３Ｉ　ＺＥ内の各ユニット・カウン トのための所定の（オペレータが入力した）期間（ステップ・タイム）の間、適 宜、動作状態となる。したがって、モータ制御ルーチン１３１６に入ると、モー タ制御タイマは補償ステップが進行中であるか否かを決定するために検査される 。説明されるように、モータ制御タイマはモードに従い、各所定値に初期設定さ れ、制御信号がリレー８４に出力される度に、位置エラーの総量が検出される。 ステップ・タイムの間隔が終わらなければ、メイン・ループ１３０５　（第１３ 図）への復帰が行われる。ステップ・タイムの間隔が終了すると、リレー８４は 非動作状態となる（ステップ３１０６）。 次に、プレス・オペレータによる手動の補償の動きが検査され！、ＭＡＮＵＡＬ −ＭＯＶＥ−３　Ｉ　ＺＥ１７１内容は適宜、チクリメントされ（ステップ３１ ０７）、負の値であるか否か検査される（ステップ３１０８）、負の値でなけれ ば、手動による位置変化が行われるべきことを示している。その場合、ＲＡＭ７ ０内のレジスタ：ＡＵＴＯＭＯＶＥＭＥＮＴ　５ＩＺＥは自動修正を行うときの 手動による動きを起こすようにインクリメントされる（ステップ３１０９）。 負にデクリメントされたＭＡＮＵＡＬ−ＮＯＶＥ−３Ｉ　ＺＥ（７）値により、 自動モードの計算された位置エラーが検査される。 ＭＡＮｔＪＡＬ−ＭＯＶＢ−３Ｉ　ＺＥはクリアされ、ＴＥＭＦＯＲの内容はデ クリメントされ、ＡＵＴＯＭＯＶＥＳ　Ｔ　ＺＥの内容により調整されるＣ　（ ＭＡＮＵＡＬ−ＭＯＶＥ−３Ｉ　ＺＥ＋１）（７）量は数学的にＴＥＭＦＯＲか ら減真され、欠はＴＥＭＰＯＲに保持される（ステップ３１０５）、次に、調整 されたＴＥＭＰＯＲのカウントは負の値でないか検査される（ステップ３１１０ ）　。 手動または自動位置変化が要求されると、ＡＤＶＡＮＣＥフラグが検査され（ス テップ３１１２）　、リレー８４が適宜、動作状態となる（ステップ３１１４． ３１１６）、Ｌかし、位置変化が要求されていなければ（ステップ３１１０）、 リレー設定ステップ３１１２．３１１６および３１１４は省略される。 次にリレーが動作状態である期間（若しくは、いづれのリレー８４もセントされ ていなければ、そのための補償モータ起動が禁止されるだろう）、決定される。 異なるステップ・タイムは適宜、手動および自動モードの動作に関連して用いら れる。したがって、自動モード・フラグ（Ｑ）が検査される（ステップ３１１８ ）。 システムが手動モードで動作していれば、モータ制御タイマには第１の初期値が 読み出され、オペレータによりセントされる（ステップ３１２０）。 自動モードにおいては、ステップ当りの起動タイマは行われるべき位置修正に基 づき、適応的に選択される。ＴＥＭＦＯＲの内容は所定の長さ、例えば０．０５ インチ（ステップ３１１９＞および０．０２インチ（ステップ３１２１）に相当 する値であるか否か順次、調べられる０位置修正：ＴＥＭＦＯＲが０．０５イン チより小さければ、モータ制御タイマはオペレータが入力した自動モード値にセ ントされる（ステップ３１２２）、位置修正（ＴＩＩＦＯＲ）が０．２０インチ より大きければモータ制御タイマは手動ステップ・タイムにセットされる（ステ ップ３１２０）、位置修正が０．０５インチより大きく、０．２０インチより小 さければ、中間のステップ・タイムが用いられる０次に、手動および自動モード のステップ・タイマの平均がとられ（ステップ３１２３および３１２４）モータ 制御タイマは平均値にセントされる（ステップ３１２５）。 所要であれば、プレス生産の均一な制御を行うために、最大許容エラー値がオペ レータの入力により設定される。また、エラー値はこの値であるか否か検査され 、値が超えていれば、出力装置（例えば、警告）が動作状態となる。 モータ制御タイマが適当な値にセントされた後、メイン・ループ１３０５　（第 １３図）への復帰が行われる。その後、モータ制御タイマは各タイマ割込みに応 じてデクリメントされ、連続するルーチン１３１６の変更においてテストされる （ステ、プ３１０４）。 図面では様々の導体／コネクタが一本のラインとして描かれているが、それらは 限定する意味で示されているのではなく、本技術において理解されるように、複 数の導体／コネクタを含んでいてもよい、更に、上記の記載は本発明のより好ま しい一実施例のものであって、本発明は示された特定の形態に限定されない０例 えば、システムは各インデックスおよび変数に関係する分離したレジスタを用い るように記載されているが、複数の変数およびまたはインデックスを含むように プログラムの間、１つのレジスタが異なる時点で利用されてもよい、同様に、記 載された様々の解析または機能を実行するために記載されたちの以外のアルゴリ ズムが用いられてもよい。これらのおよび他の変形例は、添付のクレームに表わ されるように本発明の範囲から逸脱することなくなしうる。 ＦＩＧ、２Ａ Ｂ　ＲＯＭエラー ＣＥＥＰＲＯＭエラー Ｄ　利得エラー Ｅ　相関エラー Ｆ　Ａ／Ｄ変換器 Ｇ　ＡＤＣ／ＤＡＣループエラー Ｈ対照エラー（高ノイズ） ＦＩＧ、２Ｂ ！ ６３．６．３０　Ｊ 昭和　年　月　日 特許庁長官　吉　１）文　毅　殿 １、特許出願の表示　ＰＣＴ／ＵＳ　８７１０２８５２２、発明の名称　改良さ れた切断制御システム３、特許出願人 名　称　クラオード　チック　インコーホレーテッド４、代理人 住　所　東京都千代田区丸の内３丁目３番１号電話（２１１）８７４１代表 ５、補正書の提出年月日　１９８８年５月１３日浄書（内容に変更なし） １９　（１）　に　づく ＶＩＰ。 ３　４、　Ｃｈｅｍｉｎ　ｄｅｓ　Ｃｏｌｏｍｂｅｔｔｅｓ１２１１　ジェノバ ２０、スイス国 本件出願の審査に先立ち、添付の差し換えシー）（７７−７８／１３）により本 出願のクレームを次のとおり補正する。 クレーム２は同じ番号を付した補正クレームに代えられるクレーム１．３および ４は変更しないまま残し、新しいクレーム５〜３３が追加される。 これらの補正が発行されることを請願する。 フォレイ＆ラードナー ７７７　イースト　ライスコンシン　アベニューミルウォーキー、Ｗｌ　５３２ ０２ マイケルＡ、レヒター 登録番号：２７．３５０ ２）（補正後）供給される制御信号に応じて、移動するウェブに対して行われる 機械動作の位置を制御して変えるための位置調整手段と、 連続する機械動作周期に関してその機械動作周期に関連して前記ウェブ上の画像 を示す複数のデータ・バイトを含む画像信号を連続的に発生するための手段と、 第１の機械動作周期に関連する第１の画像信号を参照画像信号として、選択的に 保持するための第１の保持手段と、続＜ｉ械動作周期に関連するひき続く画像信 号をひき続く画像信号として、選択的に保持するための第２の保持手段と、供給 される入力バイトを各々、乗算した結果の値の信号を発生するためのディジタル 乗算手段と、 前記ディジタル乗算手段がバイトかけるバイトにより前記参照画像信号および前 記連続する画像信号の各バイトを乗算し、バイトかけるバイトの各乗算の結果値 を出力するために、供給される初期データに応じると共に前記第１および第２の 保持手段と共働し、前記ディジタル乗算手段への入力バイトをして前記初期デー タに基づくバイトで始まる前記参照画像および連続する画像信号の一連のバイト を供給するためのアドレス手段と、前記結果の多値を累算し、累算された結果の 値の信号を選択的に供給するための累算手段と、 累算された結果値が前記連続する画像バイトに対する前記参照画像信号の各一連 のバイトについて発生されるように、前記アドレス手段への前記初期データを発 生するための手段と、前記参照画像信号と連続する画像信号との間の相関の度合 を決定するために前記累算された結果の値を評価し、それに応じて前記位置調整 手段への前記制御信号を発生するための手段とを備えたことを特徴とする周期的 機械動作を移動するウェブ上の画像に連動させるためのシステム。 ３）（変更なし）乗算結果の合計発生器は第１および第２の入力チャネルを有し 、この第１および第２の入力チャネルに供給される信号の値の製品を示す値を有 する出力を発生するためのディジタル乗算器と、前記乗算器の出力信号を受けて 、前記乗算器の出力を周期的にサンプリングして、前記サンプルの合計の信号を 発生するための累算手段と を備えたことを特徴とする請求項（１）記載のシステム。 ４）（変更なし）機械周期の一部分の間、前記サンプリング間隔を選択的に変え るための手段を更に含むことを特徴とする請求項（１）記載のシステム。 ５）（新規）移動するウェブ上に画像を発生するための手段と、前記ウェブに対 して所定の動作を周期的に行うための装置と、供給される制御信号に応じて、前 記装置に対して前記ウェブを選択的に加速または減速させるための調整手段と、 前記ウェブ上の画像を表わす信号を発生するための手段と、前記装置の動作周期 を示す信号を供給するための手段と、前記装置の動作周期毎に画像信号を示すデ ータ・バイトを各々、発生するためのアナログ・ディジタル変換手段と、第１の 装置動作周期に対応する一群のデータ・バイトを参照パターンの信号として保持 するための手段と、ひき続（装置動作周期に対応する１群のデータ・バイトを新 しいパターンの信号として保持するための手段と、参照パターンに対する新しい パターンの相互相関関数を表わす一連の係数を発生するための手段と、前記相互 相関係数の信号を保持するための手段と、前記相互相関関数において対称な形で 取り囲まれたピーク値の信号を発生するための手段と、 前記ピーク値の信号に応じて、前記ウェブ上の画像に対して前記装置の相対的位 置を制御するために、前記調整手段への前記制御信号を発生するための手段と を備えた移動するウェブに対する所定の周期的動作を制御するためのシステム。 ６）（新規）前記制御信号を発生するための手段は参照パターンからの新しいパ ターンの位置のオフセントを決定するための手段と、 前記位置のオフセントに基づいて前記制御信号を発生するための手段と を備えたことを特徴とする請求項（５）記載のシステム。 ７）（新規）前記制御信号を発生するための手段は前記相互関係の列の中央から のピーク値の偏差を決定するための手段 を備えたことを特徴とする請求項（５）記載のシステム。 ８）（新規）前記画像を発生するための手段は少なくとも一つの印刷ユニットを 備えることを特徴とする請求項（５）記載のシステム。 ９）（新規）周期的機械動作を移動するウェブ上の画像に連動させるためのシス テムであって、前記機械動作は供給される制御信号に応じて、前記ウェブに対す る前記動作の関係を変えるための調整手段と共働し、 前記機械動作の周期に関係して前記画像を示す画像データ・°　バイトを発生す るための手段と、 第１の機械周期に対応する前記画像データ・バイトの第１のセントを参照パター ン信号として保持するための手段と、ひき続く機械周期に対応する画像データ・ バイトの第２のセットを新しいパターン信号として保持するための手段と、第１ および第２の入力チャネルを存し、前記第１および第２の入力チャネルに供給さ れるバイトの値の乗算結果を示す乗算結果信号を発生するためのディジタル乗算 器と、前記乗算結果信号に応じて、前記乗算結果の合計を示す累算信号を発生す るための累算器手段と、 前記累算器において前記参照パターンに対する前記新しいパターンの相互相関数 の係数を各々、発生するために、所定のシーケンスにより、前記乗算器の第１お よび第２の入力チャネルに前記画像ディジタル・バイトの第１および第２のセン トの信号を選択的に供給するための手段と、 前記相互相関関数の基づき前記調整手段への前記制御信号を発生するための手段 と を備えたことを特徴とするシステム。 １０）（新規）前記制御信号を発生するための手段は前記相互相関関数における 最大値を識別するための手段と、前記相互相関関数の中央からの前記最大値の偏 差に基づき、前記制御信号を発生するための手段と を備えたことを特徴とする請求項（９）記載のシステム。 １１）（新規）前記制御信号を発生するための手段は前記相互相関関数において ほぼ対称な形により取り囲まれたピーク値を識別するための手段と、 前記ピーク価信号に応じて、前記調整手段への前記制御信号を発生するための手 段と を備えたことを特徴とする請求項（９）記載のシステム。 １２）（新規）前記所定のシーケンスにより前記乗算器へ前記画像データ・バイ トの第１および第２のセットの信号を選択的に供給するための手段は 前記乗算器の少な（とも一つの入力チャネルに動作可能に挿入されて、前記入力 チャネルに順次、供給される各データ・バイトからオフセント値を減算するため の減算手段を含むことを特徴とする請求項（９）記載のシステム。 １３）（新規）前記データ・バイトの平均値を決定し、前記減算手段に前記平均 値の信号を前記オフセット値として供給するための手段 を更に備えたことを特徴とする請求項（１２）記載のシステム。 １４）（新規）前記新しいパターンの信号を保持するための手段は第１のランダ ム・アクセス・メモリ（ＲＡＭ）を備え、前記参照パターンの信号を保持するた めの手段は第２のＲＡ？１を備え、 前記画像データ・バイトの第１および第２のセントの信号を選択的に供給するた めの手段は 供給されるクロック信号に応じて、前記第１のＲＡＭ内の特定の領域にアクセス を行うための第１の予設定可能なアドレス発生器と、 供給されるクロック信号に応じて、前記第２のＲＡＭ内の特定の領域にアクセス を行うための第２の予設定可能なアドレス発生器と、 前記アドレス発生器が前記クロック信号に応じて前記乗算器の入力チャネルへ供 給するために、前記画像データ・バイトのシフトされたシーケンスにアクセスを 行えるように鶏前記アドレス発生器を選択的に予設定するための手段とを備えた ことを特徴とする請求項（９）記載のシステム。 １５）（新規）装置の周期的動作を移動するウェブ上の画像に連動させるための システムであって、前記装置は供給される制御信号に応じて前記ウェブに対する 前記動作の関係を変えるための調整手段と共働し、 前記機械動作の周期に関係して前記画像を示す画像データ・バイトを発生するた めの手段と、 第１の装置周期に対応する参照パターンの信号を含む前記画像データ・バイトの 第１のセントおよび、ひき続く装置周期に対応する新しいパターンの信号を含む 画像データ・バイトの第２のセントに応じて、参照パターンに対する新しいパタ ーンの相互相関を表わす係数列の信号を発生するための手段と、前記相互相関に おいてほぼ対称な形により取り囲まれたピーク値を識別するための手段と、 前記ピーク価の信号に応じて、前記調整手段への前記’ｉｇｍ信号を発生するた めの手段と を備えたことを特徴とするシステム。 １６（新規）周期的機械動作を移動するウェブ上の画像に連動させるための方法 であって、前記動作は供給される制御信号に応じて、前記ウェブに対する前記動 作の関係を変えるための調整手段と共働し、 （〜　前記機械動作周期が一周期毎、進むのに対応して、前記画像を示す連続的 なデータ・バイトを発生し、伽）前記機械動作周期が一周期毎、進むのに対応し た少なくとも１バイトを含む、新しいパターンを示すバイトのセットを新しいパ ターン配列として、第１のランダム−アクセス・メモリ（ＲＡＭ）内の所定の連 続する領域に保持し、（ｃｌ　ロックされた状態が存在するか否かを決定し、＋ ｄ１　ロックされた状態が存在しなければ、第２のＲＡＭ内に参照パターン配列 を選択的に設定し、前記ロックされた状態とし、ステップｌｄｌは 前記新しいパターン配列を前記第２のＲＡＭ内の連続する領域の第１の七シトに コピーし、 前記新しいパターン配列の最初の部分を前記連続する領域の第１のセットの直後 の前記第２のＲＡＭ内の連続する領域にコピーし、 前記新しいパターン配列の最後の部分を前記第２のＲＡＭ内の前記連続する領域 の第１のセットの手前の前記第２のＲＡＭ内の連続する領域にコピーし、 ｔｅｌ　前記ロックされた状態が存在すれば、前記新しいパターンと前記参照パ ターンの相互相関関数の示すものを発生するために、配列の位置が相互に１つづ つシフトされたとき、前記新しいパターン配列および前記参照パターン配列の関 係するエレメントの乗算結果の合計に対応する係数信号を連続的に発生し、この ステップｌｅｔでは （ｉ）前記新しいパターン配列の第１の領域をアドレス指定し、 （ｉｉ　）前記参照パターン配列の最初の領域をアドレス指定し、（ｉｉｉ　） 乗算結果信号を発生するために、前記新しいパターン配列および前記参照配列の アドレス指定された領域の内容の信号を各々、入力としてディジタル乗算器に供 給し、（ｉｖ）乗算結果の累計の信号を発生するために、累算器に前記乗算結果 信号を供給し、 （Ｖ）前記新しいパターン配列および前記参照パターン配列内の次に連続する領 域をアドレス指定し、（ｖｉ　）前記新しいパターン配列内の領域の数に相当す る反復回数だけステップｔｅｌ（ｉ）から（ｅ）（ν）を繰り返し、 （ｆ）　前記相互相関関数に基づき、前記調整手段への前記制御信号を発生する 方法。 １７）（新規）前記相互相関関数の平均値を決定し、ステップ（ｅｌ（ｉｉｉ） は前記新しいパターン配列のアドレス指定された領域の内容から前記平均値を減 算し、前記差分の信号を前記ディジタル乗算器へ前記新しいパターン配列の前記 アドレス指定された領域の前記信号として供給するステップを更に含むことを特 徴とする請求項（１６）記載の方法。 １日）（新規）ステップ（ｆｌは 所定の臨界値に対する前記相互相関関数を検査し、良好な検査値に対してのみ前 記制御信号を発生することを特徴とする請求項（１６）記載の方法。 １９）（新規）前記参照パターンに関する変数値を設定し、前記ステップ（ｆｌ は 前記相互相関関数の少なくとも一つの極値を決定し、 前記変数値に対する前記極値を検査し、良好な検査値に対してのみ前記制御信号 を発生する ステップを更に含むことを特徴とする請求項（１６）記載の方法。 ２０）（新規）前記変数値を設定するステップは前記新しいパターン配列の自己 相関関数の最大値を決定することを含むことを特徴とする請求項（１９）記載の 方法。 ２１）（新規）前記検査ステップは前記変数値を前記自己相関関数の最小値と比 較し、前記最小値が前記最小値より小さければ、前記検査は良好であるとするス テップを含むことを特徴とする請求項（１９）記載の方法。 ２２）（新規）前記検査ステップは 前記変数と前記相互相関関数の最大値との間の差分をパーセンテージで表わした ものを決定し、 前記パセンテージで表わした差分を所定値と比較し、前記バセンテージで表わし た差分が少なくとも前記所定値と等しければ、前記検査は良好であるとする ステップを更に含むことを特徴とする請求項（２１）記載の方法。 ２３）（新規）前記ステップ（ｆｌは励記相互相関関数の対称性を検査し、良好 な検査値に対してのみ前記制御信号を発生するステップを含むことを特徴とする 請求項（１６）記載の方法。 ２４）（新規）ステップ（ｆ）は 前記相互相関関数の最大値の相対的位置を示す信号を発生し、前記相互相関関数 内の前記最大値の第１の側位に位置する前記相互相関関数の係数の値に対応する 第１の計算された値を示す信号を発生し、 前記相互相関関数内の前記最大値の他方の側位に位置する前記相互相関関数の係 数の値に対応する第２の計算された値を示す信号を発生し、 所定の値に対する前記第１および第２の計算された値の差を比較し、 良好な比較に対してのみ、前記制御信号を発生するステップを更に含むことを特 徴とする請求項（１６）記載の方法。 ２５）（新規）ステップ＋ａｌは 前記画像を表わすアナログ信号を発生し、利得調整された信号を発生するために 、利得エレメントによ　。 り前記信号の大きさを増幅し、 前記データ・バイトを発生するために、前記機械動作が１つづつ進行することに 基づく割合で、前記利得調整された信号を周期的にサンプリングし、変換する ステップを更に含み、 ステップ！ｄ）は 利得エレメントが設定されたか否かを決定し、前記利得エレメントが設定されて いなければ、所定の範囲内に前記利得調整された信号の大きさを維持するように 利得エレメントを設定する ステップを有することを特徴とする請求項（１６）記載の方法。 ２６）（新規）前記利得エレメントを設定するステップは前記利得エレメントを 所定の最小値に、および調整値を所定の最大値に初期設定し その後、前記新しいパターン配列内の極値を決定し、第１の極値を第１の所定値 と比較し、第２の極値を第２の所定値と比較して良好な比較結果が得られなけれ ば、前記利得エレメントを前記調整値に対応する値だけ減らし、前記調整エレメ ントを変え、良好な比較結果であれば、前記第１の極値を第３の所定値と比較し 、第２の極値を第４の所定値と比較し、良好でない比較結果であれば、前記利得 エレメントを調整値に対応する値だけ減らし、前記調整要素を変えることを特徴 とする請求項（１６）記載の方法。 ２７）（新規）前記第１の所定値はゼロであり、前記第２の所定値は１６進数の ３Ｆであり、第３の所定値は１６進数の６であり、第４の所定値は１６進数の３ Ａであることを特徴とする請求項（２６）記載の方法。 ２８）（新規）ステップ（ａ）は 前記画像を示すアナログ信号を発生し、利得調整された信号を発生するために、 利得エレメントにより前記信号の大きさを増幅し、 前記データ・バイトを発生するために前記機械動作が一つづつ進むことに基づく 割合で前記利得調整された信号を周期的にサンプリングし、変換するステップを 含み、更に前記機械動作の間、前記サンプリング・レートを選択的に変えるステ ップを含むことを特徴とする請求項（１６）記載の方法。 ２９）（新規）前記画像データ・バイトを発生するための手段は前記画像を示す アナログ信号を発生するだめの手段と、供給されるクロック信号に応じて、前記 クロック信号に従い前記アナログ信号をサンプリングし、変換するための変換手 段と、 前記機械動作周期の公称上の始まりを示す信号および前記周期を一周期づつ進ま せることを示す信号に応じて、前記機械動作周期の途中であることを示すゲーテ ィング信号を発生するための手段と、 前記機械周期の途中である間、前記ゲーティング信号に応じて、所望の分解能に 対応する周波数ををする高分解能信号を発生するための手段と、 前記周期を一周期つづ進ませることを示す信号または前記高分解能信号を前記ク ロック信号として前記変換手段に選択的に供給するための乗算器と を備えたことを特徴とする請求項（２８）記載のシステム。 ３０）移動ウェブ上の周期的作動をｗＪ御するための方法において、前記移動ウ ェブ上に像を生じる段階と、前記オペラを前記ウェブ上において周期的に行なう 段階と、前記ウェブを前記装置に対して選択的に前進あるいは減速せしめる段階 と、 前記ウェブ上の像を表わす信号を生じる段階と、前記装置の作動サイクルの増加 分に関連する画像信号を示すデータ・バイトを生じる段階と、 第１の装置動作サイクルに対応するデータ・バイトのセントを参照パターンの徴 候として記憶する段階と、前記装置の作動サイクルの相連続するバイトのセット を新しいパターンの徴候として記憶する段階と、前記第１装置作動サイクルに対 応するデータ・バイトの平均値を決定し前記平均値を前記バイトの各便から差し 引いて正規化された参照パターンの徴候を生じる段階と、前記相連続する装置作 動サイクルに対応するバイトのセントの平均値をめて正規化された新しいパター ンの徴候を生じる段階と、 前記制御信号を生じて前記調節手段に与え前記ウェブを前記装置に対して、前記 再正規化徴候の間の差に応じて選択的に前進あるいは減速せしめる段階とを含む ことを特徴とする方法。 ３１）周期的な機械動作を移動ウェブの反復画像に関連づけるための方法であっ て、入力された制御信号に応答して前記動作の前記ウェブに対する関係を変化さ せるようになった調節手段に前記動作が関連しているような方法において、前記 ウェブを示すアナログ信号を生じる段階と、前記信号にゲイン定数をかけてゲイ ン調整信号を生じる段階と、 前記ゲインｗｉｉｔｇ号の１幅が所定の範囲におさまるように前記ゲイン定数を 適応的に確立する段階と、前記機械動作の増加的な前進に従う割合で前記ゲイン 調整信号を周期的にサンプリングし且つ変換し、これにより前記機械動作の各サ イクルにおける増加的な前進を示すシーケンシャルなデータ・バイトを生じる段 階と、 相連続する機械動作サイクルに対応するデータ・バイトの第１のセントを参照パ ターンの徴候として記憶する段階と、シーケンシャルなデータ・バイトの第２の セントを新しいパターンの徴候として記憶する段階と、 前記新しいパターンの徴候と前記参照パターンの徴候との差に応じた制御信号を 発生して前記ｍ＊手段に与える段階と゛を含むことを特徴とする方法。 ３２）前記制御信号を生成する段階が、前記参照パターンに対する前記新しいパ ターンの関連機能のそれぞれの係数を発生する段階と、前記関連機能に応じて制 御信号を発生しこれを前記調節手段に与えることとを含むことを特徴とする請求 項（３１）記載の方法。 ３３）前記ゲイン定数を確立する段階が、先ず前記ゲイン定数を所定の最小値に セントするとともに調節値を所定の最大値にセントする段階と、その後前記の新 しいパターンの列の極値的な値を決定する段階と、 第１の極値を第１の所定の僅と比較するとともに第２の極値を第２の所定の値と 比較する段階と、更に、好ましくない比較において、 前記調節値に対応する値だけ前記ゲイン定数を減じ且つ前記調節値を変化させる 段階と、 更に好ましい比較において、前記第１の極値を所定の第３の価と比較するととも に前記第２の極値を所定の第４の値と比較し、好ましい比較が得られた場合前記 ゲイン定数を前記調節値に対応する量だけ増加し且つ前記調節値を変化させる段 階とを含むことを特徴とする請求項（３１）記載の方法。 手続補正書（方式） ３．２７ ％式％ ２、発明の名称　改良された切断制御システム３、補正をする者 事件との関係　出願人 名　称　クラオード　チック　インコーホレーテッド４、代理人 ５、補正命令の日付　平成１年３月７日　／７、補正の内容　別紙のとおり 手続補正書（方式） ％式％ ２、発明の名称　改良された切断制御システム３、補正をする者 事件との関係　出願人 ４、代理人 ５、補正命令の日付　平成１年３月７日７、補正の内容　別紙のとおり 国際調査報告 国際調査報告

Claims (4)

【特許請求の範囲】
1. （１）供給される制御信号に応じて、移動するウェブに沿って、機械動作が行わ れる位置を制御して変えるための位置調整手段と、前記ウェブ上の画像を示す画 像信号を発生するための手段と、機械の周期の間、サンプリング間隔毎に前記画 像信号をサンプリングするための手段と、 最初の機械周期の画像信号サンプルから参照パターン信号を選択的に発生するた めの手段と、 続く機械周期の画像信号サンプルから新しいパターン信号を選択的に発生するた めの手段と、 パイプライン化された乗算結果の合計発生器と、前記参照パターンと前記新しい パターン信号の複数のシフトされたものとの間の相関係数を各々、発生するため に前記参照パターン信号および前記新しいパターン信号を前記乗算結果の合計発 生器に選択的に供給するための手段と、前記新しいパターン信号の複数のシフト されたもののうちいづれが最も大きい相関係数を生成したかを決めるために前記 相関係数を処理して、それに応じて指示信号を生成するための手段と、 前記指示信号に基づいて前記位置調整手段への前記制御信号を生成するための手 段と を備えた周期的な機械動作を移動するウェブ上の画像の位置に連動させるための システム。
2. （２）供給される制御信号に応じて、移動するウェブに対して行われる機械動作 の位置を制御して変えるための位置調整手段と、機械動作周期の間、サンプリン グ間隔毎に前記機械動作に対して一定の位置の前記ウェブ上のある瞬聞の画像の 信号を各々が含む画像を連続する機械動作周期について連続的に発生するための 手段と、 複数のバイトからなるデータを含む第１の画像信号を参照画像として選択的に保 持するための第１の保持手段と、複数のバイトからなるデータを含む連続する画 像の信号をひき続き、連続的に保持するための第２の保持手段と、供給される初 期値データに応じると共に前記第１および第２の保持手段と共働して、前記第１ および第２の保持手段に、前記初期値データに基づくある値から始まる一連の前 記複数のバイトからなるデータを出力せしめるためのアドレス手段と、前記第１ の保持手段および前記第２の保持手段、各々による各バイト出力をバイトかける バイトにより乗算して、各バイトかけるバイト乗算の結果の値を出力するための ディジタル乗算手段と、 前記結果の値を各々、累算して、選択的に第２の結果の値をもたらすための累算 手段と、 第２の結果の値が前記連続する画像データのバイトに対する前記参照画像信号デ ータのバイトの各シーケンスについて発生されるように、前記アドレス手段への 前記初期データを発生するための手段と、 前記参照値と画像信号との間の相関の度合を決定するために前記第２の結果の値 を評価し、それに応じて前記位置調整手段への前記制御信号を発生するための手 段とを備えた周期的な機械動作を移動するウェブ上の画像の位置に連動させるた めのシステム。
3. （３）乗算結果の合計発生器は 第１および第２の入力チャネルを有し、この第１および第２の入力チャネルに供 給される信号の値の製品を示す値を有する出力を発生するためのディジタル乗算 器と、前記乗算器の出力信号を受けて、前記乗算器の出力を周期的にサンプリン グして、前記サンプルの合計の信号を発生するための累算手段と を備えたことを特徴とする請求の範囲（１）記載のシステム。
4. （４）機械周期の一部分の間、前記サンプリング間隔を選択的に変えるための手 段を更に含むことを特徴とする請求の範囲（１）記載のシステム。