JPH0142162Y2 - - Google Patents
Info
- Publication number
- JPH0142162Y2 JPH0142162Y2 JP18370984U JP18370984U JPH0142162Y2 JP H0142162 Y2 JPH0142162 Y2 JP H0142162Y2 JP 18370984 U JP18370984 U JP 18370984U JP 18370984 U JP18370984 U JP 18370984U JP H0142162 Y2 JPH0142162 Y2 JP H0142162Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- relay
- latch
- data
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000005284 excitation Effects 0.000 description 2
- 230000010365 information processing Effects 0.000 description 1
Landscapes
- Programmable Controllers (AREA)
- Relay Circuits (AREA)
Description
【考案の詳細な説明】
〔産業上の利用分野〕
本考案はマイクロコンピユータ等の情報処理制
御装置によつて制御されるリレー出力回路に関す
るものである。
御装置によつて制御されるリレー出力回路に関す
るものである。
第２図に従来用いられているこの種のリレー出
力回路の構成例を示す。同図において１は周知の
マイクロコンピユータであり、このマイクロコン
ピユータ１から、Ｄ形フリツプフロツプ（Ｄ−
Ｆ／Ｆ）からなるデータラツチ２にデータを与
え、アドレスデコーダ３を介してラツチストロー
ブ信号LSを与えることによつて、ドライバ４を
介してリレーRi（ｉ＝１〜ｎ）が駆動される。そ
の結果接点ri（ｉ＝１〜ｎ）の状態が反転し、端
子TA，TBを介して接続された外部負荷回路５
に所定の出力が送出される。図示の例ではランプ
６が点灯または消灯する。動作させるリレーRi
の選択は、データラツチに与えるデータで行なわ
れる。つまり、ドライバ４が反転出力形であるか
ら、上記データの対応ビツトが“１”のリレーが
励磁される。なお、図中破線で示した回路は１個
のみ詳細に示し他は省略したが全く同様の構成を
有する。またD1〜Dnは逆起電力防止用のダイオ
ードである。
力回路の構成例を示す。同図において１は周知の
マイクロコンピユータであり、このマイクロコン
ピユータ１から、Ｄ形フリツプフロツプ（Ｄ−
Ｆ／Ｆ）からなるデータラツチ２にデータを与
え、アドレスデコーダ３を介してラツチストロー
ブ信号LSを与えることによつて、ドライバ４を
介してリレーRi（ｉ＝１〜ｎ）が駆動される。そ
の結果接点ri（ｉ＝１〜ｎ）の状態が反転し、端
子TA，TBを介して接続された外部負荷回路５
に所定の出力が送出される。図示の例ではランプ
６が点灯または消灯する。動作させるリレーRi
の選択は、データラツチに与えるデータで行なわ
れる。つまり、ドライバ４が反転出力形であるか
ら、上記データの対応ビツトが“１”のリレーが
励磁される。なお、図中破線で示した回路は１個
のみ詳細に示し他は省略したが全く同様の構成を
有する。またD1〜Dnは逆起電力防止用のダイオ
ードである。
しかしながら、上述した構成では負荷のランプ
５を各リレーRiが励磁されたときに点灯させる
か消灯させるかは、ジヤンパー端子盤７により、
つまり端子ａとｂとを結線するかｂとｃとを結線
するかによつて予め設定しておく必要があり、こ
の設定はシステム通電中に変えることはできな
い。また、各リレーRiとしては切換接点タイプ
のリレーが必要であり開閉接点タイプのリレーに
比較すると励磁電流も価格も大きくなる。
５を各リレーRiが励磁されたときに点灯させる
か消灯させるかは、ジヤンパー端子盤７により、
つまり端子ａとｂとを結線するかｂとｃとを結線
するかによつて予め設定しておく必要があり、こ
の設定はシステム通電中に変えることはできな
い。また、各リレーRiとしては切換接点タイプ
のリレーが必要であり開閉接点タイプのリレーに
比較すると励磁電流も価格も大きくなる。
このような問題点を解決するために、本考案
は、データラツチ回路に並列にリレー負荷回路の
ノーマリオープン／ノーマリクローズ設定用のラ
ツチ回路を設け、両者の出力の排他的論理和をも
つて各リレーを駆動するようにしたものである。
は、データラツチ回路に並列にリレー負荷回路の
ノーマリオープン／ノーマリクローズ設定用のラ
ツチ回路を設け、両者の出力の排他的論理和をも
つて各リレーを駆動するようにしたものである。
ノーマリオープン／ノーマリクローズ設定用ラ
ツチ回路はデータラツチ回路と同様にマイクロコ
ンピユータ等からの指令により任意にデータの書
込み・消去が行なえるため、システム通電中にお
ける設定変更が自由であり、かつこのラツチ回路
の設定により外部負荷回路のノーマリオープン／
ノーマリクローズが選択できるためリレーは開閉
接点タイプのリレーでよい。
ツチ回路はデータラツチ回路と同様にマイクロコ
ンピユータ等からの指令により任意にデータの書
込み・消去が行なえるため、システム通電中にお
ける設定変更が自由であり、かつこのラツチ回路
の設定により外部負荷回路のノーマリオープン／
ノーマリクローズが選択できるためリレーは開閉
接点タイプのリレーでよい。
第１図は本考案の一実施例を示す回路図であ
る。図中第２図と同一もしくは相当部分は同一記
号を用いて示してあるが、本実施例では、従来の
出力データ用のデータラツチ２の他に、ノーマリ
オープン／ノーマルクローズを設定するラツチ８
を設けている。このラツチ８はデータラツチ２と
同様の構成を有し、データラツチ２が、ラツチス
トローブ信号LS1が与えられたときに入力データ
をラツチして出力データDOUTｉ（ｉ＝１〜ｎ）と
して送出するのに対し、ラツチストローブ信号
LS2が与えられたときに、入力データをラツチし
て出力データNO／NC；（ｉ＝１〜ｎ）として送
出する。そしてこれら両ラツチ回路の対応する各
ビツト出力は排他的論理和回路９ｉ（ｉ＝１〜ｎ）
の入力となり、その出力がドライバ４に与えられ
る。
る。図中第２図と同一もしくは相当部分は同一記
号を用いて示してあるが、本実施例では、従来の
出力データ用のデータラツチ２の他に、ノーマリ
オープン／ノーマルクローズを設定するラツチ８
を設けている。このラツチ８はデータラツチ２と
同様の構成を有し、データラツチ２が、ラツチス
トローブ信号LS1が与えられたときに入力データ
をラツチして出力データDOUTｉ（ｉ＝１〜ｎ）と
して送出するのに対し、ラツチストローブ信号
LS2が与えられたときに、入力データをラツチし
て出力データNO／NC；（ｉ＝１〜ｎ）として送
出する。そしてこれら両ラツチ回路の対応する各
ビツト出力は排他的論理和回路９ｉ（ｉ＝１〜ｎ）
の入力となり、その出力がドライバ４に与えられ
る。
上記構成において、マイクロコンピユータ１
は、リレー駆動用の出力データをデータラツチ２
に書込む前に、予めラツチ８にノーマリオープ
ン／ノーマリクローズ設定用のラツチを書込む。
これはブログラマブルであるため、システム通電
中マイクロコンピユータ１の制御下でこの設定を
変更することも可能である。
は、リレー駆動用の出力データをデータラツチ２
に書込む前に、予めラツチ８にノーマリオープ
ン／ノーマリクローズ設定用のラツチを書込む。
これはブログラマブルであるため、システム通電
中マイクロコンピユータ１の制御下でこの設定を
変更することも可能である。
今、リレーR1に対するラツチ８のビツト出力
が“０”であるとすると、データラツチ２に書込
まれたデータの対応ビツトが“１”であればリレ
ーR1は励磁され、“０”であれば接点r1は開放の
ままである。次に、ラツチ８におけるリレーR1
に対応するデータビツトに“１”を書込んだとす
れば、今度は逆にデータラツチ２に書込まれたデ
ータビツトが“０”のときにリレーR1は励磁さ
れ、“１”のときは接点開放の動作となる。他の
リレーR1についても全く同様であり、このよう
にマイクロコンピユータ１からのデータによる各
リレーR1〜Rnの励磁・非励磁の制御はラツチ８
によりプログラマブルであるため、従来のように
切換接点タイプのリレーを使用しなくても開閉接
点タイプのリレーで同一の機能が実現でき、また
ジヤンパー端子盤等の設置も不要となつてコスト
ダウンがはかれる。
が“０”であるとすると、データラツチ２に書込
まれたデータの対応ビツトが“１”であればリレ
ーR1は励磁され、“０”であれば接点r1は開放の
ままである。次に、ラツチ８におけるリレーR1
に対応するデータビツトに“１”を書込んだとす
れば、今度は逆にデータラツチ２に書込まれたデ
ータビツトが“０”のときにリレーR1は励磁さ
れ、“１”のときは接点開放の動作となる。他の
リレーR1についても全く同様であり、このよう
にマイクロコンピユータ１からのデータによる各
リレーR1〜Rnの励磁・非励磁の制御はラツチ８
によりプログラマブルであるため、従来のように
切換接点タイプのリレーを使用しなくても開閉接
点タイプのリレーで同一の機能が実現でき、また
ジヤンパー端子盤等の設置も不要となつてコスト
ダウンがはかれる。
以上説明したように、本考案によれば、データ
ラツチ回路と別にノーマリオープン／ノーマリク
ローズ設定用の第２のラツチ回路を設け、両者の
排他的論理和出力をもつてリレーを駆動するよう
にしたことにより、第２のラツチ回路に予め設定
用データを与えることによつて各リレーの負荷回
路をノーマリオープン動作とするかノーマリクロ
ーズ動作とするかは任意に設定変更できる。また
リレーも開閉接点タイプでよく、励磁電流および
価格ともに小さくてすむ利点がある。
ラツチ回路と別にノーマリオープン／ノーマリク
ローズ設定用の第２のラツチ回路を設け、両者の
排他的論理和出力をもつてリレーを駆動するよう
にしたことにより、第２のラツチ回路に予め設定
用データを与えることによつて各リレーの負荷回
路をノーマリオープン動作とするかノーマリクロ
ーズ動作とするかは任意に設定変更できる。また
リレーも開閉接点タイプでよく、励磁電流および
価格ともに小さくてすむ利点がある。
第１図は本考案の一実施例を示す回路図、第２
図は従来例を示す回路図である。 １……マイクロコンピユータ、２……データラ
ツチ、３……アドレスレコーダ、４……ドライ
バ、５……外部回路、８……ノーマリオープン／
ノーマリクローズ設定用ラツチ、９ｉ……排他的
論理和回路、Ri……リレー、ri……接点。
図は従来例を示す回路図である。 １……マイクロコンピユータ、２……データラ
ツチ、３……アドレスレコーダ、４……ドライ
バ、５……外部回路、８……ノーマリオープン／
ノーマリクローズ設定用ラツチ、９ｉ……排他的
論理和回路、Ri……リレー、ri……接点。
Claims (1)
- ラツチストローブ信号が与えられたときに入力
データをラツチしてリレーに出力するデータラツ
チ回路を備えたリレー出力回路において、データ
ラツチ回路と並列にリレー負荷回路のノーマリオ
ープン／ノーマリクローズ設定用ラツチ回路を設
けるとともに、両ラツチ回路の対応する各ビツト
出力を入力とする排他的論理和回路を設け、この
排他的論理和回路の出力を対応する各リレーに送
出するようにしたことを特徴とするリレー出力回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18370984U JPH0142162Y2 (ja) | 1984-12-05 | 1984-12-05 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18370984U JPH0142162Y2 (ja) | 1984-12-05 | 1984-12-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6199229U JPS6199229U (ja) | 1986-06-25 |
| JPH0142162Y2 true JPH0142162Y2 (ja) | 1989-12-11 |
Family
ID=30741204
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18370984U Expired JPH0142162Y2 (ja) | 1984-12-05 | 1984-12-05 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0142162Y2 (ja) |
-
1984
- 1984-12-05 JP JP18370984U patent/JPH0142162Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6199229U (ja) | 1986-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0142162Y2 (ja) | ||
| JPS58211359A (ja) | 磁気デイスク装置 | |
| US4769724A (en) | Magnetic head drive apparatus which uses a common current source for the read/write head and the erasing head | |
| JPH0652620A (ja) | ディスク装置 | |
| JP4049050B2 (ja) | 駆動装置 | |
| JP2933814B2 (ja) | 入出力モジュールの切換装置 | |
| JPS61190635A (ja) | マイクロコンピユ−タ | |
| JP2592513Y2 (ja) | Ｈｄｄ用電源回路 | |
| JP2570137B2 (ja) | プログラマブルアレイロジック | |
| JP2517540Y2 (ja) | Ｉｃカード | |
| JPH0562784B2 (ja) | ||
| JP2500100Y2 (ja) | 出力デ―タ制御回路 | |
| JPH0110651Y2 (ja) | ||
| JP2782946B2 (ja) | 半導体集積回路 | |
| JPH04120611A (ja) | 入出力回路 | |
| JPH06162777A (ja) | 記憶回路装置 | |
| JPH0557916B2 (ja) | ||
| JP3216229B2 (ja) | 信号多重伝送装置 | |
| KR870003281Y1 (ko) | 인터페이스회로 | |
| JPS5866224A (ja) | ラッチングリレ−駆動回路 | |
| JPH0710421Y2 (ja) | 出力デ−タ制御回路 | |
| JPH0664622B2 (ja) | マイクロコンピユ−タ | |
| JPH084222B2 (ja) | 集積回路装置 | |
| JPH03256204A (ja) | 磁気記録再生装置の増幅器制御回路 | |
| JPS6313212A (ja) | 開閉器制御装置 |