JPH0134346Y2 - - Google Patents
Info
- Publication number
- JPH0134346Y2 JPH0134346Y2 JP13872380U JP13872380U JPH0134346Y2 JP H0134346 Y2 JPH0134346 Y2 JP H0134346Y2 JP 13872380 U JP13872380 U JP 13872380U JP 13872380 U JP13872380 U JP 13872380U JP H0134346 Y2 JPH0134346 Y2 JP H0134346Y2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- recess
- insulating material
- package
- lid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000011810 insulating material Substances 0.000 claims description 10
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 6
- 229910000859 α-Fe Inorganic materials 0.000 claims description 6
- 239000000853 adhesive Substances 0.000 claims description 2
- 230000001070 adhesive effect Effects 0.000 claims description 2
- 239000000696 magnetic material Substances 0.000 claims description 2
- 238000004806 packaging method and process Methods 0.000 claims 1
- 230000000694 effects Effects 0.000 description 7
- 230000009977 dual effect Effects 0.000 description 5
- 238000009434 installation Methods 0.000 description 4
- 238000010521 absorption reaction Methods 0.000 description 3
- 239000011888 foil Substances 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Description
【考案の詳細な説明】
本考案は、集積回路素子（通称ICチツプ）を
収納する多端子枢体（以下デユアル・インライン
型のICパツケージとする）の改良に関する。
収納する多端子枢体（以下デユアル・インライン
型のICパツケージとする）の改良に関する。
デユアル・インライン型のICパツケージは現
在広く使用されており、その構造は第１図乃至第
３図に示すようになつている。これらの図におい
て、１は絶縁材であり、該絶縁材１の中央部に
ICチツプ設置用凹部２が形成され、該ICチツプ
設置用凹部２内にICチツプ３が配置される。前
記絶縁材１の両側端には夫々複数の端子４が引出
され、各端子４とICチツプ３との接続は絶縁材
１に印刷回路技術又は金属箔打抜き技術等により
形成された導電箔線材５によつて行われる。そし
て、前記凹部２には前記ICチツプ３を覆うよう
に蓋体６が嵌合固定される。
在広く使用されており、その構造は第１図乃至第
３図に示すようになつている。これらの図におい
て、１は絶縁材であり、該絶縁材１の中央部に
ICチツプ設置用凹部２が形成され、該ICチツプ
設置用凹部２内にICチツプ３が配置される。前
記絶縁材１の両側端には夫々複数の端子４が引出
され、各端子４とICチツプ３との接続は絶縁材
１に印刷回路技術又は金属箔打抜き技術等により
形成された導電箔線材５によつて行われる。そし
て、前記凹部２には前記ICチツプ３を覆うよう
に蓋体６が嵌合固定される。
ところで、従来、絶縁材１と蓋体６とはアルミ
ナ材等で構成されていたが、アルミナはICチツ
プより発生する雑音のの電磁波を発生して外部に
放射するため、ICの種類、例えばMOSIC等では
動作上好ましくなく誤動作する等の不具合があ
り、とくに蓋体６にアルミナを使う場合にはその
不都合が倍加されるだけでなく、外部雑音の影響
を受け易いきらいがあつた。とくに、メモリ用
ICは集積度の高いＭビツト単位のものもあり、
雑音対策は重要であり、それがなければ信頼性が
格段に落ちてしまう。
ナ材等で構成されていたが、アルミナはICチツ
プより発生する雑音のの電磁波を発生して外部に
放射するため、ICの種類、例えばMOSIC等では
動作上好ましくなく誤動作する等の不具合があ
り、とくに蓋体６にアルミナを使う場合にはその
不都合が倍加されるだけでなく、外部雑音の影響
を受け易いきらいがあつた。とくに、メモリ用
ICは集積度の高いＭビツト単位のものもあり、
雑音対策は重要であり、それがなければ信頼性が
格段に落ちてしまう。
本考案は、上記の点に鑑み、ICチツプを覆う
蓋体として電磁波の吸収効果の高いフエライトを
用いることにより、放射する電磁波及び外部雑音
による悪影響を軽減したメモリ用ICパツケージ
を提供しようとするものである。
蓋体として電磁波の吸収効果の高いフエライトを
用いることにより、放射する電磁波及び外部雑音
による悪影響を軽減したメモリ用ICパツケージ
を提供しようとするものである。
以下、本考案に係るICパツケージの実施例を
図面に従つて説明する。
図面に従つて説明する。
第３図において、絶縁材１のチツプ設置用凹部
２に嵌合してICチツプ３を覆う蓋体６は前記凹
部２の深さに対応した高さの側壁を有する箱状で
あつてフエライトで構成されており、その蓋体６
は接着剤等で絶縁材１に固着される。なお、その
他の部分は一般のデユアル・インライン型のIC
パツケージと同様である。
２に嵌合してICチツプ３を覆う蓋体６は前記凹
部２の深さに対応した高さの側壁を有する箱状で
あつてフエライトで構成されており、その蓋体６
は接着剤等で絶縁材１に固着される。なお、その
他の部分は一般のデユアル・インライン型のIC
パツケージと同様である。
上記実施例によれば、蓋体６を電磁波吸収効果
の高いフエライトで構成したので、電波吸収効果
によりアルミナ使用の場合に生じる放射する電磁
波の悪影響を軽減することができる。また、IC
チツプ３はフエライトの蓋体６で上面及び側面を
磁気シールドされることになるため、平面方向の
みならず側方よりの輻射雑音等の外部雑音に起因
する悪影響を減じることができる。
の高いフエライトで構成したので、電波吸収効果
によりアルミナ使用の場合に生じる放射する電磁
波の悪影響を軽減することができる。また、IC
チツプ３はフエライトの蓋体６で上面及び側面を
磁気シールドされることになるため、平面方向の
みならず側方よりの輻射雑音等の外部雑音に起因
する悪影響を減じることができる。
なお、絶縁材はアルミナを使用するのが通例で
あるが、必要に応じて他の材質としてもよい。
あるが、必要に応じて他の材質としてもよい。
叙上のように、本考案によれば、ICチツプを
覆う蓋体としてフエライト等の磁性体を用いるこ
とにより、放射する電磁波及び外部雑音に起因す
る悪影響を軽減したICパツケージを得ることが
でき、とくにMOSIC、メモリ用ICに用いれば効
果が大きい。
覆う蓋体としてフエライト等の磁性体を用いるこ
とにより、放射する電磁波及び外部雑音に起因す
る悪影響を軽減したICパツケージを得ることが
でき、とくにMOSIC、メモリ用ICに用いれば効
果が大きい。
第１図は一般的なデユアル・インライン型の
ICパツケージであつて蓋体を省略した平面図、
第２図は同側面図、第３図はデユアル・インライ
ン型のICパツケージであつて本考案の実施例を
示す正断面図である。 １……絶縁材、２……チツプ設置用凹部、３…
…ICチツプ、４……端子、５……導電箔線材、
６……蓋体。
ICパツケージであつて蓋体を省略した平面図、
第２図は同側面図、第３図はデユアル・インライ
ン型のICパツケージであつて本考案の実施例を
示す正断面図である。 １……絶縁材、２……チツプ設置用凹部、３…
…ICチツプ、４……端子、５……導電箔線材、
６……蓋体。
Claims (1)
- 両側端に複数の端子を設けたアルミナ等の絶縁
材の中央部にICチツプ設置用の凹部を形成し、
前記凹部にICチツプを設けるICパツケージにお
いて、前記凹部の深さに対応した高さの側壁を有
していて前記凹部に嵌合し接着固定されて前記
ICチツプを覆う箱状蓋体をフエライトからなる
磁性体で構成したことを特徴とするメモリ用IC
パツケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13872380U JPH0134346Y2 (ja) | 1980-10-01 | 1980-10-01 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13872380U JPH0134346Y2 (ja) | 1980-10-01 | 1980-10-01 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5764158U JPS5764158U (ja) | 1982-04-16 |
| JPH0134346Y2 true JPH0134346Y2 (ja) | 1989-10-19 |
Family
ID=29498726
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13872380U Expired JPH0134346Y2 (ja) | 1980-10-01 | 1980-10-01 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0134346Y2 (ja) |
-
1980
- 1980-10-01 JP JP13872380U patent/JPH0134346Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5764158U (ja) | 1982-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5153379A (en) | Shielded low-profile electronic component assembly | |
| US7923822B2 (en) | Integrated circuit package system including shield | |
| JPS63242696A (ja) | 半導体装置カ−ド | |
| JPH0480950A (ja) | 半導体集積回路装置 | |
| JP2001085569A (ja) | 高周波回路装置 | |
| JP2600366B2 (ja) | 半導体チップの実装方法 | |
| JPH0134346Y2 (ja) | ||
| JPH09139698A (ja) | 移動体識別装置のデータキャリア | |
| JPH01138739A (ja) | 集積回路パッケージ | |
| JP2970947B2 (ja) | 電源アダプター | |
| JPS59161843A (ja) | 半導体装置 | |
| TW255091B (en) | A hybrid integrated circuit device and process of manufacturing thereof | |
| US6414383B1 (en) | Very low magnetic field integrated circuit | |
| JPH0354470B2 (ja) | ||
| JPS645859Y2 (ja) | ||
| JP2906635B2 (ja) | 混成集積回路装置 | |
| JPH0241449U (ja) | ||
| JPH0543567U (ja) | 電磁波シールドプリント配線板 | |
| JP2001127211A (ja) | 電磁波ノイズの遮蔽部を備える半導体集積回路と該半導体集積回路の実装構造 | |
| JPS58168141U (ja) | リ−ドレスパツケ−ジ | |
| JPH03124050A (ja) | 高周波素子用パッケージ | |
| JPS60235443A (ja) | 半導体装置 | |
| JPS6144449Y2 (ja) | ||
| JPH0479255A (ja) | マイクロ波／ミリ波回路用パッケージ | |
| JPH06188322A (ja) | マイクロ波ｉｃ用パッケージ |