JPH01319901A - チップ抵抗器 - Google Patents

チップ抵抗器

Info

Publication number
JPH01319901A
JPH01319901A JP63153914A JP15391488A JPH01319901A JP H01319901 A JPH01319901 A JP H01319901A JP 63153914 A JP63153914 A JP 63153914A JP 15391488 A JP15391488 A JP 15391488A JP H01319901 A JPH01319901 A JP H01319901A
Authority
JP
Japan
Prior art keywords
electrode layer
thick film
layer
base material
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63153914A
Other languages
English (en)
Inventor
Masato Hashimoto
正人 橋本
Osamu Makino
治 牧野
Koji Nishida
孝治 西田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP63153914A priority Critical patent/JPH01319901A/ja
Publication of JPH01319901A publication Critical patent/JPH01319901A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はチップ型固定抵抗器に関するものである。
従来の技術 近年、電子機器の軽薄短小化に対する要求がますます増
大していく中、回路基板の配線密度を高めるため、固定
抵抗器には非常に小型なチップ抵抗器が多く用いられる
ようになってきた。
従来の小型のチップ抵抗器の構造を、第3図に示す。(
工業調査会発行最新サーフェイスマウントテクノロジー
p27〜p33) 従来の小型のチップ抵抗器は焼成済みの96アルミナ基
板11による基材と、銀系厚膜電極による上面電極層1
2と端面電極層13、上面電極層12の一部に重なるル
テニウム系厚膜抵胱にょる抵抗層14と、抵抗層14を
覆うホウケイ酸鉛系ガラスによる絶縁ガラスパターン層
15からなっている。なお、露出電極面には半田付は性
を向上させるために、N1メツキ層16とSn −Pb
メツキ層17を電解メツキにより施している。
発明が解決しようとする課題 しかし、従来の小型のチップ抵抗器は、上面電極層と端
面電極層に銀系厚膜電極を用いているため、(1)半田
デイツプの時の銀系厚膜電極の半田喰われが生じる。?
)半田付は性が悪いといった問題があり、この問題点を
解決するために従来の小型のチップ抵抗器では、N1メ
ツキ層とSn −Pbメツキ層を電解メツキを施してい
る。しかし、電解メツキにはコストがかかりチップ抵抗
器の原価の中の大きなウェイトを占めており、これが大
きな問題となっている。
本発明は、このような問題点を解決するもので。
電解メツキ無しで、0)半田デイツプの時の銀系厚膜電
極の半田食われが無い、@)半田付は性が良い、チップ
抵抗器を提供するものである。
課題を解決するための手段 本発明のチップ抵抗器は、絶縁性の焼結基板を基材とし
、銀系厚膜電極を上面電極層とし、前記上面電極層の一
部に重なるルテニウム系厚膜抵抗を抵抗層とし、前記上
面電極層の一部に重なる銅を主成分とする厚膜電極を端
面電極層とするものである。またガラス・アルミナ系の
低温焼成セラミックを基材とし、前記基材と同時に焼成
することにより形成された銀系厚膜電極を上面電極層と
し、前記上面電極層の一部に重なシかつ前記基材と同時
に焼成することにより形成されたルテニウム系厚膜抵抗
を抵抗層とし、前記上面電極層の一部に重なる銅を主成
分とする厚膜電極を端面電極層とするように構成されて
いる。
作用 これにより、メツキ無しで、0)半田デイツプの時の銀
系厚膜電極の半田食われが無い、(2)半田付は性が良
い、チップ抵抗器を提供することができる。
実施例 以下、本発明の実施例1について、第1図を用いて説明
する。
第1図において、本発明のチップ抵抗器は、96アルミ
ナ基板1を基材とし、銀系厚膜電極を上面電極層2とし
、前記上面電極層2の一部に重なるルテニウム系厚膜抵
抗を抵抗層4とし、前記抵抗層4の保護層としてホウケ
イ酸鉛系ガラスを絶縁ガラスパターン層6とし、前記上
面電極NI2の一部に重なる銅を主成分とする厚膜電極
を端面電極層3としたものである。
まず、3.2m0IX 1.610Inの大きさの96
アルミナ基板を用意する。
次いで、この上に銀糸導体ペーストをスクリーン印刷し
た後に乾燥し、空気中で900”01時間焼成し上面電
極層2を形成した。
さらに、上面電極層2の一部に重なるようにルテニウム
系抵抗ペーストをスクリーン印刷し乾燥し、空気中で9
00”01時間焼成し抵抗層4t−形成した。
次いで、抵抗値修正の為にレーザートリミングを行った
。更にこの後、低融点のホウケイ酸鉛系ガラスペースト
’tスクリーン印刷し、空気中で600℃・1時間焼成
を行い絶縁ガラスパターン層6を形成した。
最後に、銅系導体ペーストを、前記上面電極層2に重な
るようにスクリーン印刷し、窒素雰囲気中で600”(
、・1時間焼成を行い端面電極層3を形成した。
この実施例1のチップ抵抗器の抵抗性能は、抵抗値バラ
付きが±5%以内、TCR(抵抗温度係数)が±2oo
ppm/’C以内、耐湿試験(60”096%RH10
00時間)による抵抗値ドリフトが±1チ以内となシ、
現行チップ抵抗器とほとんど同じになった。さらに半田
付は性についても大幅に向上(リフロー半田付けにおい
て電極面積の95%が半田に覆われるようになった。)
した。
次に、本発明の実施例2について、第2図を用いて説明
する。
第2図において、本発明のチップ抵抗器はム120./
ホウケイ酸鉛系ガラス比が5075 Qのガラス・アル
ミナ系の低温焼成セラミック基板6を基材とし、前記低
温焼成セラミック基板6と同時に焼成することにより形
成された銀系厚膜電極を上面電極層7とし、上面電極@
7の一部に重なり、前記低温焼成セラミック基板6と同
時に焼成することにより形成されたルテニウム系厚膜抵
抗を抵抗層9とし、さらに抵抗層9の保護層としてホウ
ケイ酸鉛系ガラスを、前記低温焼成セラミック基板6と
個別に焼成したものを絶縁ガラスパターン層10とし、
前記上面電極層7に重なり、前記低温焼成セラミック基
板6と個別に焼成することにより形成された銅系厚膜電
極を端面電極層8としたものである。
まず、ムβ20.粉末とホウケイ酸鉛系ガラス粉本を1
:1の割合で混合した。次いでこの組成物にアクリル系
の有機バインダーを添却し、24時間ボールミルにより
混練することによシ、スラリー状にした。次いでこれを
ドクターブレードを用いて幅20cm、厚さo、smm
のシートに成型し、乾燥後に3.2mmX 1.6a+
mの大きさに切断した。
次いで、この上に銀糸導体ペーストをスクリーン印刷し
た後に乾燥し、さらにルテニウム系抵抗ペースtfスク
リーン印刷し乾燥した。
この後、前記印刷物を空気中で脱パイ温度460℃ピー
ク温度900℃で1時間黒バイ・1時間焼成を行い、低
温焼成セラミック基板6と上面電極層7と抵抗層9を同
時に形成した。
次いで、抵抗値修正のためにレーザートリミングを行っ
た。更にこの後、低融点のホウケイ酸鉛系ガラスペース
トtスクリーン印刷し、空気中で600℃・1時間焼成
を行い絶縁ガラスパターン層10を形成した。
最後に、銅系導体ペーストを、前記上面電極層7に重な
るようにスクリーン印刷し、窒素雰囲気中で600℃・
1時間焼成を行い端面電極層8を形成した。
この実施例2のチップ抵抗器の抵抗性能は、抵抗値バラ
付きが±5チ以内、TCR(抵抗温度係数)が±200
ppm/℃以内、耐湿試験(eo”c95%RH100
0時間)による抵抗値ドリフトが±1%以内となり、現
行チップ抵抗器とほとんど同じになった。さらに半田付
は性についても大幅に向上(リフロー半田付けにおいて
電極面積の96チが半田に覆われるようになった。)し
た。
これらの説明より明らかなように、実施例1゜2のチッ
プ抵抗器は優れた性能を有すると言える。
実施例1.2において端面電極層の焼成温度が550℃
未満になると、端面電極層が十分に基材に焼き付かなく
なり端面電極の接着強度が劣化する。また、焼成温度が
660℃を越えると、抵抗値のパラ付きが増大する。
実施例2において基材の焼成温度が800℃未満になる
と、基材が十分に焼結しないため、チップ抵抗器の抗折
強度が小さくなシ、また焼成温度が1000℃を越える
と、抵抗性能が劣化する。
なお、実施例1.2においては、銅系導体ペーストを、
上面電極層に重なるようにスクリーン印刷し、窒素雰囲
気中で600℃・1時間焼成を行い端面電極層全形成し
ているが、これは、樹脂系の銅系ペーストを用いても良
い。また、実施例1においでは、基材に96アルミナ基
板を用いたが。
これは絶縁性焼結基板なら何でも良い。また、実施例2
においては、基材にム120./ガラス比が50750
のガラスセラミックを用いたが、これはガラス・アルミ
ナ系の低温焼成セラミックなら何でも良い。また実施例
1.2においては、抵抗層の保護層として絶縁ガラスを
用いているが、これは樹脂系のコート材料を用いても良
い。また、実施例1.2において端面電極層の酸化を防
止するために端面電極層にSn −Pbメツキを施して
おいても良い。
発明の効果 以上の説明から明らかなように本発明のチップ抵抗器は
、絶縁性の焼結基板を基材とし、銀系厚膜電極を上面電
極層とし、前記上面電極層の一部に重なるルテニウム系
厚膜抵抗を抵抗層とし、前記上面電極層の一部に重なる
銅を主成分とする厚膜電極を端面電極層とするか、ガラ
ス・アルミナ系の低温焼成セラミックを基材とし、前記
基材と同時に焼成することによシ形成された銀系厚膜電
極を上面電極層とし、前記上面電極層の一部に重なりか
つ前記基材と同時に焼成することにより形成されたルテ
ニウム系厚膜抵抗を抵抗層とし、前記上面電極層の一部
に重なりかつ銅を主成分とする厚膜電極を端面電極層と
するように構成されているので、メツキ無しで、(1)
半田デイツプの時の銀系厚膜電極の半田食われが無い、
(2)半田付は性が良いというチップ抵抗器を提供する
ことができるといった優れた効果が得られる。
【図面の簡単な説明】
第1図及び第2図はそれぞれ本発明の一実施例によるチ
ップ抵抗器の構造を示す断面図、第3図は従来の小型の
チップ抵抗器の構造を示す断面図である。 1・・・・・・96アルミナ基板、2・・・・・・上面
電極層、3・・・・・・端面電極層、4・・・・・・抵
抗層、6・・・・・・絶縁ガラスパターン層、6・・・
・・・低温焼成セラミック基板、7・・・・・・上面電
極層、8・・・・・・端面電極層、9・・・・・・抵抗
層、10・・・・・・絶縁ガラスパターン層。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名1−
96アルミナ基板 2− 上面電ゑ1 3−一一兼面@臘漫 S−、絶縁ガラスパターン層 第1図

Claims (4)

    【特許請求の範囲】
  1. (1)絶縁性の焼結基板の基材に銀系厚膜電極を上面電
    極層として形成し、前記上面電極層の一部に重なるよう
    にルテニウム系厚膜抵抗の抵抗層を形成し、かつ前記上
    面電極層の一部に重なるよりに銅を生成分とする厚膜電
    極を端面電極層として形成したことを特徴とするチップ
    抵抗器。
  2. (2)ガラス・アルミナ系の低温焼成セラミックの基材
    に、前記基材と同時に焼成される銀系厚膜電極を上面電
    極層として形成し、前記上面電極層の一部に重なりかつ
    前記基材と同時に焼成されるルテニウム系厚膜抵抗を抵
    抗層として形成し、かつ前記上面電極層の一部に重なる
    ように銅を主成分とする厚膜電極を端面電極層として形
    成したことを特徴とするチップ抵抗器。
  3. (3)端面電極層の焼成温度が550℃〜650℃であ
    ることを特徴とする請求項1または2記載のチップ抵抗
    器。
  4. (4)基材の焼成温度が800℃〜1000℃であるこ
    とを特徴とする請求項2記載のチップ抵抗器。
JP63153914A 1988-06-22 1988-06-22 チップ抵抗器 Pending JPH01319901A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63153914A JPH01319901A (ja) 1988-06-22 1988-06-22 チップ抵抗器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63153914A JPH01319901A (ja) 1988-06-22 1988-06-22 チップ抵抗器

Publications (1)

Publication Number Publication Date
JPH01319901A true JPH01319901A (ja) 1989-12-26

Family

ID=15572861

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63153914A Pending JPH01319901A (ja) 1988-06-22 1988-06-22 チップ抵抗器

Country Status (1)

Country Link
JP (1) JPH01319901A (ja)

Similar Documents

Publication Publication Date Title
CN101325095B (zh) 陶瓷电子部件
KR100328255B1 (ko) 칩 부품 및 그 제조방법
JP2004104047A (ja) 抵抗組成物および抵抗器
JP2000277306A (ja) 積層チップ型バリスタ
JP2004119692A (ja) 抵抗体組成物および抵抗器
JP4397279B2 (ja) 抵抗組成物およびそれを用いた抵抗器
JPH01319901A (ja) チップ抵抗器
JP2816742B2 (ja) 回路基板
JP2004119561A (ja) 抵抗体ペーストおよび抵抗器
JP2842711B2 (ja) 回路基板
JP2839262B2 (ja) チップ抵抗器とその製造方法
JPH0963805A (ja) 角形チップ抵抗器
JP2760035B2 (ja) 厚膜回路基板
JP2600477B2 (ja) 積層セラミック電子部品
JPH02155118A (ja) 角板型チップジャンパー素子
JP2992958B2 (ja) 低温焼成多層配線基板用導体ペースト
JP2985178B2 (ja) 角板型チップジャンパー素子
JPS6187397A (ja) セラミツクス回路基板の作製方法
JPH02270301A (ja) チップ抵抗器
JPH1098244A (ja) 厚膜回路基板及びその製造方法
JPH0974003A (ja) セラミック電子部品
JP2931910B2 (ja) 回路基板
JPH0864464A (ja) チップ型セラミック電子部品の製造方法
JP2000068105A (ja) 抵抗器およびその製造方法
JPH0314001Y2 (ja)