JPH0131300B2 - - Google Patents

Info

Publication number
JPH0131300B2
JPH0131300B2 JP59266573A JP26657384A JPH0131300B2 JP H0131300 B2 JPH0131300 B2 JP H0131300B2 JP 59266573 A JP59266573 A JP 59266573A JP 26657384 A JP26657384 A JP 26657384A JP H0131300 B2 JPH0131300 B2 JP H0131300B2
Authority
JP
Japan
Prior art keywords
chip
pin
pins
chips
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP59266573A
Other languages
English (en)
Other versions
JPS60208850A (ja
Inventor
Furiidoritsuhi Myuuraa Uorufuganku
Uooresu Supensaa Sekando Guin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS60208850A publication Critical patent/JPS60208850A/ja
Publication of JPH0131300B2 publication Critical patent/JPH0131300B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

【発明の詳細な説明】
［産業上の利用分野］ 本発明は半導体メモリに関し、さらに詳しく言
えば、工業規格品のアレイチツプを用いて構成さ
れるアレイモジユールに関する。 ［従来技術］ 集積化された半導体メモリチツプは、家庭用の
パーソナルコンピユータから大規模なメインフレ
ームシステムに至るデータ処理システムにおいて
広範囲にわたつて使用されている。集積化された
半導体メモリチツプ（以下メモリチツプまたは単
にチツプともいう）はパツケージ化された半導体
メモリアレイを含み、複数の入出力ピンを具備し
ている。現在世界中の多くの供給業者により読
取／書込メモリチツプが利用可能となつている。
同じ記憶容量を有するメモリチツプのパツケージ
の寸法及びピンの割当ては規格化されているの
で、同じ記憶容量を有するメモリチツプは供給業
者に関係なく交換可能である。 よく使用されるメモリチツプは64KのDRAM
（ダイナミツクランダムアクセスメモリ）である。
64KのDRAMはおよそ65000ビツトのデータを記
憶し、これはデユアルインライン（dual−in−
line）式のプラスチツクパツケージ、セラミツク
パツケージ等で使用できる。64KのDRAMのピ
ンの割当ての工業規格を下記の第１表に示す。工
業規格の64KDRAMのピン数は16で、チツプの
左上隅から反時計回りの方向で番号が付いてい
る。
【表】 所与のプリント回路基板上でメモリチツプの実
装密度を倍にするためメモリチツプは重ねて使用
されることがある。２つのメモリチツプの対応す
るアドレスピン、電源ピン、及びデータピンは並
列的であるから、それらは物理的に重ね合わすこ
とができる。下段のチツプはプリント回路基板ま
たは他の第２レベルのパツケージに取り付けられ
る。上段または下段のチツプの一方を選択するた
め各チツプに対して別々のチツプ選択ピンの場所
を設けなればならない。こうした多段式メモリモ
ジユールが使用されると、１プリント回路基板面
積当りの記憶容量は倍になる。この利益をもたら
すため、これまで多段式メモリモジユールには下
記の２つのアプローチが採られてきた。 (イ) プリント回路基板上の着地点（フツトプリン
ト）の数を増やす： チツプ選択経路はプリント回路基板上で重ね
合わされたチツプ１段ごとに必要なので上段の
チツプ選択ピン及び下段のチツプ選択ピンはプ
リント回路基板上の２つの異なる場所に導引か
れる。例えば、18ピンのソケツトが上段のチツ
プのチツプ選択ピン及び下段のチツプのチツプ
選択ピンのために２つの異なるワイヤリング経
路を提供し、その18ピンのソケツトに16ピンの
64KDRAM（工業規格品）が取り付けられる。
こうしたアプローチは16ピンのチツプを２段に
するために18ピンのフツトプリント
（footprint）が必要であるから、明らかにその
分だけプリント回路基板の空間が浪費される。
その上、16ピンから18ピンへのワイヤリング経
路を供給するため、多段式のDRAMを取り付
けるには普通はコネクタが必要である。コネク
タはプリント回路基板の空間を浪費するだけで
なく、コストもかかり多段式モジユールの信頼
性をも悪くするので、チツプを多段にしたこと
から得られた利益を相殺してしまう。 (ロ) カスタマイズされたピンの割当てを使用す
る： ピンの割当ては規格のものから多段式のもの
に変更できる。たとえば、工業規格品の
64KDRAMのピン割当ての場合、ピン１は接
続されていないピン（不使用ピン）でありピン
４は行アドレス選択／チツプ選択ピンである。
一方、ピン１が行アドレス選択／チツプ選択ピ
ンでありピン４が不使用ピンであるようなカス
タム64KDRAMを入手することもできる。そ
うしてこれらの規格品とカスタム品を重ね合わ
すことができる。このアプローチならプリント
回路基板は１６ピンのフツトプリントにするこ
とが可能であるが、カスタム仕様のチツプはす
ぐ入手できるというものではないので規格品に
比べてずつと高価である。したがつてこの場合
もチツプを多段にしたことから得られる利益を
相殺してしまう。 すなわち、(イ)及び(ロ)のアプローチは、メモリチ
ツプの実装密度を倍にする多段メモリモジユール
を構成するために、プリント回路基板のフツトプ
リントの数が増えるとか、ソケツト等のコネクタ
を使用しなければならないとか、カスタマイズさ
れたピン割当てを必要とするといつた犠牲を必ず
伴う。 ［発明が解決しようとする問題点］ 以上説明したように従来の多段式モジユールは
(イ)及び(ロ)に示す如く、メモリチツプを多段にした
ことから得られる利点を十分に活かしきつていな
い。 したがつて本発明の目的はメモリチツプ一般的
にはアレイチツプを経済的かつ容易に多段構成で
きるようにすることである。 ［問題点を解決するための手段］ 前記目的を達成するため、本発明のアレイモジ
ユールは、各々がチツプ選択ピン及び不使用ピン
を含む複数のピンを有し、前記チツプ選択ピン以
外の対応するピンどうしが電気的に接触しかつ第
１のアレイチツプの前記チツプ選択ピンが第２の
アレイチツプの対応するピンに電気的に接触しな
いように構成された前記第１及び第２のアレイチ
ツプと、前記第１のアレイチツプの前記チツプ選
択ピンと前記不使用ピンとを電気的に接続せしめ
るジヤンパー手段と、を具備することを特徴とす
る。 ［実施例］ 実施例によれば、不使用ピン及びチツプ選択ピ
ンを含む工業用規格のチツプを２段に重ねてメモ
リモジユールの実装密度を倍にすることができ
る。そのため、まず、上段のチツプの不使用ピン
とチツプ選択ピンを電気的にジヤンパーさせる。
２つのチツプが重ね合わされたときに上段のチツ
プのチツプ選択ピンが下段のチツプのチツプ選択
ピンに接触しないよう、上段のチツプのチツプ選
択ピンは折り曲げられるかまたはその端が除去さ
れる。 チツプ選択ピンを除き、上段チツプの各ピンと
下段チツプの対応する各ピンとが接触するように
して２つのチツプが重ね合わされる。下段チツプ
はプリント回路基板上に取り付けてもよし、他の
第２レベルのパツケージ上に取り付けてもよい。
以上のようにして多段式メモリモジユールでは、
工業規格品の不使用ピン位置が上段のチツプ選択
ピン位置になる。下段のチツプ選択ピン位置は工
業規格品のチツプ選択ピン位置である。 64KDRAMの場合でいうと、上段チツプのピ
ン１（不使用ピン）及びピン４（行アドレス選択
ピン）がジヤンパーされ、ピン４は折り曲げられ
るかまたはその端が切り取られる。ピン４以外の
対応するピンが全て接触するようにしてチツプが
重ね合わせられる。チツプが重ね合わせられる
と、ピン１は上段チツプ選択ピンになりピン４は
下段チツプ選択ピンになる。 以下、図面を参照して実施例を説明する。 第２図は本発明に従つて構成されるメモリモジ
ユールの上段チツプを示す図である。上段チツプ
２０はピン１ないしピン１６を含む。第２図はチ
ツプの例として64KのDRAMを示してある。ピ
ン番号は切れ目２１を基準に前記第１表のように
付けられている。工業規格のピン割当ての場合、
ピン１は不使用ピン、ピン４はチツプを選択する
行アドレス選択ピンである。本発明に従つてピン
１とピン４は電気的にジヤンパーされる。第２図
に示すようにジヤンパーはＵ字形の金属帯板２２
（以下単にＵ字板ともいう）である。Ｕ字板２２
はその両端にそれぞれ開孔を有する。Ｕ字板２２
はこれらの各々の開孔にピン１及びピン４がそれ
ぞれ嵌挿されるように形成されている。Ｕ字板２
２がピン１及びピン４に嵌挿された後、チツプが
重ね合わされたときに上段チツプのピン４が下段
チツプのピン４に接触しないようにするため、及
びＵ字板２２を保持するため、第２図に示すよう
に、ピン４はチツプ本体側に折り曲げられる。ブ
リキ板のピン及びはんだとの整合性を提供するよ
うＵ字板２２は好適にはブリキ板金で構成され
る。 金属帯板２２の形はＵ字以外に、Ｃ（半円）、Ｖ
等他の形でもよい。金属帯板２２は開孔を含んで
いなくともよく、金属帯板２２の両端をピン１及
びピン４に当接させピン４を折り曲げることによ
つて金属帯板２２を保持することもできる。ま
た、はんだ付けの前に接着剤で金属帯板２２をチ
ツプに保持してもよい。 ピン４を折り曲げる代わりにその端部を切り取
ることによつて、対応するピン４どうしの接触を
避けることもできる。この場合は接着剤で金属帯
板２２を保持できる。導線をピン２に巻き付け、
チツプ２０の上側または下側を通してピン４に巻
き付けることによつて所望のジヤンパーを提供す
るやり方もある。 第１図は２つのチツプが重ね合わせられて構成
されたメモリモジユール３０を示す図である。メ
モリモジユール３０は128Kビツトの記憶容量を
有する。行アドレス選択ピン４以外の対応する全
てのピンどうしが接触するように２つのチツプが
重ね合わされている。メモリモジユール３０は通
常の方法でデイツプ式またはフロー式によりはん
だ付を行うことができる。前述のように、金属帯
板２２に開孔を設けないでピン１及びピン４に当
接させる場合は、初めの高温のはんだ付け工程で
金属帯板２２をピン１及びピン４にはんだ付けし
てもよい。そうして次に上段チツプ２０と下段チ
ツプ２５を重ね合わせて低温のはんだ付け工程で
これらのチツプをはんだ付けすれば、金属帯板２
２は影響を受けない。 チツプ２０とチツプ２５との取付けは、はんだ
付けでなく、電気的なコネクタで行つてもよい。
上段チツプのピン１及びピン４を電気的に接続す
るため、ジヤンパーをコネクタの中に組み込んで
おくこともできる。これによれば実装密度及び信
頼性が多少落ちるかもしれないが、チツプは簡単
に動かすことができるようになる。 第３図は本発明に従つて構成されたメモリモジ
ユール３０のピンの割当てを示す図である。ピン
１が上段チツプ行アドレス選択（チツプ選択）ピ
ンになりピン１４が下段チツプ行アドレス選択
（チツプ選択）ピンになる以外は、メモリモジユ
ール３０のピン割当ては工業規格品の
64KDRAMのピン割当てと同じである。メモリ
モジユール３０には不使用のピン位置はない。
別々の信号線を上段チツプアドレス選択ピン位置
１及び下段チツプアドレス選択ピン位置４に経路
指定しながら、通常の方法でメモリモジユール３
０はプリント回路基板または他の第２レベルパツ
ケージに取り付けることができる。 以上からわかるように、本発明は工業規格のピ
ン割当てで不使用ピンを含むチツプであればどん
なチツプにも適用できる。たとえば、不使用ピン
を含む１８ピンの１メガビツトDRAM、読取
り／書込メモリチツプ、または読取り専用メモリ
チツプにも本発明が適用できる。こうして多段式
のスタテイツクRAM、ROM、PROM及び
EPROMを構成することができる。工業規格のピ
ン割当てでチツプ選択ピン及び不使用ピンを含む
限りは、プログラマブルロジツクアレイのような
他のアレイチツプでも本発明に従つて重ね合わす
ことができる。 さらに、チツプ選択ピン及び不使用ピンを含む
重ね合わせるチツプの互いのピン位置が同じであ
る限りは、それらのチツプは同種のものでなくて
もよい。したがつて、例えば、１つのROMと１
つのPROMとを重ね合わすことが可能である。
さらに、これらの条件を満たすならば重ね合わせ
るチツプのピン数が違つていても本発明は適用で
きる。 以上の説明において、原則的には、“チツプ”
という単語は複数の入出力ピンを具備しプラスチ
ツク、セラミツク、または他の材料で封止された
１つのアレイを含む１以上の半導体物質のことを
言い、“モジユール”という単語はそれらのチツ
プが多段に構成されたもののことを言うことが理
解されるであろう。 ［発明の効果］ これまでに説明した如く本発明によれば、例え
ば16ピンの64KDRAMの例でいうと、同じ16ピ
ンのフツトプリントの回路基板上にそれらを多段
構成でき、しかもコネクタは不要である。さら
に、多段構成にするための各工程は通常の工程で
あり余分な工程はほとんどないので、低価格で信
頼性の高い多段メモリモジユールを構成すること
ができる。
【図面の簡単な説明】
第１図は本発明に従つて多段構成されたメモリ
モジユールの実施例を示す図、第２図は第１図の
メモリモジユールを構成する上段のメモリチツプ
を示す図、第３図は第１図のメモリモジユールの
ピン割当てを示す図である。

Claims (1)

  1. 【特許請求の範囲】 １ 各々がチツプ選択ピン及び不使用ピンを含む
    複数のピンを有し、前記チツプ選択ピン以外の対
    応するピンどうしが電気的に接触しかつ第１のア
    レイチツプの前記チツプ選択ピンが第２のアレイ
    チツプの対応するピンに電気的に接触しないよう
    に構成された前記第１及び第２のアレイチツプ
    と、 前記第１のアレイチツプの前記チツプ選択ピン
    と前記不使用ピンとを電気的に接続せしめるジヤ
    ンパー手段と、 を具備することを特徴とするアレイモジユール。
JP59266573A 1984-03-28 1984-12-19 アレイモジユ−ル Granted JPS60208850A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US59418484A 1984-03-28 1984-03-28
US594184 1984-03-28

Publications (2)

Publication Number Publication Date
JPS60208850A JPS60208850A (ja) 1985-10-21
JPH0131300B2 true JPH0131300B2 (ja) 1989-06-26

Family

ID=24377874

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59266573A Granted JPS60208850A (ja) 1984-03-28 1984-12-19 アレイモジユ−ル

Country Status (11)

Country Link
US (1) US4884237A (ja)
EP (1) EP0157147B1 (ja)
JP (1) JPS60208850A (ja)
KR (1) KR890004820B1 (ja)
AT (1) ATE39032T1 (ja)
BR (1) BR8501293A (ja)
CA (1) CA1229411A (ja)
DE (1) DE3566589D1 (ja)
HK (1) HK99289A (ja)
IN (1) IN165548B (ja)
SG (1) SG62489G (ja)

Families Citing this family (126)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62104149A (ja) * 1985-10-30 1987-05-14 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション 集積回路チツプ・モジユ−ル
AU628547B2 (en) * 1989-05-19 1992-09-17 Compaq Computer Corporation Modular computer memory circuit board
DE68905475T2 (de) * 1989-07-18 1993-09-16 Ibm Halbleiter-speichermodul hoeher dichte.
GB8927164D0 (en) * 1989-12-01 1990-01-31 Inmos Ltd Semiconductor chip packages
US5475920A (en) * 1990-08-01 1995-12-19 Burns; Carmen D. Method of assembling ultra high density integrated circuit packages
US5446620A (en) 1990-08-01 1995-08-29 Staktek Corporation Ultra high density integrated circuit packages
US5377077A (en) * 1990-08-01 1994-12-27 Staktek Corporation Ultra high density integrated circuit packages method and apparatus
US5499160A (en) * 1990-08-01 1996-03-12 Staktek Corporation High density integrated circuit module with snap-on rail assemblies
WO1992003035A1 (en) * 1990-08-01 1992-02-20 Staktek Corporation Ultra high density integrated circuit packages, method and apparatus
US5367766A (en) * 1990-08-01 1994-11-29 Staktek Corporation Ultra high density integrated circuit packages method
JPH06318664A (ja) * 1990-08-15 1994-11-15 Internatl Business Mach Corp <Ibm> 面実装縁部接続パッケージ
US5148265A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US7198969B1 (en) 1990-09-24 2007-04-03 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
WO1992008231A1 (en) * 1990-11-02 1992-05-14 Transcomputer, Inc. Rom patch device
FR2670322B1 (fr) * 1990-12-05 1997-07-04 Matra Espace Modules de memoire a l'etat solide et dispositifs de memoire comportant de tels modules
JPH0581850A (ja) * 1991-07-19 1993-04-02 Mitsubishi Electric Corp メモリｉｃ及びメモリ装置
US5448450A (en) * 1991-08-15 1995-09-05 Staktek Corporation Lead-on-chip integrated circuit apparatus
US5383269A (en) * 1991-09-03 1995-01-24 Microelectronics And Computer Technology Corporation Method of making three dimensional integrated circuit interconnect module
US5260892A (en) * 1991-11-21 1993-11-09 Sun Microsystems, Inc. High speed electrical signal interconnect structure
US5270964A (en) * 1992-05-19 1993-12-14 Sun Microsystems, Inc. Single in-line memory module
US5371866A (en) * 1992-06-01 1994-12-06 Staktek Corporation Simulcast standard multichip memory addressing system
US5702985A (en) * 1992-06-26 1997-12-30 Staktek Corporation Hermetically sealed ceramic integrated circuit heat dissipating package fabrication method
US5484959A (en) * 1992-12-11 1996-01-16 Staktek Corporation High density lead-on-package fabrication method and apparatus
US6205654B1 (en) 1992-12-11 2001-03-27 Staktek Group L.P. Method of manufacturing a surface mount package
US5331591A (en) * 1993-02-01 1994-07-19 At&T Bell Laboratories Electronic module including a programmable memory
US5541812A (en) * 1995-05-22 1996-07-30 Burns; Carmen D. Bus communication system for stacked high density integrated circuit packages having an intermediate lead frame
US5369056A (en) 1993-03-29 1994-11-29 Staktek Corporation Warp-resistent ultra-thin integrated circuit package fabrication method
US5801437A (en) * 1993-03-29 1998-09-01 Staktek Corporation Three-dimensional warp-resistant integrated circuit module method and apparatus
US5644161A (en) * 1993-03-29 1997-07-01 Staktek Corporation Ultra-high density warp-resistant memory module
US5455740A (en) * 1994-03-07 1995-10-03 Staktek Corporation Bus communication system for stacked high density integrated circuit packages
US5434745A (en) * 1994-07-26 1995-07-18 White Microelectronics Div. Of Bowmar Instrument Corp. Stacked silicon die carrier assembly
US5670824A (en) * 1994-12-22 1997-09-23 Pacsetter, Inc. Vertically integrated component assembly incorporating active and passive components
US5588205A (en) * 1995-01-24 1996-12-31 Staktek Corporation Method of manufacturing a high density integrated circuit module having complex electrical interconnect rails
US5592364A (en) * 1995-01-24 1997-01-07 Staktek Corporation High density integrated circuit module with complex electrical interconnect rails
US5514907A (en) * 1995-03-21 1996-05-07 Simple Technology Incorporated Apparatus for stacking semiconductor chips
US6025642A (en) * 1995-08-17 2000-02-15 Staktek Corporation Ultra high density integrated circuit packages
JPH09282900A (ja) * 1996-04-11 1997-10-31 Oki Electric Ind Co Ltd メモリモジュール
US5945732A (en) 1997-03-12 1999-08-31 Staktek Corporation Apparatus and method of manufacturing a warp resistant thermally conductive integrated circuit package
US5870350A (en) * 1997-05-21 1999-02-09 International Business Machines Corporation High performance, high bandwidth memory bus architecture utilizing SDRAMs
US5963464A (en) * 1998-02-26 1999-10-05 International Business Machines Corporation Stackable memory card
AU2450299A (en) * 1998-03-23 1999-10-18 Staktek Corporation Rambus stakpak
US6404662B1 (en) * 1998-03-23 2002-06-11 Staktek Group, L.P. Rambus stakpak
US6049467A (en) * 1998-08-31 2000-04-11 Unisys Corporation Stackable high density RAM modules
US6280245B1 (en) * 1999-09-17 2001-08-28 Tvm Group, Inc. Dual contact power connector
US6572387B2 (en) 1999-09-24 2003-06-03 Staktek Group, L.P. Flexible circuit connector for stacked chip module
US6683372B1 (en) * 1999-11-18 2004-01-27 Sun Microsystems, Inc. Memory expansion module with stacked memory packages and a serial storage unit
US6557053B1 (en) * 2000-01-04 2003-04-29 International Business Machines Corporation Queue manager for a buffer
KR100699810B1 (ko) * 2000-08-05 2007-03-27 삼성전자주식회사 버스 효율을 향상시키는 반도체 메모리장치 및 메모리시스템
US6608763B1 (en) 2000-09-15 2003-08-19 Staktek Group L.P. Stacking system and method
KR100507878B1 (ko) * 2000-12-28 2005-08-17 매그나칩 반도체 유한회사 다중 정렬핀을 갖는 패키지
US6462408B1 (en) 2001-03-27 2002-10-08 Staktek Group, L.P. Contact member stacking system and method
DE10149590B4 (de) * 2001-10-08 2004-11-18 Infineon Technologies Ag Halbleiterbaustein mit konfigurierbarer Datenbreite eines Ausgangsbusses und Gehäuseanordnung mit einem Halbleiterbaustein
US6576992B1 (en) 2001-10-26 2003-06-10 Staktek Group L.P. Chip scale stacking system and method
US6956284B2 (en) 2001-10-26 2005-10-18 Staktek Group L.P. Integrated circuit stacking system and method
US6914324B2 (en) 2001-10-26 2005-07-05 Staktek Group L.P. Memory expansion and chip scale stacking system and method
US7202555B2 (en) 2001-10-26 2007-04-10 Staktek Group L.P. Pitch change and chip scale stacking system and method
US7371609B2 (en) 2001-10-26 2008-05-13 Staktek Group L.P. Stacked module systems and methods
US20060255446A1 (en) 2001-10-26 2006-11-16 Staktek Group, L.P. Stacked modules and method
US7026708B2 (en) 2001-10-26 2006-04-11 Staktek Group L.P. Low profile chip scale stacking system and method
US7485951B2 (en) 2001-10-26 2009-02-03 Entorian Technologies, Lp Modularized die stacking system and method
US7656678B2 (en) 2001-10-26 2010-02-02 Entorian Technologies, Lp Stacked module systems
US20030234443A1 (en) 2001-10-26 2003-12-25 Staktek Group, L.P. Low profile stacking system and method
US7053478B2 (en) 2001-10-26 2006-05-30 Staktek Group L.P. Pitch change and chip scale stacking system
US6940729B2 (en) 2001-10-26 2005-09-06 Staktek Group L.P. Integrated circuit stacking system and method
US7310458B2 (en) 2001-10-26 2007-12-18 Staktek Group L.P. Stacked module systems and methods
US7081373B2 (en) 2001-12-14 2006-07-25 Staktek Group, L.P. CSP chip stack with flex circuit
US6542393B1 (en) 2002-04-24 2003-04-01 Ma Laboratories, Inc. Dual-bank memory module with stacked DRAM chips having a concave-shaped re-route PCB in-between
KR100468761B1 (ko) * 2002-08-23 2005-01-29 삼성전자주식회사 분할된 시스템 데이터 버스에 연결되는 메모리 모듈을구비하는 반도체 메모리 시스템
US6841029B2 (en) * 2003-03-27 2005-01-11 Advanced Cardiovascular Systems, Inc. Surface modification of expanded ultra high molecular weight polyethylene (eUHMWPE) for improved bondability
US7542304B2 (en) 2003-09-15 2009-06-02 Entorian Technologies, Lp Memory expansion and integrated circuit stacking system and method
US6933209B2 (en) * 2003-12-24 2005-08-23 Super Talent Electronics Inc. Stacking memory chips using flat lead-frame with breakaway insertion pins and pin-to-pin bridges
US7046538B2 (en) * 2004-09-01 2006-05-16 Micron Technology, Inc. Memory stacking system and method
TWI262594B (en) * 2004-12-09 2006-09-21 C One Technology Corp Multi-mode flash memory integrated circuit
US7417883B2 (en) * 2004-12-30 2008-08-26 Intel Corporation I/O data interconnect reuse as repeater
US7309914B2 (en) 2005-01-20 2007-12-18 Staktek Group L.P. Inverted CSP stacking system and method
US7033861B1 (en) * 2005-05-18 2006-04-25 Staktek Group L.P. Stacked module systems and method
US7414312B2 (en) * 2005-05-24 2008-08-19 Kingston Technology Corp. Memory-module board layout for use with memory chips of different data widths
KR101318116B1 (ko) 2005-06-24 2013-11-14 구글 인코포레이티드 집적 메모리 코어 및 메모리 인터페이스 회로
US8796830B1 (en) 2006-09-01 2014-08-05 Google Inc. Stackable low-profile lead frame package
US8386722B1 (en) 2008-06-23 2013-02-26 Google Inc. Stacked DIMM memory interface
US7609567B2 (en) 2005-06-24 2009-10-27 Metaram, Inc. System and method for simulating an aspect of a memory circuit
US8060774B2 (en) 2005-06-24 2011-11-15 Google Inc. Memory systems and memory modules
US8089795B2 (en) 2006-02-09 2012-01-03 Google Inc. Memory module with memory stack and interface with enhanced capabilities
US7472220B2 (en) 2006-07-31 2008-12-30 Metaram, Inc. Interface circuit system and method for performing power management operations utilizing power management signals
US8359187B2 (en) 2005-06-24 2013-01-22 Google Inc. Simulating a different number of memory circuit devices
US7386656B2 (en) 2006-07-31 2008-06-10 Metaram, Inc. Interface circuit system and method for performing power management operations in conjunction with only a portion of a memory circuit
US8438328B2 (en) 2008-02-21 2013-05-07 Google Inc. Emulation of abstracted DIMMs using abstracted DRAMs
US20080082763A1 (en) 2006-10-02 2008-04-03 Metaram, Inc. Apparatus and method for power management of memory circuits by a system or component thereof
US8090897B2 (en) 2006-07-31 2012-01-03 Google Inc. System and method for simulating an aspect of a memory circuit
US8055833B2 (en) 2006-10-05 2011-11-08 Google Inc. System and method for increasing capacity, performance, and flexibility of flash storage
US9542352B2 (en) 2006-02-09 2017-01-10 Google Inc. System and method for reducing command scheduling constraints of memory circuits
US8335894B1 (en) 2008-07-25 2012-12-18 Google Inc. Configurable memory system with interface circuit
US8244971B2 (en) 2006-07-31 2012-08-14 Google Inc. Memory circuit system and method
US8041881B2 (en) 2006-07-31 2011-10-18 Google Inc. Memory device with emulated characteristics
US9507739B2 (en) 2005-06-24 2016-11-29 Google Inc. Configurable memory circuit system and method
US7590796B2 (en) 2006-07-31 2009-09-15 Metaram, Inc. System and method for power management in memory systems
US7580312B2 (en) 2006-07-31 2009-08-25 Metaram, Inc. Power saving system and method for use with a plurality of memory circuits
US8327104B2 (en) 2006-07-31 2012-12-04 Google Inc. Adjusting the timing of signals associated with a memory system
US8130560B1 (en) 2006-11-13 2012-03-06 Google Inc. Multi-rank partial width memory modules
US20080028136A1 (en) 2006-07-31 2008-01-31 Schakel Keith R Method and apparatus for refresh management of memory modules
US8397013B1 (en) 2006-10-05 2013-03-12 Google Inc. Hybrid memory module
US8077535B2 (en) 2006-07-31 2011-12-13 Google Inc. Memory refresh apparatus and method
US10013371B2 (en) 2005-06-24 2018-07-03 Google Llc Configurable memory circuit system and method
US8081474B1 (en) 2007-12-18 2011-12-20 Google Inc. Embossed heat spreader
US7392338B2 (en) 2006-07-31 2008-06-24 Metaram, Inc. Interface circuit system and method for autonomously performing power management operations in conjunction with a plurality of memory circuits
US9171585B2 (en) 2005-06-24 2015-10-27 Google Inc. Configurable memory circuit system and method
US8111566B1 (en) 2007-11-16 2012-02-07 Google, Inc. Optimal channel design for memory devices for providing a high-speed memory interface
JP4508016B2 (ja) * 2005-07-07 2010-07-21 パナソニック株式会社 部品実装方法
JP4386007B2 (ja) * 2005-07-07 2009-12-16 パナソニック株式会社 部品実装装置および部品実装方法
WO2007028109A2 (en) 2005-09-02 2007-03-08 Metaram, Inc. Methods and apparatus of stacking drams
US7576995B2 (en) 2005-11-04 2009-08-18 Entorian Technologies, Lp Flex circuit apparatus and method for adding capacitance while conserving circuit board surface area
US7605454B2 (en) 2006-01-11 2009-10-20 Entorian Technologies, Lp Memory card and method for devising
US7608920B2 (en) 2006-01-11 2009-10-27 Entorian Technologies, Lp Memory card and method for devising
US7508058B2 (en) 2006-01-11 2009-03-24 Entorian Technologies, Lp Stacked integrated circuit module
US7304382B2 (en) 2006-01-11 2007-12-04 Staktek Group L.P. Managed memory component
US7508069B2 (en) 2006-01-11 2009-03-24 Entorian Technologies, Lp Managed memory component
US9632929B2 (en) 2006-02-09 2017-04-25 Google Inc. Translating an address associated with a command communicated between a system and memory circuits
US7724589B2 (en) 2006-07-31 2010-05-25 Google Inc. System and method for delaying a signal communicated from a system to at least one of a plurality of memory circuits
US7468553B2 (en) 2006-10-20 2008-12-23 Entorian Technologies, Lp Stackable micropackages and stacked modules
US7417310B2 (en) 2006-11-02 2008-08-26 Entorian Technologies, Lp Circuit module having force resistant construction
US20080246134A1 (en) * 2007-04-03 2008-10-09 Staktek Group L.P. Package-Borne Selective Enablement Stacking
US8209479B2 (en) 2007-07-18 2012-06-26 Google Inc. Memory circuit system and method
US8706932B1 (en) * 2007-08-30 2014-04-22 Virident Systems, Inc. Replaceable non-volatile memory apparatus with a plurality of pluggable electrical connectors
US8080874B1 (en) 2007-09-14 2011-12-20 Google Inc. Providing additional space between an integrated circuit and a circuit board for positioning a component therebetween
EP2441007A1 (en) 2009-06-09 2012-04-18 Google, Inc. Programming of dimm termination resistance values
CN110223842B (zh) * 2019-07-10 2023-12-12 昆山万盛电子有限公司 一种适用于异型插件机的直脚型电容器及制造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3746934A (en) * 1971-05-06 1973-07-17 Siemens Ag Stack arrangement of semiconductor chips
US4045105A (en) * 1974-09-23 1977-08-30 Advanced Memory Systems, Inc. Interconnected leadless package receptacle
US4018494A (en) * 1975-06-10 1977-04-19 Amp Incorporated Interconnection for electrically connecting two vertically stacked electronic packages
US4030793A (en) * 1975-06-30 1977-06-21 Augat, Inc. Electronic programing jumper pins and dual-in-line assembly thereof
US4192565A (en) * 1976-10-28 1980-03-11 Richard Gianni Multi-level socket for an integrated circuit
US4080026A (en) * 1976-10-28 1978-03-21 Richard Gianni Multi-level socket for an integrated circuit
US4090667A (en) * 1977-05-13 1978-05-23 Aries Electronics, Inc. Universally programmable shorting plug for an integrated circuit socket
US4116519A (en) * 1977-08-02 1978-09-26 Amp Incorporated Electrical connections for chip carriers
US4116518A (en) * 1977-08-31 1978-09-26 Ncr Corporation Clip for paralleling packaged integrated circuit chips
US4312555A (en) * 1979-10-17 1982-01-26 Thomas & Betts Corporation Receptacle for stacking electronic packages
US4364620A (en) * 1980-09-05 1982-12-21 Mostek Corporation Socket for housing a plurality of integrated circuits
US4398235A (en) * 1980-09-11 1983-08-09 General Motors Corporation Vertical integrated circuit package integration
US4406508A (en) * 1981-07-02 1983-09-27 Thomas & Betts Corporation Dual-in-line package assembly

Also Published As

Publication number Publication date
KR890004820B1 (ko) 1989-11-27
IN165548B (ja) 1989-11-11
US4884237A (en) 1989-11-28
BR8501293A (pt) 1985-11-19
EP0157147B1 (en) 1988-11-30
ATE39032T1 (de) 1988-12-15
JPS60208850A (ja) 1985-10-21
EP0157147A2 (en) 1985-10-09
KR850006980A (ko) 1985-10-25
SG62489G (en) 1990-01-26
HK99289A (en) 1989-12-22
CA1229411A (en) 1987-11-17
DE3566589D1 (en) 1989-01-05
EP0157147A3 (en) 1987-09-09

Similar Documents

Publication Publication Date Title
JPH0131300B2 (ja)
US7259450B2 (en) Double-packaged multi-chip semiconductor module
USRE36916E (en) Apparatus for stacking semiconductor chips
KR100276618B1 (ko) 메모리 모듈
US6215687B1 (en) Semiconductor device and process for manufacturing the same
EP0430458B1 (en) Semiconductor chip packages and modules formed of stacks of such packages
US6542393B1 (en) Dual-bank memory module with stacked DRAM chips having a concave-shaped re-route PCB in-between
US5508563A (en) Semiconductor assembly having laminated semiconductor devices
EP0713609B1 (en) Stack of ic chips as substitute for single ic chip
JP2008515203A (ja) 積層されたダイモジュール
JPH01107548A (ja) 半導体装置
KR940026973A (ko) 메모리 모듈
JPS5910066B2 (ja) 集積回路装置
US5338981A (en) Semiconductor device having a decoding circuit for selection chips
KR100276213B1 (ko) 반도체칩의 적층패키지
KR20010029513A (ko) 집적 회로를 수용하는 하우징을 갖는 집적 회로
EP0220460B1 (en) Stacked module using standard integrated circuit chips
CN212783438U (zh) 芯片封装结构
JPH0529534A (ja) メモリモジユール
KR100509975B1 (ko) 모듈용 인쇄회로기판
JPH01289278A (ja) 半導体集積回路
US6225691B1 (en) Integrated circuit packaging structure
CN1007096B (zh) 使用工业标准存储芯片的重叠式双密度存储组件
KR20010028576A (ko) 데이터라인의 전환을 이용한 메모리ｉｃ의 적층패키지
KR20000021618A (ko) 스택 메모리