JPS5910066B2 - 集積回路装置 - Google Patents
集積回路装置Info
- Publication number
- JPS5910066B2 JPS5910066B2 JP50086529A JP8652975A JPS5910066B2 JP S5910066 B2 JPS5910066 B2 JP S5910066B2 JP 50086529 A JP50086529 A JP 50086529A JP 8652975 A JP8652975 A JP 8652975A JP S5910066 B2 JPS5910066 B2 JP S5910066B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- terminals
- memory
- package
- expansion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【発明の詳細な説明】
本発明は集積回路パッケージの組合せに関し、チップセ
レクト端子を簡易に共通接続することにより、特に集積
回路システムの増大を容易とするものである。
レクト端子を簡易に共通接続することにより、特に集積
回路システムの増大を容易とするものである。
メモリＩＣを複数個バスラインを介して接続して用（・
るシステムにお（・、て、メモリＩＣを増設する場合、
従来は次の（・ずれかの方法がとられて（・た。
るシステムにお（・、て、メモリＩＣを増設する場合、
従来は次の（・ずれかの方法がとられて（・た。
（１）あらかじめ予想される増設に対し、プリント板内
に設けられたメモリＩＣ取付用の予備の配線済領域な（
・し予備のＩＣソケットに増設置Ｃを挿入し、半田付等
により電気的に接続する。
に設けられたメモリＩＣ取付用の予備の配線済領域な（
・し予備のＩＣソケットに増設置Ｃを挿入し、半田付等
により電気的に接続する。
（２）あらかじめ予想される増設のため、プリント板を
挿入するソケットを設置、配線しておき、増設の際には
メモリＩＣを取付けたプリント板を挿入して使用する。
これらの方法は、（・ずれも増設の見通しを充分検討し
最大の増設の可能性に対して対応出来る様にプリント板
の配線済増設予定領域な（・し、配線済のプリント板用
ソケットおよびプリント板スペースを用意しなければな
らな（・ｏしかし、一方システムのユーザーから見れば
、増設予定の最大限まで増設して使用することはむしろ
稀であり、大抵の場合、前記増設予定のための・・ −
ドウエーアは無駄となり、ベーシツクシステムのコスト
アップをもたらすと（・う悪（・面のみれ−残ることが
多かつた。
挿入するソケットを設置、配線しておき、増設の際には
メモリＩＣを取付けたプリント板を挿入して使用する。
これらの方法は、（・ずれも増設の見通しを充分検討し
最大の増設の可能性に対して対応出来る様にプリント板
の配線済増設予定領域な（・し、配線済のプリント板用
ソケットおよびプリント板スペースを用意しなければな
らな（・ｏしかし、一方システムのユーザーから見れば
、増設予定の最大限まで増設して使用することはむしろ
稀であり、大抵の場合、前記増設予定のための・・ −
ドウエーアは無駄となり、ベーシツクシステムのコスト
アップをもたらすと（・う悪（・面のみれ−残ることが
多かつた。
本発明は、増設を行なわな（・場合には、増設予備のた
めのコストアップがきわめて小さく、増設の場合もきわ
めて簡単であり、とくにメモリの場合にはメモリ容量の
増加がもたらす体積増のきわめて少な（・メモリシステ
ムを提供するものである。
めのコストアップがきわめて小さく、増設の場合もきわ
めて簡単であり、とくにメモリの場合にはメモリ容量の
増加がもたらす体積増のきわめて少な（・メモリシステ
ムを提供するものである。
本発明はＲＡＭ等の半導体メモリを用（・たメモリシス
テムにお（・て、入出力がバス形式で構成されて（・る
工Ｃを用（・る場合に特に有用である。以下、本発明を
実施例を用（・て説明する。たとえば、入出力がバス形
式で構成されている従来から既存のＲＡＭにおいては、
チップセレクト端子を除くすべての端子は共通に接続し
、チップセレクト端子のみ接続を異ならせることにより
複数個のＲＡＭを同一システム内で独立に運転してきた
。本発明は、集積回路パッケージのチップセレクト端子
をも共通に接続つまりたとえば複数個のＲＡＭの各端子
をすべて共通に接続することによりこれらを独立に運転
するものである。本発明に用（・る集積回路パッケージ
はチップを選択する選択回路が内部に組込まれたもので
ある。すなわち、今、チツプセレクト端子が２本あるＲ
ＡＭ群の場合、２本の端子をＡ，Ｂとし、次の表に示す
ようにチツプが選ばれるためのチツプセレクト端子の条
件の異なるＲＡＭをたとえば４種類（Ａ，ｂ，ｃ，ｄ）
用意する。すなわち、ＲＡＭａは端子Ａ，Ｂを℃・ずれ
もゝ゛Ｏ″″レベルにしたときのみが選ばれる状態であ
りｂばｏ゛″ど１″″のとき、ｃば１″″ど０″″のと
き、ｄば１″″ど１″″のときが選ばれる状態である。
テムにお（・て、入出力がバス形式で構成されて（・る
工Ｃを用（・る場合に特に有用である。以下、本発明を
実施例を用（・て説明する。たとえば、入出力がバス形
式で構成されている従来から既存のＲＡＭにおいては、
チップセレクト端子を除くすべての端子は共通に接続し
、チップセレクト端子のみ接続を異ならせることにより
複数個のＲＡＭを同一システム内で独立に運転してきた
。本発明は、集積回路パッケージのチップセレクト端子
をも共通に接続つまりたとえば複数個のＲＡＭの各端子
をすべて共通に接続することによりこれらを独立に運転
するものである。本発明に用（・る集積回路パッケージ
はチップを選択する選択回路が内部に組込まれたもので
ある。すなわち、今、チツプセレクト端子が２本あるＲ
ＡＭ群の場合、２本の端子をＡ，Ｂとし、次の表に示す
ようにチツプが選ばれるためのチツプセレクト端子の条
件の異なるＲＡＭをたとえば４種類（Ａ，ｂ，ｃ，ｄ）
用意する。すなわち、ＲＡＭａは端子Ａ，Ｂを℃・ずれ
もゝ゛Ｏ″″レベルにしたときのみが選ばれる状態であ
りｂばｏ゛″ど１″″のとき、ｃば１″″ど０″″のと
き、ｄば１″″ど１″″のときが選ばれる状態である。
この様な４種のＲＡＭａ−ｄを用意し、Ｃこれらのチツ
プセレクト端子以外の条件およびピン配置をすべて同一
にしておくと、これら４種のＲＡＭは、すべての端子を
共通に接続し、チツプセレクト端子の電圧レベルに応じ
て、それぞれ同時には１つのＩＣのみが選ばれ、従つて
全く独立二のメモリとして動作する。以上はチツプセレ
クト端子が２端の場合をのべたが、一般にｎ本の場合に
は、ＲＡＭの種類としては２ｎ 種類まで作れる。
プセレクト端子以外の条件およびピン配置をすべて同一
にしておくと、これら４種のＲＡＭは、すべての端子を
共通に接続し、チツプセレクト端子の電圧レベルに応じ
て、それぞれ同時には１つのＩＣのみが選ばれ、従つて
全く独立二のメモリとして動作する。以上はチツプセレ
クト端子が２端の場合をのべたが、一般にｎ本の場合に
は、ＲＡＭの種類としては２ｎ 種類まで作れる。
５さて、本発明の一実
施例として２ケ以上のＩＣメモリを、すべての端子を共
通に接続する場合の実施例を第１図に示す。第１図１は
前述の集積回路メモリチツプを収容したパツケージ本体
部分であり、樹月臥セラミツク等で外周部を形成して（
・５る。２，３，４，５はリードフレームであり、本体
部分１の内部にお（・て、集積回路メモリチツプに接続
されており、たとえばリードフレーム２の先端部２１が
プリントボードＩＣソケツト等に電気的に接続され、外
部配線とつながれて（゛る。
施例として２ケ以上のＩＣメモリを、すべての端子を共
通に接続する場合の実施例を第１図に示す。第１図１は
前述の集積回路メモリチツプを収容したパツケージ本体
部分であり、樹月臥セラミツク等で外周部を形成して（
・５る。２，３，４，５はリードフレームであり、本体
部分１の内部にお（・て、集積回路メモリチツプに接続
されており、たとえばリードフレーム２の先端部２１が
プリントボードＩＣソケツト等に電気的に接続され、外
部配線とつながれて（゛る。
さ４・らにこのパツケージにお（・ては、新たな突起部
２２がリードフレーム２に設けられており、第１図に示
す様に外側に左右から折り曲げられ、ソケツト部を構成
している。該ソケツト部は他のＩＣのパツケージのリー
ドフレームの先端部２１が丁度挿入され電気的接続が得
られる寸法に形成されてリ・る。また該接続をより確実
にするため、突起部２２の曲げられた内面な（・し、こ
れと対向する部分に凸部を設けるとか、ある（・は、ま
た、他のＩＣのパツケージのリードフレーム挿入を容易
にするため、上部を若干広くする等の工夫も必要に応じ
て実施される。さらに他のＩＣのパツケージの挿入後接
触をより確実にするためには、カシメ、半田付け等を併
用するのも効果がある。上記第１図のパツケージとして
前述のＲＡＭａを用（・、たとえばａをシステムのプリ
ント板に実装して基本システムを構成する。
２２がリードフレーム２に設けられており、第１図に示
す様に外側に左右から折り曲げられ、ソケツト部を構成
している。該ソケツト部は他のＩＣのパツケージのリー
ドフレームの先端部２１が丁度挿入され電気的接続が得
られる寸法に形成されてリ・る。また該接続をより確実
にするため、突起部２２の曲げられた内面な（・し、こ
れと対向する部分に凸部を設けるとか、ある（・は、ま
た、他のＩＣのパツケージのリードフレーム挿入を容易
にするため、上部を若干広くする等の工夫も必要に応じ
て実施される。さらに他のＩＣのパツケージの挿入後接
触をより確実にするためには、カシメ、半田付け等を併
用するのも効果がある。上記第１図のパツケージとして
前述のＲＡＭａを用（・、たとえばａをシステムのプリ
ント板に実装して基本システムを構成する。
このシステムにお（・てＲＡＭの増設の必要が生じたと
きには、必要に応じて第１図のパツケージと同形状のパ
ツケージで構成されたＲＡＭｂ，ｃ，ｄを順次上に種み
重ねてゆけば、ＲＡＭの増設がきわめて簡単に行なえる
。この際、ＲＡＭ部の体積増加はきわめて少なく、従つ
て増設予定のためにシステムの外箱を大きめに作つてお
く必要もほとんどなく、増設予備のためのコストアツプ
はきわめて少な（・ｏ第１図のパツケージそのものも、
リードフレーム２，３，４，５の金属のうち通常切除さ
れて（・た部分を活用するものであり、従つて、このた
めのコストアツプも微々たるものである。上記実施例の
パツケージはメモリＩＣのパツケージそのものにも従来
と異なるリードフレームを採用したものであるが、本発
明を実施するためにはリードフレームは現行のままとし
、Ｃを積重ねて実装するための別体のＩＣソケツトを用
（・てもよ（・。
きには、必要に応じて第１図のパツケージと同形状のパ
ツケージで構成されたＲＡＭｂ，ｃ，ｄを順次上に種み
重ねてゆけば、ＲＡＭの増設がきわめて簡単に行なえる
。この際、ＲＡＭ部の体積増加はきわめて少なく、従つ
て増設予定のためにシステムの外箱を大きめに作つてお
く必要もほとんどなく、増設予備のためのコストアツプ
はきわめて少な（・ｏ第１図のパツケージそのものも、
リードフレーム２，３，４，５の金属のうち通常切除さ
れて（・た部分を活用するものであり、従つて、このた
めのコストアツプも微々たるものである。上記実施例の
パツケージはメモリＩＣのパツケージそのものにも従来
と異なるリードフレームを採用したものであるが、本発
明を実施するためにはリードフレームは現行のままとし
、Ｃを積重ねて実装するための別体のＩＣソケツトを用
（・てもよ（・。
このためのソケツトの実施例を第２図に示す。同図ａは
見取り図、ｂはａの背面図である。１０はソケツト本体
であり、３１はプリント板に挿入するための先端部、３
２，３３，３４はＩＣのリードフレームに対するソケツ
トとして働く接触端子部である。
見取り図、ｂはａの背面図である。１０はソケツト本体
であり、３１はプリント板に挿入するための先端部、３
２，３３，３４はＩＣのリードフレームに対するソケツ
トとして働く接触端子部である。
また３２〜３４の背面には小穴３５，３６，３７が開け
られて（・る。次にこの第２図のソケットを用℃・て複
数のＩＣパツケージを組合せた本発明の他の実施例を第
３図に示す。図を用いて説明する。第３図にお（・て１
０は前述のソケツト本体でありそれぞれ対向してプリン
ト基板３０に半田付４０にて固定されたものである。５
１〜５３は通常の形状をしたメモリＩＣパッケージであ
る。
られて（・る。次にこの第２図のソケットを用℃・て複
数のＩＣパツケージを組合せた本発明の他の実施例を第
３図に示す。図を用いて説明する。第３図にお（・て１
０は前述のソケツト本体でありそれぞれ対向してプリン
ト基板３０に半田付４０にて固定されたものである。５
１〜５３は通常の形状をしたメモリＩＣパッケージであ
る。
メモリＩＣパツケージ５１〜５３のそれぞれのピン数と
同数の該ソケツト１０を図の様にプリント板３０に垂直
に固定し、これに必要に応じてメモリＩＣを下から順次
挿入してゆく。この実施例では３個のパツケージ５１〜
５３が挿入されている。５１〜５３はさらに第２図に示
した小穴３５〜３７を通して半田付けされ、半田６１〜
６３によりリードフレーム部がソケツト１０に固定され
確実に電気的接続が得られる。
同数の該ソケツト１０を図の様にプリント板３０に垂直
に固定し、これに必要に応じてメモリＩＣを下から順次
挿入してゆく。この実施例では３個のパツケージ５１〜
５３が挿入されている。５１〜５３はさらに第２図に示
した小穴３５〜３７を通して半田付けされ、半田６１〜
６３によりリードフレーム部がソケツト１０に固定され
確実に電気的接続が得られる。
半田付けの代りに適当な方法によるカシメも用（゛るこ
とが出来る。さらに簡単な実装法としては、現行のまま
のリードフレームとし、特別なソケツトも用（・ること
なく、ＩＣメモリの増設の必要が生じた時には単にメモ
リＩＣたとえば第１表のａの上に同ｂを積重ね、各対応
する端子を半田付けするのみでもよ℃・。
とが出来る。さらに簡単な実装法としては、現行のまま
のリードフレームとし、特別なソケツトも用（・ること
なく、ＩＣメモリの増設の必要が生じた時には単にメモ
リＩＣたとえば第１表のａの上に同ｂを積重ね、各対応
する端子を半田付けするのみでもよ℃・。
その他種々の積重ね法があるが、いずれの方法を用（・
るかは、増設予定システムの内容による増設可能性の大
小等により最適の方法を用いるようにすればよ（・。以
上の説明ではメモリの増設の場合を中心に設明したが、
本発明はメモリに限るものではな（・とともに増設に限
るものでもなく、システムそのものの構成法としても実
装密度の向上プリント板使用面積の縮小等大きな効果の
あるものである。
るかは、増設予定システムの内容による増設可能性の大
小等により最適の方法を用いるようにすればよ（・。以
上の説明ではメモリの増設の場合を中心に設明したが、
本発明はメモリに限るものではな（・とともに増設に限
るものでもなく、システムそのものの構成法としても実
装密度の向上プリント板使用面積の縮小等大きな効果の
あるものである。
以上のように本発明は複数の端子を有し、これらの端子
に加えられる電圧レベルの組合せを選択することによつ
て各々特有の組合せのときに動作状態となる複数個の集
積回路パツケージを積層配置すると共に、前記各集積回
路パツケージの対応する前記端子を互（゛に接続するこ
とにより、前記複数個の集積回路パツケージをそれぞれ
独立に動作させることを特徴とするものであり、集積回
路パツケージを簡単に増設することができ、しかも、そ
の集積回路パツケージは独立して動作させることができ
るものである。
に加えられる電圧レベルの組合せを選択することによつ
て各々特有の組合せのときに動作状態となる複数個の集
積回路パツケージを積層配置すると共に、前記各集積回
路パツケージの対応する前記端子を互（゛に接続するこ
とにより、前記複数個の集積回路パツケージをそれぞれ
独立に動作させることを特徴とするものであり、集積回
路パツケージを簡単に増設することができ、しかも、そ
の集積回路パツケージは独立して動作させることができ
るものである。
第１図は本発明の一実施例のＩＣパーケージの部分斜視
図、第２図ａは本発明の実施に際し用〜・られるＩＣソ
ケツトの斜視図、同ｂは同ａのソケツトの背面図、第３
図は第２図のＩＣソケツトを使用した本発明の他の実施
例の集積回路システムの正面構成図である。 １・・・・・・パツケージ本体部分、２，３，４，５・
・・・・・リードフレーム ２１，３１・・・・・・先
端部、２２・・・・・・突起部、１０・・・・・・ソケ
ツト本体、３０・・・・・・プリント基板、３２，３３
，３４・・・・・・接触部、５１，５２，５３・・・・
・・メモリＩＣパツケージ。
図、第２図ａは本発明の実施に際し用〜・られるＩＣソ
ケツトの斜視図、同ｂは同ａのソケツトの背面図、第３
図は第２図のＩＣソケツトを使用した本発明の他の実施
例の集積回路システムの正面構成図である。 １・・・・・・パツケージ本体部分、２，３，４，５・
・・・・・リードフレーム ２１，３１・・・・・・先
端部、２２・・・・・・突起部、１０・・・・・・ソケ
ツト本体、３０・・・・・・プリント基板、３２，３３
，３４・・・・・・接触部、５１，５２，５３・・・・
・・メモリＩＣパツケージ。
Claims (1)
- １ 複数の端子を有し、これらの端子に加えられる電圧
レベルの組合せを選択することによつて各各特有の組合
せのときに動作状態となる、複数個の準備回路パッケー
ジを積層配置すると共に、前記各積層回路パッケージの
対応する前記端子を互いに接続することにより、前記複
数個の集積回路パッケージをそれぞれ独立に動作させる
ことを特徴とする集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50086529A JPS5910066B2 (ja) | 1975-07-14 | 1975-07-14 | 集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50086529A JPS5910066B2 (ja) | 1975-07-14 | 1975-07-14 | 集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5210074A JPS5210074A (en) | 1977-01-26 |
| JPS5910066B2 true JPS5910066B2 (ja) | 1984-03-06 |
Family
ID=13889509
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50086529A Expired JPS5910066B2 (ja) | 1975-07-14 | 1975-07-14 | 集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5910066B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60193466U (ja) * | 1984-05-31 | 1985-12-23 | 日本精機株式会社 | 回転センサ |
| JPS6182278U (ja) * | 1984-11-05 | 1986-05-31 | ||
| JPS6323611U (ja) * | 1986-07-29 | 1988-02-16 | ||
| JPH0527678U (ja) * | 1991-09-24 | 1993-04-09 | 矢崎総業株式会社 | 回転検出装置 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5521978U (ja) * | 1978-07-31 | 1980-02-13 | ||
| US4406508A (en) * | 1981-07-02 | 1983-09-27 | Thomas & Betts Corporation | Dual-in-line package assembly |
| JPS5996753A (ja) * | 1982-11-25 | 1984-06-04 | Keru Kk | Ｉｃ装置 |
| US4617708A (en) * | 1982-12-23 | 1986-10-21 | At&T Technologies, Inc. | Component module for piggyback mounting on a circuit package having dual-in-line leads, and methods of fabricating same |
| US4521828A (en) * | 1982-12-23 | 1985-06-04 | At&T Technologies, Inc. | Component module for piggyback mounting on a circuit package having dual-in-line leads |
| JPS59153856U (ja) * | 1983-04-01 | 1984-10-16 | 川越 秋克 | 結束バンド |
| JPS61255046A (ja) * | 1985-05-08 | 1986-11-12 | Seiko Epson Corp | 複合半導体記憶装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS481346U (ja) * | 1971-05-18 | 1973-01-09 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5238910Y2 (ja) * | 1972-09-25 | 1977-09-03 |
-
1975
- 1975-07-14 JP JP50086529A patent/JPS5910066B2/ja not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS481346U (ja) * | 1971-05-18 | 1973-01-09 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60193466U (ja) * | 1984-05-31 | 1985-12-23 | 日本精機株式会社 | 回転センサ |
| JPS6182278U (ja) * | 1984-11-05 | 1986-05-31 | ||
| JPS6323611U (ja) * | 1986-07-29 | 1988-02-16 | ||
| JPH0527678U (ja) * | 1991-09-24 | 1993-04-09 | 矢崎総業株式会社 | 回転検出装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5210074A (en) | 1977-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0131300B2 (ja) | ||
| US5514907A (en) | Apparatus for stacking semiconductor chips | |
| US4530002A (en) | Connection lead arrangement for a semiconductor device | |
| US4398235A (en) | Vertical integrated circuit package integration | |
| JPS5910066B2 (ja) | 集積回路装置 | |
| JPS60254762A (ja) | 半導体素子のパツケ−ジ | |
| JPH01144664A (ja) | 半導体メモリ用集積回路装置 | |
| US6798051B2 (en) | Connection of packaged integrated memory chips to a printed circuit board | |
| KR20000020223A (ko) | 반도체칩의 적층패키지 | |
| JPS61120454A (ja) | デ−タ記憶用集積回路のパツケ−ジ | |
| JPS62104149A (ja) | 集積回路チツプ・モジユ−ル | |
| KR100239686B1 (ko) | Dram의 용량 확장구조 | |
| JP2002026228A (ja) | メモリモジュール | |
| US20020190367A1 (en) | Slice interconnect structure | |
| JPS6134701Y2 (ja) | ||
| JPH08185942A (ja) | 増設用ｉｃソケット | |
| JPS62136060A (ja) | 半導体装置 | |
| JPS6015359Y2 (ja) | 信号接続装置 | |
| KR20000026681A (ko) | 반도체칩의 적층패키지 | |
| JPS6334969A (ja) | 半導体記憶装置 | |
| JPS5911454Y2 (ja) | Ｉｃ用ソケツト | |
| JPH04261057A (ja) | メモリモジュール | |
| JPS6362831B2 (ja) | ||
| JPH0434884A (ja) | 垂直実装型ｉｃソケット | |
| JPS5944896A (ja) | 電子回路装置 |