JPH01305454A - バススレーブ管理装置及び方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、１つ以上のバスマスタと１つ以上のバススレ
ーブが１つのバスを介して接続されるシステムに係り、
特にバスエラーを回避して、バススレーブの接続情報を
得ることに好適なパススレ−ブ管理装置及び方法に関す
る。

〔従来の技術〕

従来の装置は、特開昭５９−１３６８６２号″マルチコ
ンピュータシステムにおける割込み制御装置″第３図に
見られるようにバススレーブの登録テーブルを持ち、シ
ステムの変更毎にユーザが当該バススレーブ登録テーブ
ルを更新し、バスマスタは。

当該テーブルに登録されているバススレーブにのみアク
セスすることで、未接続のバススレーブにアクセスする
ことにより発生するバスエラーを回避していた。

〔発明が解決しようとする課題〕

上記従来技術は、ユーザによる当該テーブル登録ミスの
点について配慮がされておらず、バスマスタが未接続バ
ススレーブへアクセスすることによるバスエラー発生及
び、未登録バススレーブからバスマスタへのアクセス要
求発生時、バスマスタがアクセス要求源不明のため動作
不能状態が発生するという問題、さらには、当該動作不
能原因が、ユーザのテーブル登録ミスにあることを求明
するまでの時間が大きいという問題があった。

本発明の目的は、システム変更時のユーザによるテーブ
ル登録作業をなくし、ユーザのテーブル登録ミスが原因
のシステム動作不能状態発生をなくすこと及び、未接続
のバススレーブへバスマスタがアクセスした場合にバス
エラーを回避してバススレーブの接続情報を得ることに
ある。

〔課題を解決するための手段〕

上記問題は、バス上に接続される可能性のあるバススレ
ーブを登録する手段と当該登録済のバススレーブへバス
マスタがアクセスする際、当該バススレーブが未接続の
場合は当該バススレーブに代って応答をバス及びバスマ
スタへ返す手段を設け、さらには、バスマスタとバスス
レーブとで論理の判定を正論理または負論理のどちらか
に統一し、正論理の場合はバスをローレベルへプルダウ
ン、負論理の場合はバスをハイレベルヘプルアップする
ことにより解決される。

〔作用〕

当該バススレーブ登録手段により、バス上に接続される
可能性のあるバススレーブすべてが登録されているため
、システムの変更に供ってユーザがバススレーブの登録
を更新する作業をなくすことができる。

また、当該応答手段により、バスマスタが未接続のバス
スレーブへアクセスした際、バスマスタへ応答が返って
くるため、バスエラー発生を回避できる。

また、バスマスタとバススレーブとで論理の判定を統一
し、バスを判定方法に従ってプルアップまたはプルダウ
ンしておくことにより、バスマスタが未接続のバススレ
ーブへアクセスした際、バスマスタが受信するデータの
論理が偽となり、バススレーブが接続されていないとい
う情報を得ることができるので、誤動作することがない
。

〔実施例〕

本発明の実施例を図面を用いて説明する。

第１図は本発明のバススレーブ管理装置を具備したバス
マスタを含むシステム構成の一実施例である。

本発明のバススレーブ管理装置を具備するバスマスタ（
１）、割込要因レジスタ（１１）を具備するバススレー
ブＡ　（２）　、割込要因レジスタ（１２）を具備する
バススレーブＢ　（３）　、及び割込要因レジスタ（１
３）を具備するバススレーブＣ（４）をレパートリとす
るシステムである。

第１図（ａ）では、バスマスタ（１）、バススレーブＡ
　（２）　、バススレーブＣ（４）がＶｃｃにＰｕ１ｌ
　　ＵＰされたバス（５）に接続されており、第１図（
ｂ）では、第１図（ａ）のシステム構成に、バススレー
ブＢ（３）を追加接続したシステム構成である。

バスマスタ（１）は、スレーブからの割込発生時バス（
５）を介して、各スレーブ内の割込要因レジスタから１
割込要因を読み込むものとする。

第２図は、第１図のバスマスタ（１）内に具備される本
発明のバススレーブ管理装置である。

アドレスデコーダ（２０）は、Ｍ　Ｐ　Ｕ　（Ｍａｉｎ
Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）からのアドレスを変
換し、バス上へ送出すると共に、起動信号をタイマへ送
信する。

起動スイッチ回路（３ｏ）は、アドレスデコーダから第
１図の割込要因レジスタ（１１）、（１２）。

（１３）を示すアドレスが送出された場合のみ。

アドレスデコーダよりの起動信号をダミーアクルツジ用
タイマ（５ｏ）へ伝える。

ここで、ダミーアクルツジとは、バスマスタが未接続の
バススレーブへアクセスした際、当該バススレーブに代
ってバスマスタへ返す応答のことである。

バスエラー検知用タイマ（４０）は、バスエラー検知時
間のデータを内蔵し、アドレスデコーダからの起動信号
により、当該バスエラー検知時間をセットし、タイマ動
作を開始する。また、バススレーブからのアクルツジ信
号、または、ダミーアクルツジ信号によってリセットさ
れる。バスエラー検知時間経過後までリセットされない
場合、バスエラー通知をＭＰＵ及びバス（５）へ送信す
る。

ダミーアクルッジ用タイマ（５０）は、ダミーアクルツ
ジ信号発生時間データを内蔵している。ここで当該ダミ
ーアクルッジ信号発生時間の大きさは当該バスエラー検
知時間よりも小さいものとする。ダミーアクルッジ用タ
イマ（５０）は、アドレスデコーダ（２ｏ）からの起動
信号により、当該ダミーアクルッジ信号発生時間をセッ
トし、タイマ動作を開始し、バススレーブからのアクル
ッジ信号によりリセットされる。ダミーアクルッジ信号
発生時間経過までリセットされない場合、ダミーアクル
ッジ信号をバスエラー検知用タイマ（４０）、バス（５
０）　、ＭＰＵへ送信する。

第３図は、第２図のバススレーブ管理装置の各信号発生
タイミングを模式的に示した図である。

前記の通り、第２図のダミーアクルツジ用タイマ（５０
）は、バススレーブからのアクルッジ信号よりも遅く、
かつ、バスエラー検知時刻よりも早く、ダミーのアクル
ツジ信号を発生する。

当該ダミーアクルツジ信号により、割込要因取込み時の
バスエラーを回避できる。

第４図は、第１図のバスマスタ（１）が具備するバスス
レーブ登録テーブルである。

本実施のシステムでは、バス上に接続される可能性のあ
るバススレーブは、バススレーブＡ、Ｂ。

Ｃであるので、第１図のバス（５）への接続・未接続に
関わらず、バススレーブ各Ａ、Ｂ、Ｃと各バススレーブ
のアドレスａ、ｂ、ｃをすべて第４図のバススレーブ登
録テーブルへ登録しておく。

尚、本実施例では当該バススレーブ登録テーブルは、バ
スマスタ内のメモリに存在するものとする。

第５図は、バスマスタへバススレーブから割込が入った
場合にバスマスタが行う処理のフローである。

以下１本図に従って、第１図（ａ）のシステム構成時の
バスマスタの処理について説明する。

ここで、第１図のバススレーブＡ、Ｂ、Ｃは、同一レベ
ルの割込を使用し、バススレーブＣが割込発生源であっ
た場合とする。また、第１図においてバス（５）がプル
アップされているので論理判定は負論理である。

割込信号がバスマスタへ入ると５バスマスタは第４図の
バススレーブ登録テーブルの配列０のスレーブアドレス
を読み、アドレスが０１であることを認識する。（２０
０） 次にバススレーブＡの割込要因レジスタから割込要因を
取込む。（２０１） バススレーブＡは、割込を発生していないので割込要因
レジスタの内容は旺ヨ五刊（Ｈはハイレベルを示す）で
あり１割込要因熱と判定される。

次に第４図のバススレーブ登録テーブルの最後まで参照
したかを確認する。（２０４）テーブルの最後まで参照
していないので次の配列１のスレーブアドレスｂを読み
込む。（２０５）バススレーブＢの割込要因レジスタか
ら割込要因を取り込みに行くが、第１図（ａ）のシステ
ムでは、バススレーブＢがバス（５）へ接続されていな
いので、第２図のダミーアクルツジ用タイマがタイムア
ウトを起こし、ダミーアクルツジ信号が、バス（５）、
バスエラー検知用タイマ（４０）　、ＭＰＵへ送信され
る。

これにより、バスマスタは、バス上のデータを取込む。

バス（５）はプルアップされているため、取込んだデー
タは［ＥＥとなる。（２０１）次に割込要因の有無を判
定するが、データが６であるため、割込要因熱と判定さ
れる。

これにより、バスへ接続されていないバススレーブが存
在する場合についても、バスエラーを回避して動作を継
続することができる。

次に第４図のバススレーブ登録テーブルを参照し、また
、当該テーブルの最後まで参照していないことを認識す
る。（２０４） 第４図のバススレーブ登録テーブル配列２のスレーブア
ドレスＣを読み込む。（２０５）バススレーブＣの割込
要因レジスタから割込要因を取り込む。（２０１） バススレーブＣが割込を発生したので、割込要因レジス
タの内容は旺ヨ五ｍ（Ｌはローレベルを示す）であり、
要因有と判定される。（２０２）割込要因レジスタの内
容に基づき処理ルーチンを起動する。（２０３） 第４図バススレーブ登録テーブルの最後まで参照したの
で処理を終了する。（２０４）本実施例によれば、バス
マスタが未接続のバススレーブへ割込要因を取りに行っ
た場合に、バスエラーを回避して割込要因判定を行うこ
とができる。

また、システムの構成を第１図（ａ）から（ｂ）へ変更
した場合において、従来必要であったユーザがバススレ
ーブ登録テーブルを更新（第６図（ａ）を（ｂ）へ変更
）するという作業をなくすことができる。

第７図は、本発明の他の実施例である。第２図にデータ
バス切換回路（７０）を設ける。当該データバス切換回
路（７ｏ）は、ダミーアクルツジ信号によって、データ
バスをプルアップされたＶ　ｃ　ｃ側へ切換えるもので
ある。

本実施例によれば、バスマスタが未接続のバススレーブ
へアクセスした際、ダミーアクルツジ信号がデータバス
切換回路（７０）へ送信されるこれにより、データバス
がＶｃｅ側へ切換り、データバッファへ旺ヨ五刊が設定
されるため、第１図のバス（５）がプルアップされてい
る。いないに係わらず、バスエラーを回避してバススレ
ーブの接続情報を得ることができる。

本発明の他の実施例としては、バススレーブがメモリカ
ードの場合、当該メモリカード内にメモリ実装容量情報
を入れるレジスタを設ける場合が考えられる。

本実施例の場合も、バスマスタが１割込要因取込み時と
同様に、バススレーブのメモリ実装容量情報レジスタを
アクセスすることにより、メモリカードの実装・未実装
、及びメモリ容量を認識することができる。

〔発明の効果〕

本発明によれば、バススレーブ登録手段に、あらかじめ
バス上に接続される可能性のあるバススレーブをすべて
登録しておくことにより、ユーザが行うシステム変更に
供うバススレーブ登録更新作業がなくなり、ユーザの登
録ミスによるシステム動作不能の発生を防ぐことができ
る。

また、バスマスタが未接続のバススレーブにアクセスし
た際、バスエラーを回避してバススレーブが未接続であ
るという情報を得ることができるので、予め各バススレ
ーブに対する処理ルーチンを有する標準Ｏ８をバスマス
タへ組込んでおき、各バススレーブを必要に応じて実装
するだけで。

バススレーブ登録更新作業なしに使用可能となるシステ
ムを実現できる。

【図面の簡単な説明】

第１図は本発明の一実施例のシステム構成図、第２図は
本発明の一実施例の概略ブロック図、第３図は第２図の
各信号発生タイミングの模式図、第４図は本発明のバス
スレーブ登録手段の一実施例を示す図、第５図は一実施
例のバスマスタ動作フロー図、第６図は従来技術のバス
スレーブ登録手段の実施例を示す図、第７図は本発明の
他の実施例を示す図である。 １・・・バスマスタ、２〜４・・・バススレーブ、５・
・・バス、１１〜１３・・・割込要因レジスタ、３０・
・・起動スイッチ回路。 第１図 バス 第２図 第３図 時間軸 第４図 第５図 第６図 （ａ−） （Ｃ） 第７図

Claims (1)

1. 【特許請求の範囲】 １、１つ以上のバスマスタと１つ以上のバススレーブが
   １つのバスを介して接続されるシステムにおいて、バス
   上に接続される可能性のあるバススレーブを登録する手
   段と、当該登録済のバススレーブへバスマスタがアクセ
   スする際当該バススレーブが未接続の場合、当該バスス
   レーブに代つて応答をバス及びバスマスタへ返す手段を
   設けたことを特徴とするバススレーブ管理装置。 ２、１つ以上のバスマスタと１つ以上のバススレーブが
   １つのバスを介して接続されるシステムにおいて、バス
   マスタとバススレーブとで論理の判定を正論理または負
   論理のどちらかに統一し、正論理の場合はバスをローレ
   ベルへプルダウン、負論理の場合はバスをハイレベルへ
   プルアップし、特許請求範囲第１項によるバススレーブ
   管理装置を用いてバスエラーを回避し、バススレーブの
   接続情報を得ることを特徴とするバススレーブ管理方法
   。 ３、１つ以上のバスマスタと１つ以上のバススレーブが
   、１つのバスを介して接続されるシステムにおいて、バ
   スマスタとバススレーブとで論理の判定を正論理または
   負論理のどちらかに統一し、バスマスタが未接続のバス
   スレーブへアクセスした際、正論理の場合は、データバ
   スをローレベルへ負論理の場合は、データバスをハイレ
   ベルへ切換える手段を設け、特許請求範囲第１項による
   バススレーブ管理装置を用いて、バスエラーを回避し、
   バススレーブの接続情報を得ることを特徴とするバスス
   レーブ管理方法。