JP3206665B2 - 計算機システム - Google Patents

計算機システム

Info

Publication number
JP3206665B2
JP3206665B2 JP18956491A JP18956491A JP3206665B2 JP 3206665 B2 JP3206665 B2 JP 3206665B2 JP 18956491 A JP18956491 A JP 18956491A JP 18956491 A JP18956491 A JP 18956491A JP 3206665 B2 JP3206665 B2 JP 3206665B2
Authority
JP
Japan
Prior art keywords
processor
failure
processing unit
unit
diagnostic bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP18956491A
Other languages
English (en)
Other versions
JPH0512236A (ja
Inventor
明男 戸田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP18956491A priority Critical patent/JP3206665B2/ja
Publication of JPH0512236A publication Critical patent/JPH0512236A/ja
Application granted granted Critical
Publication of JP3206665B2 publication Critical patent/JP3206665B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、マルチプロセッサ構
成の計算機システムに関するものである。
【0002】
【従来の技術】図6は例えば特開昭64−88677号
公報に示された従来の計算機システムの構成を示すブロ
ック図である。図において1はシステムバス、2a〜2
nは前記システムバス1に接続される複数のプロセッ
サ、3は前記システムバス1に接続されてシステムの故
障管理等を行なうサービスプロセッサ、4は前記システ
ムバス1に接続され、ハードディスク等で構成される外
部機器との入出力を行なう入出力装置であり、5はこれ
らプロセッサ2a〜2n、サービスプロセッサ3、入出
力装置4の相互を接続し、システムの故障管理のために
使用される診断バスである。
【0003】また、各プロセッサ2a〜2n内におい
て、6はそれぞれのプロセッサ2a〜2nにおける制御
処理を実行する制御処理部(以下、制御CPUとい
う)、7は各プロセッサ2a〜2nで発生した故障の検
出を行なう故障検出部、8は前記故障検出部7にて検出
された故障要因を登録する故障テーブルであり、9は各
プロセッサ2a〜2nと前記診断バス5とのインタフェ
ースを行なう診断バスインタフェース(以下、診断バス
I/Fという)、10は各プロセッサ2a〜2nと前記
システムバス1とのインタフェースを行なうシステムバ
スインタフェース(以下、システムバスI/Fという)
である。これらは各プロセッサ2a〜2nのそれぞれに
共通に備えられている。
【0004】さらに、11はシステムに対してオペレー
タが操作するコンソールであり、図6においてはプロセ
ッサ2nに接続された場合が例示されている。12はこ
のコンソール11とのインタフェースを行うために前記
プロセッサ2n内に配されたマンマシンインタフェース
部(以下、マンマシンI/F部という)である。
【0005】次に動作について説明する。ここで、図
7、図8は故障発生時の障害処理、およびコンソール1
1からの障害テーブル8の読み出し要求に対する処理の
流れを示すフローチャートである。
【0006】今、プロセッサ2aで故障が画発生する
と、当該プロセッサ2aの故障検出部7がそれを検出す
る(ステップST11)。故障の発生を検出した故障検
出部7は故障情報を自プロセッサ2a内の故障テーブル
8に登録するとともに(ステップST12)、故障発生
であることを診断バスI/F9に通知する(ステップS
T13)。
【0007】この通知を受けた診断バスI/F9は診断
バス5を経由してサービスプロセッサ3に処理の依頼を
行う(ステップST14)。依頼を受けたサービスプロ
セッサ3は、通知された故障内容により、入出力装置4
にデータを保存するとか、故障となったプロセッサ2a
をシステムバス1から切り離す等、必要な処理を実行す
る(ステップST15)。
【0008】一方、オペレータがプロセッサ2aの状態
を知るため、当該プロセッサ2aの故障テーブル8を読
み出す場合、コンソール11から入力された当該要求は
プロセッサ2nのマンマシンI/F部12で受けられる
(ステップST21)。マンマシンI/F部12はその
要求をプロセッサ2nの制御CPU6に伝え(ステップ
ST22)、制御CPU6はシステムバスI/F10に
プロセッサ2aの故障テーブル8の読み出しを要求する
(ステップST23)。プロセッサ2nのシステムバス
I/F9はプロセッサ2aのシステムバスI/F10に
その故障テーブル8の読み出しを要求し(ステップST
24)、システムバスI/F10はこの要求を制御CP
U6に通知する(ステップST25)。
【0009】当該通知を受けたプロセッサ2aの制御C
PU6は、自プロセッサ2aの故障テーブル8を読み出
してシステムバスI/F10に送出し、システムバス1
を介して要求元のプロセッサ2nに応答する(ステップ
ST26)。プロセッサ2nではシステムバスI/F1
0にてその応答データを受け取って制御CPU6に送
り、制御CPU6は受けたプロセッサ2aの故障テーブ
ル8の内容をマンマシンI/F部12を経由してコンソ
ール11に送る(ステップST27)。
【0010】
【発明が解決しようとする課題】従来の計算機システム
は以上の様に構成されているので、あるプロセッサ2a
の故障テーブル8を読み出そうとしても、そのプロセッ
サ2aの制御CPU6が重故障状態にある時は、要求す
る故障テーブル8の内容が読み出せないばかりか、故障
テーブル8を読み出そうとするプロセッサ2aの制御C
PU6がたとえ正常であったとしても、コンソール11
に接続されたプロセッサ2nの制御CPU6が重故障状
態であれば、前記と同様に故障テーブル8を読み出すこ
とができないという問題点があった。
【0011】この発明は上記のような問題点を解消する
ためになされたもので、オペレータからあるプロセッサ
の故障テーブルの読み出し要求があった場合に、当該プ
ロセッサの制御CPUの状態が重故障状態でも要求され
た故障テーブルが読み出せるとともに、コンソールがつ
ながれているプロセッサの制御CPUが重故障となった
場合でも要求された故障テーブルオペレータから前記と
同様の手順で読み出すことが可能な計算機システムを得
ることを目的とする。
【0012】
【課題を解決するための手段】請求項1に記載の発明に
係る計算機システムは、診断バスI/Fを制御する補助
処理部(以下、サブCPUという)、故障テーブルに登
録された故障情報を読み出したいプロセッサが正常か重
故障かを登録している故障管理テーブル、および故障情
報を読み出したいプロセッサが重故障の場合、当該故障
情報の読み出しをサブCPUに依頼するための会話メモ
リを各プロセッサに設け、会話メモリにデータを登録し
たことをサブCPUに通知するサブCPU信号を発生す
る機能を制御CPUに、会話メモリにデータを登録した
ことを制御CPUに通知する制御CPU信号を発生する
機能をサブCPUにそれぞれ持たせたものである。
【0013】また、請求項2に記載の発明に係る計算機
システムは、コンソールからの要求を受け付けるプロセ
ッサに、マンマシンインタフェース部からのデータを制
御CPUとサブCPUのいずれかに切り換える切換部を
設け、当該プロセッサの故障検出部に、制御CPUの重
故障を検出すると制御CPU重故障信号を切換部に送出
する機能を持たせたものである。
【0014】
【作用】請求項1に記載の発明における制御CPUは、
会話メモリを介してサブCPUと通信し、故障管理テー
ブルのチェックによって故障情報を読み出したいプロセ
ッサの制御CPUが重故障であることを知ると、その故
障情報の読み出しをサブCPUに依頼することにより、
故障情報を読み出したいプロセッサの制御CPUが重故
障であっても故障情報を読み出すことが可能な計算機シ
ステムを実現する。
【0015】また、請求項2に記載の発明における切換
部は、故障検出部からの制御CPU重故障信号に基づい
て、マンマシンインタフェース部からのデータを制御C
PUとサブCPUのいずれかに切り換えることにより、
コンソールが接続されたプロセッサの制御CPUが重故
障となった場合でも、当該制御CPUが正常な場合と同
様にして、要求されたプロセッサの故障テーブルの読み
出しを可能とする計算機システムを実現する。
【0016】
【実施例】
実施例1.以下、この発明の一実施例を図について説明
する。図1においては、1はシステムバス、2a〜2n
はプロセッサ、3はサービスプロセッサ、4は入出力装
置、5は診断バス、6は制御CPU、7は故障検出部、
8は故障テーブル、9は診断バスI/F、10はシステ
ムバスI/F、11はコンソール、12はマンマシンI
/F部であり、図6に同一符号を付した従来のそれと同
一、あるいは相当部分であるため詳細な説明は省略す
る。
【0017】また、プロセッサ2n内において、13は
故障検出部7によって検出されて出力される制御信号と
しての制御CPU重故障信号、14は診断バスI/F9
と故障テーブル8や、マンマシンI/F部12とのイン
タフェースを行なうサブCPUであり、15は制御CP
U重故障信号13を受けて、マンマシンI/F部12か
らの要求を制御CPU6に出力するかサブCPU14に
出力するかを切り換える切換部である。
【0018】16は制御CPU6とサブCPU14が会
話を行なうための会話メモリであり、17はこの会話メ
モリ16を通して制御CPU6からサブCPU14への
通信通知を行なう通知信号としてのサブCPU信号、1
8は会話メモリ16を通してサブCPU14から制御C
PU6への通信通知を行なう通知信号としての制御CP
U信号である。19は例えばサービスプロセッサ3によ
って生成される故障管理テーブルで、例えば図2に示さ
れる構成となっていて、システムバス1に接続されてい
る全てのプロセッサ2a〜2nやサービスプロセッサ3
などの状態が登録されている。
【0019】20は各プロセッサ2a〜2nの前記故障
管理テーブル19のマスタ情報となる故障管理情報で、
サービスプロセッサ3が各プロセッサ2a〜2nから故
障情報を受けた時に生成し管理している。
【0020】次に動作について説明する。ここで、図3
〜図5は故障管理テーブル19の更新処理、故障テーブ
ル8の読み出し処理、および切換部15の動作の流れを
示すフローチャートである。なお、通常の動作は従来の
場合と同様であるため、ここでは説明を省略する。
【0021】なお、プロセッサ2a〜2n中のどれが故
障しても、コンソール11からどのプロセッサ2a〜2
nに対して読み出し要求を行ってもよいが、ここではプ
ロセッサ2aが故障し、このプロセッサ2aにコンソー
ル11からの読み出し要求があった場合を考える。ま
た、コンソール11はどのプロセッサ2a〜2nに接続
されていてもよいが、ここでは図示にようにプロセッサ
2nに接続されている場合を考える。
【0022】今、プロセッサ2aで故障が発生すると
(ステップST31)、故障情報は従来の場合と同様に
してサービスプロセッサ3に送られる(ステップST3
2)。サービスプロセッサ3は、この故障情報をもとに
プロセッサ2aに対して要因に従った処理を行い(ステ
ップST33)、さらに、例えば図2に示す故障管理テ
ーブル19と類似の構造をもった故障管理情報20にプ
ロセッサ2aが軽故障または重故障等になったという情
報を登録する(ステップST34)。その後、サービス
プロセッサ3は正常な各プロセッサ2b〜2nに対し
て、更新された故障管理情報20を送信する(ステップ
ST35)。正常な各プロセッサ2b〜2nは、この故
障管理情報20を受けて(ステップST36)、故障管
理テーブル19の更新を行う(ステップST37)。
【0023】次に、サービスプロセッサ3がプロセッサ
2aが重故障であると判断し、プロセッサ2aをシステ
ムバス1から切り離す等の重故障に対する処理を行なっ
た場合を考える。この時コンソール11からプロセッサ
2nに対して、プロセッサ2aの故障テーブル8の読み
出し要求があると(ステップST41)、プロセッサ2
nの制御CPU6は自プロセッサ2n内の故障管理テー
ブル19のチェックを行い(ステップST42)、プロ
セッサ2aの状態を判断する(ステップST43)。そ
の結果、プロセッサ2aが正常状態であれば、前述の従
来の場合と同様の処理が行われる。(ステップST4
4)。一方、プロセッサ2aが重故障であると認識する
と、プロセッサ2nの制御CPU6は自プロセッサ2n
の会話メモリ16に対してコンソール11からの要求を
登録してサブCPU信号17を出力する(ステップST
45)。
【0024】プロセッサ2nのサブCPU14はその
話メモリ16にその制御CPU6からの要求が登録され
たのを認識すると(ステップST46)、コンソール1
1からの要求を診断バスI/F9に送出し、診断バス5
経由でプロセッサ2aの診断バスI/F9に故障テーブ
ル8の読み出しを要求する(ステップST47)。プロ
セッサ2aでは診断バスI/F9からの要求でサブCP
U14が故障テーブル8を読み出し(ステップST4
8)、プロセッサ2nのサブCPU14に診断バス5を
介して応答する(ステップST49)。
【0025】プロセッサ2nのサブCPU14は応答を
会話メモリ16に登録して制御CPU信号18を出力す
る(ステップST50)。プロセッサ2nの制御CPU
6はその会話メモリ16にデータが登録されたのを受け
て(ステップST51)、当該会話メモリ16からデー
タを読み出してコンソール11に応答する(ステップS
T52)。
【0026】なお、コンソール11が接続されているプ
ロセッサ2nの制御CPU6が重故障となった場合に
は、当該プロセッサ2nの故障検出部7により制御CP
U重故障信号13が出力される(ステップST61)。
切換部15はこの制御CPU重故障信号13を受ける
と、マンマシンI/F部12からのデータ出力をサブC
PU14側に切り換える(ステップST62)。プロセ
ッサ2nのサブCPU14は、当該制御CPU重故障信
号13を受けると、切換部15から送られてくるマンマ
シンI/F部12からのデータを読み込んで(ステップ
ST63)、前述したプロセッサ2nの制御CPU6が
正常な場合と同様な動作によって、プロセッサ2aの故
障テーブル8の読み込みを行ってコンソール11へ応答
を返す。
【0027】実施例2.なお、上記実施例では、プロセ
ッサ上に制御CPUとサブCPUとを実装したものを示
したが、制御CPUが重故障状態にならなければ制御C
PUのみで診断バスI/Fの制御を行なうように構成し
てもよく、上記実施例と同様の効果が得られる。
【0028】実施例3.また、上記実施例では制御CP
UとサブCPUの通信を行う会話メモリを記憶装置にて
構成した場合について説明したが、制御CPUとサブC
PUの両方からアクセスできるものであればレジスタ等
で構成してもよい。
【0029】実施例4.さらに、上記実施例では故障管
理テーブルをサービスプロセッサからの情報で更新する
場合について説明したが、制御CPUがコンソールから
の要求を受けた時にサービスプロセッサに転送要求を出
し、その応答で更新するようにしてもよい。
【0030】実施例5.また、上記実施例では、コンソ
ールからの故障テーブルの読み出し要求に対する処理に
ついて説明したが、サービスプロセッサが故障処理等に
より故障プロセッサの故障テーブルを読む場合にも適用
可能であり、上記実施例と同様の効果が得られる。
【0031】実施例6.さらに、上記実施例では、制御
CPUからサブCPUへの通信要求をサブCPU信号、
サブCPUから制御CPUへの通信要求を制御CPU信
号を用いるものを示したが、制御CPU、サブCPU各
々が会話メモリに書き込むタイミングにより通信要求信
号を出力するように構成してもよい。
【0032】
【発明の効果】以上のように、請求項1に記載の発明に
よれば、会話メモリを介して制御CPUがサブCPUと
通信し、故障情報を読み出したいプロセッサの制御CP
Uが重故障であった場合に、その故障情報の読み出しを
サブCPUに依頼するように構成したので、制御CPU
が重故障となったプロセッサの故障テーブルを、このサ
ブCPU経由で読み出すことが可能な計算機システムが
得られる効果がある。
【0033】また、請求項2に記載の発明によれば、故
障検出部からの制御CPU重故障信号に基づいて切換部
を制御し、マンマシンI/F部からのデータを制御CP
UとサブCPUのいずれかに切り換えるように構成した
ので、コンソールの接続されたプロセッサで制御CPU
が重故障になっても、要求されたプロセッサの故障テー
ブルの読み出しを、当該制御CPUが正常な場合と同様
に行うことが可能な計算機システムが得られる効果があ
る。
【図面の簡単な説明】
【図1】この発明の一実施例による計算機システムを示
すブロック図である。
【図2】上記実施例における故障管理テーブルの構成例
を示す説明図である。
【図3】上記実施例による故障管理テーブルの更新処理
の流れを示すフローチャートである。
【図4】上記実施例による故障テーブルの読み出し処理
の流れを示すフローチャートである。
【図5】上記実施例におけるコンソールの接続されたプ
ロセッサの制御CPUが重故障となった場合の切換部の
動作を示すフローチャートである。
【図6】従来の計算機システムを示すブロック図であ
る。
【図7】その故障発生時の処理の流れを示すフローチャ
ートである。
【図8】そのコンソールからの故障テーブル読み出し要
求に対する処理の流れを示すフローチャートである。
【符号の説明】
1 システムバス 2a〜2n プロセッサ 5 診断バス 6 制御CPU(制御処理部) 7 故障検出部 8 故障テーブル 9 診断バスI/F(診断バスインターフェース) 11 コンソール 13 制御信号(制御CPU重故障信号) 14 サブCPU(補助処理部) 15 切換部 16 会話メモリ 17 通知信号(サブCPU信号) 18 通知信号(制御CPU信号) 19 故障管理テーブル

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 各々が自装置内の全体制御を処理する制
    御処理部、自装置内の故障を検出してその故障要因を収
    集する故障検出部、および、前記故障検出部にて検出さ
    れたデータが登録される故障テーブルを備えた複数のプ
    ロセッサがシステムバスによって接続され、前記各プロ
    セッサがさらに、前記故障検出部にて検出した故障情報
    、システムの故障管理を行っているサービスプロセッ
    に転送するための診断バスにて接続され、前記各プロ
    セッサが当該診断バスとのインタフェースを行う診断バ
    スインタフェースを備えた計算機システムにおいて、前
    記プロセッサのそれぞれに、前記診断バスインタフェー
    スを制御する補助処理部と、前プロセッサが正常か
    重故障かを管理している故障管理テーブルと、前記制御
    処理部が自プロセッサの故障管理テーブルにより前記故
    障情報を読み出したいプロセッサが重故障であることを
    検出した場合、当該故障情報の読み出しを前記補助処理
    部に依頼するための会話メモリを設け、前記制御処理部
    に、前記会話メモリにデータを登録したことを前記補助
    処理部に通知する通知信号を発生する機能を持たせ、前
    記補助処理部に、前記制御処理部より前記通知信号を受
    けた補助処理部が、前記診断バスインタフェースおよび
    前記診断バスを介して前記読み出したいプロセッサ
    障テーブルの内容の読み出し要求し、その読み出し要求
    を受けたプロセッサの補助処理部が自プロセッサの故障
    テーブルの内容を読み出して、読み出し要求したプロセ
    ッサの補助処理部に応答し、その読み出し要求したプロ
    セッサの補助処理部がその応答された故障テーブルの内
    容を前記会話メモリに登録すると共に、その会話メモリ
    にデータを登録したことを前記制御処理部に通知する通
    知信号を発生する機能を持たせたことを特徴とする計算
    機システム。
  2. 【請求項2】 複数の前記プロセッサ中でコンソールか
    らの要求を受け付けるプロセッサに、前記コンソールと
    のインタフェースを行うマンマシンインタフェース部か
    らのデータを、前記制御処理部と前記補助処理部のいず
    れに送るかの切り換えを行う切換部を設け、前記故障検
    出部に、当該プロセッサの前記制御処理部の重故障を検
    出した場合に、前記補助処理部より診断バスインタフェ
    ースおよび診断バスを介して前記コンソールからの要求
    に応じた読み出したいプロセッサの故障テーブルの内容
    を読み出して、前記切換部および前記マンマシンインタ
    フェース部を介して前記コンソールに応答することを特
    徴とする請求項1に記載の計算機システム。
JP18956491A 1991-07-04 1991-07-04 計算機システム Expired - Fee Related JP3206665B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18956491A JP3206665B2 (ja) 1991-07-04 1991-07-04 計算機システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18956491A JP3206665B2 (ja) 1991-07-04 1991-07-04 計算機システム

Publications (2)

Publication Number Publication Date
JPH0512236A JPH0512236A (ja) 1993-01-22
JP3206665B2 true JP3206665B2 (ja) 2001-09-10

Family

ID=16243448

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18956491A Expired - Fee Related JP3206665B2 (ja) 1991-07-04 1991-07-04 計算機システム

Country Status (1)

Country Link
JP (1) JP3206665B2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6027061A (ja) * 1983-07-22 1985-02-12 Toshiba Corp 共有型システムコンソ−ル
JPS60156161A (ja) * 1984-01-26 1985-08-16 Toshiba Corp 複数の中央処理装置を有するシステムのコンソ−ル接続方式
JPH01309163A (ja) * 1988-06-07 1989-12-13 Nec Corp 入出力装置障害情報更新方式
JP3025504B2 (ja) * 1989-08-29 2000-03-27 富士通株式会社 情報処理装置
JP2583617B2 (ja) * 1989-10-18 1997-02-19 三菱電機株式会社 マルチプロセッサシステム

Also Published As

Publication number Publication date
JPH0512236A (ja) 1993-01-22

Similar Documents

Publication Publication Date Title
US6209051B1 (en) Method for switching between multiple system hosts
EP1076853B1 (en) Controlling a bus with multiple system hosts
JP2004021556A (ja) 記憶制御装置およびその制御方法
US6389554B1 (en) Concurrent write duplex device
JP3206665B2 (ja) 計算機システム
JPH0122653B2 (ja)
JP3059098B2 (ja) マルチプロセッサシステム
JP2001007893A (ja) 情報処理システム及びそれに用いる障害処理方式
JP2002049501A (ja) 耐故障性システム及びその故障切り分け方法
JP3565719B2 (ja) バス間接続回路及びコンピュータシステム
JP2005208972A (ja) コンピュータ装置及びシステム
JP2846177B2 (ja) 計算機システム
JPH09319474A (ja) マルチプロセッサシステムに於ける電源制御装置
JPH0324634A (ja) 二重系システム装置
KR100431467B1 (ko) 프로세서간 이중화 시스템 및 방법
JPH06175868A (ja) 二重化計算機故障監視方法
JP3260435B2 (ja) 情報通信システム
KR970004888B1 (ko) 전전자 교환기의 이중화된 에스 시 에스 아이 어뎁터 동시 제어방법
JP2001092682A (ja) キャッシュシステム及び二重化システム
JPS62248049A (ja) バツフア記憶装置
JPH01305454A (ja) バススレーブ管理装置及び方法
JP2001142730A (ja) Cpuアクセス空間の制御方式
JPH08137709A (ja) 情報処理システム
JPS6020778B2 (ja) 複合計算機装置
JPH06133008A (ja) 二重化装置における障害収集方式

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees