JPS60156161A - 複数の中央処理装置を有するシステムのコンソ−ル接続方式 - Google Patents
複数の中央処理装置を有するシステムのコンソ−ル接続方式Info
- Publication number
- JPS60156161A JPS60156161A JP1105284A JP1105284A JPS60156161A JP S60156161 A JPS60156161 A JP S60156161A JP 1105284 A JP1105284 A JP 1105284A JP 1105284 A JP1105284 A JP 1105284A JP S60156161 A JPS60156161 A JP S60156161A
- Authority
- JP
- Japan
- Prior art keywords
- console
- central processing
- subsystem
- cpu subsystem
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、複数の中央処理装置（以下ＣＰＵサブシステ
ムと称す）を接続して成るシステムにおけるコンソール
接続方式に関するものである。
ムと称す）を接続して成るシステムにおけるコンソール
接続方式に関するものである。
従来この種のシステムでは第１図に示す如く複数のｃＰ
Ｕサブシステム１１． ｉ２．・・・１！ｌが入出力イ
ンタフェース（Ｉｌｏ）２を介して接続されている。
Ｕサブシステム１１． ｉ２．・・・１！ｌが入出力イ
ンタフェース（Ｉｌｏ）２を介して接続されている。
更に各ＣＰＵサブシステムはコンソールインタフェース
（Ｉ／Ｆ）３を介してそれぞれ独立のコンソール（Ｃ８
Ｌ）及びノ・−トコピー（ＨＣ） ４ｔ、 ４２・・・
４ｎに接続され、各ＣＰＵサブシステム毎にデノ（ツク
用、保守用及び各サブシステム立上げ用のコンソールを
備えている。このため、上記ＣＰＵサブシステム１１〜
ｈの集合を１つのシステムとして見た時、複数のコンソ
ール４１〜４ｎがあることになシ、オペレーションが複
雑になるばかりか、コンソール設置のためのスペースを
大きくとってしまうという欠点があった。
（Ｉ／Ｆ）３を介してそれぞれ独立のコンソール（Ｃ８
Ｌ）及びノ・−トコピー（ＨＣ） ４ｔ、 ４２・・・
４ｎに接続され、各ＣＰＵサブシステム毎にデノ（ツク
用、保守用及び各サブシステム立上げ用のコンソールを
備えている。このため、上記ＣＰＵサブシステム１１〜
ｈの集合を１つのシステムとして見た時、複数のコンソ
ール４１〜４ｎがあることになシ、オペレーションが複
雑になるばかりか、コンソール設置のためのスペースを
大きくとってしまうという欠点があった。
そこで、上記欠点を解消するため、第２図で示すような
従来例がある。即ち、この例では、複数のＣＰＵサブシ
ステム１１〜１１１が切換部５を介して１台のコンソー
ル及びハードコピー４に接続されている。従りて、切換
部５のスイッチＳ１〜もの中の特定のものを閉じること
により、１台のコンソール及びハードコピー４に任意の
１台のＣＰＵサブシステムを選択して接続することがで
きる。
従来例がある。即ち、この例では、複数のＣＰＵサブシ
ステム１１〜１１１が切換部５を介して１台のコンソー
ル及びハードコピー４に接続されている。従りて、切換
部５のスイッチＳ１〜もの中の特定のものを閉じること
により、１台のコンソール及びハードコピー４に任意の
１台のＣＰＵサブシステムを選択して接続することがで
きる。
この例では、スペース性は良好となるがシステム立上げ
時等、それぞれのＣＰＵサブシステム１１〜１、にコン
ソール及びハードコピー４を順次切換えて接続しなけれ
ばならず、操作が複雑となシ、誤操作を発生し易い欠点
があった。また、コンソール及びハードコピー４に接続
されていないＣＰＵサブシステムは、まずシステムメツ
セージを入出力インタフェース２を通してコンソール及
びハードコピー４を接続しているＣＰＵサブシステムに
送す、このＣＰＵサブシステムによって前記システムメ
ツセージをコンソールへ表示するため、上記のような構
成を採るに際してＣＰＵサブシステム１１〜１、の全て
のオペレーションシステム（ＯＳ）を変更せざるを得な
い欠点があった。
時等、それぞれのＣＰＵサブシステム１１〜１、にコン
ソール及びハードコピー４を順次切換えて接続しなけれ
ばならず、操作が複雑となシ、誤操作を発生し易い欠点
があった。また、コンソール及びハードコピー４に接続
されていないＣＰＵサブシステムは、まずシステムメツ
セージを入出力インタフェース２を通してコンソール及
びハードコピー４を接続しているＣＰＵサブシステムに
送す、このＣＰＵサブシステムによって前記システムメ
ツセージをコンソールへ表示するため、上記のような構
成を採るに際してＣＰＵサブシステム１１〜１、の全て
のオペレーションシステム（ＯＳ）を変更せざるを得な
い欠点があった。
本発明の目的は、上記の欠点に鑑み、省スペースを図シ
且つＣＰＵサブシステムのオペレーションシステムの変
更゛を最少限とした複数の中央処理装置を有するシステ
ムのコンソール接続方式を提供することにある。
且つＣＰＵサブシステムのオペレーションシステムの変
更゛を最少限とした複数の中央処理装置を有するシステ
ムのコンソール接続方式を提供することにある。
本発明は、複数の中央処理装置（ＣＰＵサブシステム）
を接続して成るシステムにおいて、ＣＰＵサブシステム
の中の１台をシステム全体を管理する主ＣＰＵサブシス
テムとし、常時は、この主ＣＰＵサブシステムを１台の
コンソールに接続すると共にミ他のＣＰＵサブシステム
を主ＣＰＵサブシステムのコンソールインターフェース
を介して前記コンソールに接続し、且つ、前記主ＣＰＵ
サブシステムと前記コンソールとの接続を切った状態で
は、他のＣＰＵサブシステムの任意の１台と直接前記コ
ンソールを接続する動作を行なう切換部を具備するコン
ソール接続方式を採用することにより、上記目的を達成
するものである。
を接続して成るシステムにおいて、ＣＰＵサブシステム
の中の１台をシステム全体を管理する主ＣＰＵサブシス
テムとし、常時は、この主ＣＰＵサブシステムを１台の
コンソールに接続すると共にミ他のＣＰＵサブシステム
を主ＣＰＵサブシステムのコンソールインターフェース
を介して前記コンソールに接続し、且つ、前記主ＣＰＵ
サブシステムと前記コンソールとの接続を切った状態で
は、他のＣＰＵサブシステムの任意の１台と直接前記コ
ンソールを接続する動作を行なう切換部を具備するコン
ソール接続方式を採用することにより、上記目的を達成
するものである。
以下本発明の一実施例を従来例と同一部には同一符号を
付して図面に従って説明する。第３図は本発明の複数の
中央処理装置を有するシステムのコンソール接続方式を
適用したシステムの一実施例を示したブロック図である
。複数のＣＰＵサブシステム１１〜１ｎが各ＣＰＵサブ
システムに設けられている入出力（Ｉ １０）インタフ
ェース２を介して接続されている。ＣＰＵ？プシステム
１１は主ＣＰＵサブシステムを構成しており、ｎ個のコ
ンソールインタフェース（Ｉ／Ｆ）３１〜３ｍを有し、
これらコンソールインタフェース３１〜３ｍは切換部５
に設けられているスイッチＳ１〜Ｓｎのａ端子に接続さ
れている。切換部５のスイッチＳ１〜Ｓ！Ｉのｂ端子は
１台のコンソール（ＣＳ Ｌ）及びハードコピー（）［
Ｃ）４に接続され、スイッチ８２〜Ｓ、のＣ端子は、Ｃ
ＰＵサブシステム１２〜１ｎの各々に設けられているコ
ンソールインタフェース３に接続ＣＰＵサブシステム用
のデータ受渡しに使用され、コンソールインタフェース
３．３１〜島は各ＣＰＵサブシステムとコンソール間の
情報送受に使用される。
付して図面に従って説明する。第３図は本発明の複数の
中央処理装置を有するシステムのコンソール接続方式を
適用したシステムの一実施例を示したブロック図である
。複数のＣＰＵサブシステム１１〜１ｎが各ＣＰＵサブ
システムに設けられている入出力（Ｉ １０）インタフ
ェース２を介して接続されている。ＣＰＵ？プシステム
１１は主ＣＰＵサブシステムを構成しており、ｎ個のコ
ンソールインタフェース（Ｉ／Ｆ）３１〜３ｍを有し、
これらコンソールインタフェース３１〜３ｍは切換部５
に設けられているスイッチＳ１〜Ｓｎのａ端子に接続さ
れている。切換部５のスイッチＳ１〜Ｓ！Ｉのｂ端子は
１台のコンソール（ＣＳ Ｌ）及びハードコピー（）［
Ｃ）４に接続され、スイッチ８２〜Ｓ、のＣ端子は、Ｃ
ＰＵサブシステム１２〜１ｎの各々に設けられているコ
ンソールインタフェース３に接続ＣＰＵサブシステム用
のデータ受渡しに使用され、コンソールインタフェース
３．３１〜島は各ＣＰＵサブシステムとコンソール間の
情報送受に使用される。
次に本実施例の動作について説明する。通常、システム
全体を管理する主ＣＰＵサブシステムｌｌが切換部５の
スイッチ８１がオンとなることによりコンソール及びハ
ードコピー４に接続式れる。この時、他のＣＰＵサブシ
ステム１２〜１．１とコンソール及びハードコピー４は
、切換部４のスイッチ８２〜Ｓｎがａ端子側に切換って
いるため、切換された状態となっておシ、ＣＰＵサブシ
ステムＩｔ””Ｉｎは、各コンソールインタフェース３
を介して主ＣＰＵサブシステム１のコンソールインタフ
ェース３２〜島に接続されている。
全体を管理する主ＣＰＵサブシステムｌｌが切換部５の
スイッチ８１がオンとなることによりコンソール及びハ
ードコピー４に接続式れる。この時、他のＣＰＵサブシ
ステム１２〜１．１とコンソール及びハードコピー４は
、切換部４のスイッチ８２〜Ｓｎがａ端子側に切換って
いるため、切換された状態となっておシ、ＣＰＵサブシ
ステムＩｔ””Ｉｎは、各コンソールインタフェース３
を介して主ＣＰＵサブシステム１のコンソールインタフ
ェース３２〜島に接続されている。
このような状態におけるシステムの立上げ動作について
以下に述べる。先ず、主ＣＰＵサブシステム１を立上げ
るが、この主ＣＰＵサブシステム１には上記の如く切換
部５を介してコンソール及のコンソール及びハードコピ
ー４を使用して主ＣＰＵサブシステム１１は正常に立上
げられる。次に、ＣＰＵサブシステム１．、ＣＰＵサブ
システム１島・・・と順次立上げることになるが、この
時、ＣＰＵサブシステム１２は切換部５を介して主ＣＰ
Ｕサブシステム１１に接続され、コンソール及びハード
コピー４には直接接続されていない。しかし、ＣＰＵサ
ブシステム１２は主ＣＰＵサブシステム１にノコンソー
ルインタフェース３１、ａｔを介してコンソール及びハ
ードコピー５に接続されているため、ＣＰＵサブシステ
ム１２側から見ると、あたかもコンソール及びハードコ
ピー４が直接接続されているのと同等となっている。即
ち、主ＣＰＵサブシステムのコンソールインタフェース
３１〜３ｎハ、他のＣＰＵサブシステムがこれらコンソ
ールインタフェース３１〜３ｎを介してコンソール及び
ハードコピー４にあ之かも直接接続されているのと同等
となる機能を有するように構成されている。従って、Ｃ
ＰＵサブシステムｉｔとオペレータの交信は、生ＣＰＵ
サブシステム１１を中継してコンソール及びハードコピ
ー５と行なうことができ、このＣＰＵサブシステム１２
も正常に立上げることができる。
以下に述べる。先ず、主ＣＰＵサブシステム１を立上げ
るが、この主ＣＰＵサブシステム１には上記の如く切換
部５を介してコンソール及のコンソール及びハードコピ
ー４を使用して主ＣＰＵサブシステム１１は正常に立上
げられる。次に、ＣＰＵサブシステム１．、ＣＰＵサブ
システム１島・・・と順次立上げることになるが、この
時、ＣＰＵサブシステム１２は切換部５を介して主ＣＰ
Ｕサブシステム１１に接続され、コンソール及びハード
コピー４には直接接続されていない。しかし、ＣＰＵサ
ブシステム１２は主ＣＰＵサブシステム１にノコンソー
ルインタフェース３１、ａｔを介してコンソール及びハ
ードコピー５に接続されているため、ＣＰＵサブシステ
ム１２側から見ると、あたかもコンソール及びハードコ
ピー４が直接接続されているのと同等となっている。即
ち、主ＣＰＵサブシステムのコンソールインタフェース
３１〜３ｎハ、他のＣＰＵサブシステムがこれらコンソ
ールインタフェース３１〜３ｎを介してコンソール及び
ハードコピー４にあ之かも直接接続されているのと同等
となる機能を有するように構成されている。従って、Ｃ
ＰＵサブシステムｉｔとオペレータの交信は、生ＣＰＵ
サブシステム１１を中継してコンソール及びハードコピ
ー５と行なうことができ、このＣＰＵサブシステム１２
も正常に立上げることができる。
以下同様で、ＣＰＵサブシステム１３、〜ＣＰＵサブシ
ステム１ｎも主ＣＰＵサブシステム１を中継して順次正
常に立上げることができる。
ステム１ｎも主ＣＰＵサブシステム１を中継して順次正
常に立上げることができる。
次に、各ＣＰＵサブシステムの保守及びデパックを行な
う時の動作について説明する。この場合は、例えばＣＰ
Ｕサブシステム１２を保守したい時、切換部５のスイッ
チＳ２をｂ端子側に切換えてこのＣＰＵサブシステム１
ｔとコンソール及びハードコピー４とを直接接続する。
う時の動作について説明する。この場合は、例えばＣＰ
Ｕサブシステム１２を保守したい時、切換部５のスイッ
チＳ２をｂ端子側に切換えてこのＣＰＵサブシステム１
ｔとコンソール及びハードコピー４とを直接接続する。
この時、切換部５のスイッチＳ１は必らずオフとなるよ
うにシーケンスが組まれてお多、生ＣＰＵサブシステム
１はコンソール及ヒバ−）”コピー４から切離されてい
る。このようを状態では、ＣＰＵ？プシステム２は主Ｃ
ＰＵサブシステム１のコンソールインタフニー５３．８
□、、１い、。１，７７−〜□。２、− １トコビー４
はこのＣＰＵサブシステム１２だけに接続されることに
なる。従って、コンソール及びハードコピー４はＣＰＵ
サブシステム１２の専用となＪ２、これを使用して保守
及びディバ、りを容易に行なうことができる。他のＣＰ
Ｕサブシステム１３〜ＩＩ、の保守及びデパックも同様
の動作によって行なうことができる。
うにシーケンスが組まれてお多、生ＣＰＵサブシステム
１はコンソール及ヒバ−）”コピー４から切離されてい
る。このようを状態では、ＣＰＵ？プシステム２は主Ｃ
ＰＵサブシステム１のコンソールインタフニー５３．８
□、、１い、。１，７７−〜□。２、− １トコビー４
はこのＣＰＵサブシステム１２だけに接続されることに
なる。従って、コンソール及びハードコピー４はＣＰＵ
サブシステム１２の専用となＪ２、これを使用して保守
及びディバ、りを容易に行なうことができる。他のＣＰ
Ｕサブシステム１３〜ＩＩ、の保守及びデパックも同様
の動作によって行なうことができる。
本実施例によれば、複数のＣＰＵサブシステム１１〜１
ｎに対して１台のコンソール及びハードコピー４が切換
部５を介して接続されている構成のため、システムの設
置スペースを大幅に減少させることができる。また、通
常時、ＣＰＵサブシステム１２〜１．は主ＣＰＵサブシ
ステム１１のコンソールインタフェース３１〜３ｎを介
してコンソール及びハードコピー４に接続されているた
め、各ＣＰＵサブシステムはシステムメツセージを主Ｃ
ＰＵサブシステム１１のコンソールインタフェース３１
〜３゜を中継としてコンソール及びハードコピー４に送
ることができるため、これらのＣＰＵサブシステム１２
〜１ｎのオペレーションシステムを変更する必要がなく
なり、主ＣＰＵサブシステム１、のオペレージ、！ｌ／
システムの変更のみで、１台のコンソール及ヒバ−トコ
ピー４を複数のＣＰＵサブシステムの共有とすることが
できる。
ｎに対して１台のコンソール及びハードコピー４が切換
部５を介して接続されている構成のため、システムの設
置スペースを大幅に減少させることができる。また、通
常時、ＣＰＵサブシステム１２〜１．は主ＣＰＵサブシ
ステム１１のコンソールインタフェース３１〜３ｎを介
してコンソール及びハードコピー４に接続されているた
め、各ＣＰＵサブシステムはシステムメツセージを主Ｃ
ＰＵサブシステム１１のコンソールインタフェース３１
〜３゜を中継としてコンソール及びハードコピー４に送
ることができるため、これらのＣＰＵサブシステム１２
〜１ｎのオペレーションシステムを変更する必要がなく
なり、主ＣＰＵサブシステム１、のオペレージ、！ｌ／
システムの変更のみで、１台のコンソール及ヒバ−トコ
ピー４を複数のＣＰＵサブシステムの共有とすることが
できる。
なお、上記実施例では複数のＣＰＵサブシステムヲ有ス
るシステムと１台のコンソール及ヒバ−トコピー４との
接続について述べたが、使用頻度の低いプリンタ等のＩ
１０機器との接続にも本発明を適用して同様の効果を得
ることができる。
るシステムと１台のコンソール及ヒバ−トコピー４との
接続について述べたが、使用頻度の低いプリンタ等のＩ
１０機器との接続にも本発明を適用して同様の効果を得
ることができる。
以上記述した如く本発明の複数の中央処理装置を有する
システムのコンソール接続方式によれば、省スペースを
図シ且つ中央処理装置のオペレーションシステムの変更
を最少限とする効果かめる。
システムのコンソール接続方式によれば、省スペースを
図シ且つ中央処理装置のオペレーションシステムの変更
を最少限とする効果かめる。
第１図は従来の複数の中央処理装置を有するシステムの
一例を示したブロック図、第２図は従来の複数の中央処
理装置を有するシステムの他の例を示したブロック図、
第３１又は本発明の複数の中央処理装置を有するシステ
ムのコンソール’ＪＩ Ｍ 方式を適用したシステムの
一実施例を示したブロック図である。 １に〜１ｏ・・・ＣＰＵサブシステム（中央処理装置）
２・・・入出力インタフェース ３．３□〜３ｎ・・・コンソールインタフェース４…コ
ンソール及ヒバ−トコピー ５・・・切換部 代理人 弁理士 則 近 雁 佑 （ほか１名） 第１図 第２図
一例を示したブロック図、第２図は従来の複数の中央処
理装置を有するシステムの他の例を示したブロック図、
第３１又は本発明の複数の中央処理装置を有するシステ
ムのコンソール’ＪＩ Ｍ 方式を適用したシステムの
一実施例を示したブロック図である。 １に〜１ｏ・・・ＣＰＵサブシステム（中央処理装置）
２・・・入出力インタフェース ３．３□〜３ｎ・・・コンソールインタフェース４…コ
ンソール及ヒバ−トコピー ５・・・切換部 代理人 弁理士 則 近 雁 佑 （ほか１名） 第１図 第２図
Claims (1)
- 複数の中央処理装置を接続して成るシステムにおいて、
中央処理装置の中の１台をシステム全体を管理する主中
央処理装置とし、常時はこの主中央処理装置を１台のコ
ンソールに接続すると共に、他の中央処理装置をこの主
中央処理装置に設けられているコンソールインタフェー
スを介して前記コンソールに接続し、且つ、この主中央
処理装置と前記コンソールとを切断した状態では、他の
中央処理装置の任意の１台と直接前記コンソールを接続
する動作を行なう切換部を具備し、この切換部を介して
前記複数の中央処理装置と前記１台のコンソールを接続
することを特徴とする複数の中央処理装置を有するシス
テムのコンソール接続方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1105284A JPS60156161A (ja) | 1984-01-26 | 1984-01-26 | 複数の中央処理装置を有するシステムのコンソ−ル接続方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1105284A JPS60156161A (ja) | 1984-01-26 | 1984-01-26 | 複数の中央処理装置を有するシステムのコンソ−ル接続方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60156161A true JPS60156161A (ja) | 1985-08-16 |
Family
ID=11767248
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1105284A Pending JPS60156161A (ja) | 1984-01-26 | 1984-01-26 | 複数の中央処理装置を有するシステムのコンソ−ル接続方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60156161A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0512236A (ja) * | 1991-07-04 | 1993-01-22 | Mitsubishi Electric Corp | 計算機システム |
-
1984
- 1984-01-26 JP JP1105284A patent/JPS60156161A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0512236A (ja) * | 1991-07-04 | 1993-01-22 | Mitsubishi Electric Corp | 計算機システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0598526B1 (en) | Telecommunication system with improved reconfiguration capability | |
| JPS60156161A (ja) | 複数の中央処理装置を有するシステムのコンソ−ル接続方式 | |
| JPS5819960A (ja) | 負荷分散システムの縮退運転方法 | |
| JPH0264845A (ja) | 主制御部多重化電子計算機 | |
| JPS5911454A (ja) | 冗長化システム | |
| JPH04239831A (ja) | 相互プロセッサバックアップ方式 | |
| JPH05204873A (ja) | 分散型処理システムにおける処理装置間通信処理方法 | |
| JPH0831050B2 (ja) | 系切替方式 | |
| JP3167461B2 (ja) | マルチプロセッサシステムのｉｐｌ方式 | |
| JPH0346050A (ja) | 入出力制御装置の拡張方式 | |
| JPH0787458B2 (ja) | 分散形交換システムの制御方式 | |
| JPS6113627B2 (ja) | ||
| JPH06348610A (ja) | 入出力制御方式 | |
| JPS6041845A (ja) | 回線接続方式 | |
| JPS638500B2 (ja) | ||
| JPH05282172A (ja) | 共有予備を有するマルチプロセッサシステム | |
| JPS644221B2 (ja) | ||
| JPS61239334A (ja) | 情報処理装置 | |
| JPS62278861A (ja) | マルチプロセツサシステムにおける機能対応範囲限定フアイル入替処理方式 | |
| JPH01311627A (ja) | 回線バックアップ方式 | |
| JPS62245362A (ja) | マルチプロセツサシステムのリセツト方式 | |
| JPS59188244A (ja) | 系切替え方式 | |
| JPH0250715A (ja) | クロック制御装置 | |
| JPH02109144A (ja) | 伝送ライン切り換え装置 | |
| JPH02244229A (ja) | システム管理方式 |