JPH01304961A - サーマルヘッド - Google Patents
サーマルヘッドInfo
- Publication number
- JPH01304961A JPH01304961A JP13493888A JP13493888A JPH01304961A JP H01304961 A JPH01304961 A JP H01304961A JP 13493888 A JP13493888 A JP 13493888A JP 13493888 A JP13493888 A JP 13493888A JP H01304961 A JPH01304961 A JP H01304961A
- Authority
- JP
- Japan
- Prior art keywords
- heat generating
- common electrode
- layer
- wiring
- common
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000919 ceramic Substances 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 230000001681 protective effect Effects 0.000 claims description 5
- 238000000034 method Methods 0.000 abstract description 2
- 238000010438 heat treatment Methods 0.000 description 17
- 238000000206 photolithography Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000020169 heat generation Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/315—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material
- B41J2/32—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads
- B41J2/335—Structure of thermal heads
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
この発明はサーマルヘッドに関し、更に詳しくは複数の
共通電極を多層配線構造とすることにより、外部信号入
力の１つであるドライバーＩＣの個数を低減して低１ａ
ｌｉ洛化を可能にしうるサーマルヘッドに関するもので
ある。
共通電極を多層配線構造とすることにより、外部信号入
力の１つであるドライバーＩＣの個数を低減して低１ａ
ｌｉ洛化を可能にしうるサーマルヘッドに関するもので
ある。
（ロ）従来の技術
従来のサーマルヘッドは、第３．４図に示すように、１
本の共通電極２１に第２配線部２２ｂが接続されており
、発熱抵抗層２３の発熱抵抗部２３ａはそれぞれ第１配
線部２２２Ｌを介して対応するドライバーＩＣ（図示せ
ず）の各出力端子に接続されている。なお、２４はセラ
ミック基板２５上のグレーズ層で、特に、第３図におけ
る２４は、発熱抵抗層２３および第１および第２配線部
２２ｂ、２２ａを、製造時にエツチングにより除去した
ために表面が露出されたグレーズ層である。また、２６
は保護膜である。
本の共通電極２１に第２配線部２２ｂが接続されており
、発熱抵抗層２３の発熱抵抗部２３ａはそれぞれ第１配
線部２２２Ｌを介して対応するドライバーＩＣ（図示せ
ず）の各出力端子に接続されている。なお、２４はセラ
ミック基板２５上のグレーズ層で、特に、第３図におけ
る２４は、発熱抵抗層２３および第１および第２配線部
２２ｂ、２２ａを、製造時にエツチングにより除去した
ために表面が露出されたグレーズ層である。また、２６
は保護膜である。
（ハ）発明が解決しようとする課題
しかるに、上記構成では、ドライバーＩＣの各出力端子
と、発熱抵抗部２３ａに通ずる第１配線部２２ａとを電
気的に接続する際、ドライバーＩＣのポンディングパッ
ド部（図示せず）と第１配線部２２λのそれとはｌ対ｌ
に電気的に接続されるから、ドライバーＩＣの個数を減
らそうとすると、ドライバーＩＣのポンディングパッド
部を高密度化したりドライバーＩＣ自体を大型化する必
要がある。
と、発熱抵抗部２３ａに通ずる第１配線部２２ａとを電
気的に接続する際、ドライバーＩＣのポンディングパッ
ド部（図示せず）と第１配線部２２λのそれとはｌ対ｌ
に電気的に接続されるから、ドライバーＩＣの個数を減
らそうとすると、ドライバーＩＣのポンディングパッド
部を高密度化したりドライバーＩＣ自体を大型化する必
要がある。
また、発熱抵抗部２３ａを高密度化する際にもドライバ
ーＩＣのポンディングパッド部分を高密度化しなくては
ならないという問題点があった。
ーＩＣのポンディングパッド部分を高密度化しなくては
ならないという問題点があった。
この発明は、ドライバーＩＣのポンディングパッド部を
高密度化することなくドライバーＩＣの個数を低減でき
るとともに、発熱抵抗部２３ａを高密度化できるサーマ
ルヘッドを提供することを目的の一つとするものである
。
高密度化することなくドライバーＩＣの個数を低減でき
るとともに、発熱抵抗部２３ａを高密度化できるサーマ
ルヘッドを提供することを目的の一つとするものである
。
（ニ）課題を解決するための手段
この発明は、セラミック基板と、このセラミック基板上
面の一方領域上に長手方向に沿って配設されたグレーズ
層と、このグレーズ層上から短手方向に沿ってセラミッ
ク基板上面の他方領域上にまで延設されるとともに、上
記長手方向に沿って並設された複数の発熱抵抗層と、こ
の各発熱抵抗層のグレーズ層上に上記長手方向に沿って
一列縦隊に配列された発熱抵抗部と、この発熱抵抗部の
一端を外部信号入力部に接続する第１配線部と、上記発
熱抵抗部の他端に接続された第２配線部と、上記セラミ
ック基板上面の他方領域上に上記長手方向に沿って設け
られるとともに、上記第２配線部に接続された共通電極
部層と、この共通電極部層、上記第１１第２配線部およ
び発熱抵抗部を保護する保護膜とからなるサーマルヘッ
ド本体を有するサーマルヘッドにおいて、 共通電極部層が、それぞれ絶縁層を介して上記セラミッ
ク基板上面の他方領域上に多層に積層されてなる複数の
共通電極層部分からなり、かつ共通電極層部分を、１つ
の外部信号入力部に第１、第２配線部を介して共通接続
された発熱抵抗部の数のうち最大共通接続数に対応する
数だけ設けて構成したサーマルヘッドである。
面の一方領域上に長手方向に沿って配設されたグレーズ
層と、このグレーズ層上から短手方向に沿ってセラミッ
ク基板上面の他方領域上にまで延設されるとともに、上
記長手方向に沿って並設された複数の発熱抵抗層と、こ
の各発熱抵抗層のグレーズ層上に上記長手方向に沿って
一列縦隊に配列された発熱抵抗部と、この発熱抵抗部の
一端を外部信号入力部に接続する第１配線部と、上記発
熱抵抗部の他端に接続された第２配線部と、上記セラミ
ック基板上面の他方領域上に上記長手方向に沿って設け
られるとともに、上記第２配線部に接続された共通電極
部層と、この共通電極部層、上記第１１第２配線部およ
び発熱抵抗部を保護する保護膜とからなるサーマルヘッ
ド本体を有するサーマルヘッドにおいて、 共通電極部層が、それぞれ絶縁層を介して上記セラミッ
ク基板上面の他方領域上に多層に積層されてなる複数の
共通電極層部分からなり、かつ共通電極層部分を、１つ
の外部信号入力部に第１、第２配線部を介して共通接続
された発熱抵抗部の数のうち最大共通接続数に対応する
数だけ設けて構成したサーマルヘッドである。
すなわち、この発明は、共通電極部層を、１つの外部信
号入力部に共通接続された発熱抵抗部分の数のうち最大
共通接続数に対応する数だけの共通電極層部分から構成
するとと乙に、これらを積層して多層配線構造にしたも
のである。
号入力部に共通接続された発熱抵抗部分の数のうち最大
共通接続数に対応する数だけの共通電極層部分から構成
するとと乙に、これらを積層して多層配線構造にしたも
のである。
この発明において、共通電極層部分を最大共通接続数に
対応する数だけ設けろとは、Ｉっの外部信号入力部に第
１、第２配線部を介して共通接続された発熱抵抗部の最
大個数と同じ数だけの共通電極層部分から共通電極部層
が成ることを意味する。
対応する数だけ設けろとは、Ｉっの外部信号入力部に第
１、第２配線部を介して共通接続された発熱抵抗部の最
大個数と同じ数だけの共通電極層部分から共通電極部層
が成ることを意味する。
この発明における外部信号入力部とは、プリント基板（
図示せず）上のドライバー１’Ｃ（外部信号入力部分）
又は／およびグレーズ層上におけろドライバーＩＣのポ
ンディングパッドを意味する。
図示せず）上のドライバー１’Ｃ（外部信号入力部分）
又は／およびグレーズ層上におけろドライバーＩＣのポ
ンディングパッドを意味する。
（ホ）作用
上記構成により、１つの外部信号入力部に共通接続され
た発熱抵抗部の最大個数と同じ数だけの共通電極層部分
を積層構造にして共通電極部層を構成したことから、発
熱抵抗部を、１つの外部信号入力部分（ドライバーＩＣ
）の１出力端子に最小２本、最大では共通電極層部分の
個数だけ共通接続でき、これにより、ドライバーＩＣの
ポンディングパッド部を高密度化することなくドライバ
ーＩＣの個数を低減できるとともに、発熱抵抗部の高密
度化を図ることができる。
た発熱抵抗部の最大個数と同じ数だけの共通電極層部分
を積層構造にして共通電極部層を構成したことから、発
熱抵抗部を、１つの外部信号入力部分（ドライバーＩＣ
）の１出力端子に最小２本、最大では共通電極層部分の
個数だけ共通接続でき、これにより、ドライバーＩＣの
ポンディングパッド部を高密度化することなくドライバ
ーＩＣの個数を低減できるとともに、発熱抵抗部の高密
度化を図ることができる。
（へ）実施例
以下図に示す実施例に基づいてこの発明を詳述する。な
お、これによってこの発明は限定を受ける乙のではない
。
お、これによってこの発明は限定を受ける乙のではない
。
第１．２図において、サーマルヘッドは、セラミック基
板ｌと、このセラミック基板上面の一方領域上に長手方
向（図示Ｙ方向）に沿って配設されたグレーズ層２と、
このグレーズ層上から短手方向（図示Ｘ方向）に沿って
セラミック基板上面の他方領域上にまで延設されるとと
もに、Ｙ方向に沿って並設された複数の発熱抵抗層３と
、この各発熱抵抗層のグレーズ層２上にＹ方向に沿って
一列縦隊に配列された発熱抵抗部３ａと、この発熱抵抗
部の一端をドライバーＩＣ（図示せず）に接続する第１
配線部４ａと、発熱抵抗部３ａの他端に接続された第２
配線部４ｂと、セラミック基板ｌ上面の他方領域上にＹ
方向に沿って設けられろとともに、第２配線部４ｂに接
続された第１共通電極５および第２共通電極７からなる
共通電極部層と、この共通電極部層、第１、第２配線部
４ａ、４ｂおよび発熱抵抗部３ａを保護する保護膜８と
からなるサーマルヘッド本体を主として有する。
板ｌと、このセラミック基板上面の一方領域上に長手方
向（図示Ｙ方向）に沿って配設されたグレーズ層２と、
このグレーズ層上から短手方向（図示Ｘ方向）に沿って
セラミック基板上面の他方領域上にまで延設されるとと
もに、Ｙ方向に沿って並設された複数の発熱抵抗層３と
、この各発熱抵抗層のグレーズ層２上にＹ方向に沿って
一列縦隊に配列された発熱抵抗部３ａと、この発熱抵抗
部の一端をドライバーＩＣ（図示せず）に接続する第１
配線部４ａと、発熱抵抗部３ａの他端に接続された第２
配線部４ｂと、セラミック基板ｌ上面の他方領域上にＹ
方向に沿って設けられろとともに、第２配線部４ｂに接
続された第１共通電極５および第２共通電極７からなる
共通電極部層と、この共通電極部層、第１、第２配線部
４ａ、４ｂおよび発熱抵抗部３ａを保護する保護膜８と
からなるサーマルヘッド本体を主として有する。
さらに、第１および第２共通電極５および７は、絶線層
６を介して２層配線構造になっている。
６を介して２層配線構造になっている。
すなわち、隣接する２つの発熱抵抗部３ａ。
３ａ（第１図参照）は一端がドライバＩＣの１出力端子
に共通接続され、他端がそれぞれ第２共通電極７［第２
図（ａ）参照］および第１共通電極５［第２図（ｂ）参
照コに接続されている。駆動はいわゆるダイナミック方
式でおこなわれ、第１共通電極５、第２共通電極７に加
えられる電圧レベルを交互に切替えることにより、一方
の発熱抵抗部３ａを選択し、ドライバーのオン・オフに
従って適宜通電する。
に共通接続され、他端がそれぞれ第２共通電極７［第２
図（ａ）参照］および第１共通電極５［第２図（ｂ）参
照コに接続されている。駆動はいわゆるダイナミック方
式でおこなわれ、第１共通電極５、第２共通電極７に加
えられる電圧レベルを交互に切替えることにより、一方
の発熱抵抗部３ａを選択し、ドライバーのオン・オフに
従って適宜通電する。
次に、製造方法について説明する。
まず、セラミック基板ｌ上にグレーズＦｉ２が形成され
た後、スパッタ法によって抵抗層３を形成する。次に、
第１共通電極となる層をスパッタ法やメツキ等により形
成した後、フォトリソグラフィでパターンを形成する。
た後、スパッタ法によって抵抗層３を形成する。次に、
第１共通電極となる層をスパッタ法やメツキ等により形
成した後、フォトリソグラフィでパターンを形成する。
そして、絶縁層となる層をスパッタ法あるいはＣＶＤ法
によって形成した後、フォトリソグラフィで絶縁層６の
パターンを形成する。その後、第２共通電極となる層を
形成してフォトリソグラフィで第２共通電極７のパター
ンを形成する。その後、配線部となる屡を形成し、フォ
トリソグラフィで配線ＩＥ４ａ、４ｂのパターンを形成
した後、スパッタ法あるいはＣＶＤ法にて保護膜層８を
形成する。
によって形成した後、フォトリソグラフィで絶縁層６の
パターンを形成する。その後、第２共通電極となる層を
形成してフォトリソグラフィで第２共通電極７のパター
ンを形成する。その後、配線部となる屡を形成し、フォ
トリソグラフィで配線ＩＥ４ａ、４ｂのパターンを形成
した後、スパッタ法あるいはＣＶＤ法にて保護膜層８を
形成する。
この際、第２図（ｃ）に示すように、発熱抵抗層となる
層および配線部４２Ｌ、４ｂとなる層は、複数個所、同
時にエツチングされて複数の発熱抵抗層３が作成される
。このため、エツチング部分においては、グレーズ層２
の表面が露出している。
層および配線部４２Ｌ、４ｂとなる層は、複数個所、同
時にエツチングされて複数の発熱抵抗層３が作成される
。このため、エツチング部分においては、グレーズ層２
の表面が露出している。
このようにして２層構造で、第１および第２共通電極５
．７を備えたサーマルヘッド本体を作製できる。
．７を備えたサーマルヘッド本体を作製できる。
この実施例のものは上記構成を有するから、隣接する２
つの発熱抵抗部３ａ、３ａをｌっのドライバーＩＣの各
出力端子に共通接続でき、ドライバーｔＣのポンディン
グパッド部を増加することなくドライバーＩＣの数を低
減できるとともに、発熱抵抗層部分の数を最大、従来の
発熱抵抗部の数の２倍に増加できるものである。
つの発熱抵抗部３ａ、３ａをｌっのドライバーＩＣの各
出力端子に共通接続でき、ドライバーｔＣのポンディン
グパッド部を増加することなくドライバーＩＣの数を低
減できるとともに、発熱抵抗層部分の数を最大、従来の
発熱抵抗部の数の２倍に増加できるものである。
なお本実施例では、２１１造からなる共通電極を備えた
しのを示したが、３層以上のものにち適用できる。
しのを示したが、３層以上のものにち適用できる。
（ト）発明の効果
この発明によれば、１つの外部信号入力部に共通接続さ
れた発熱抵抗部の最大個数と同じ数だけの共通電極層部
分を積層構造にして共通電極部層を構成したことから、
発熱抵抗部を、１つの外部信号入力部分（ドライバーＩ
Ｃ）の各出力端子に最小２本、最大では共通電極層部分
の個数だけ共通接続でき、これにより、ドライバーＩＣ
のポンディングパッド部を高密度化することなくドライ
バーＩＣ１７）個数を低減できるとともに、発熱抵抗部
の高密度化を図ることができる効果がある。
れた発熱抵抗部の最大個数と同じ数だけの共通電極層部
分を積層構造にして共通電極部層を構成したことから、
発熱抵抗部を、１つの外部信号入力部分（ドライバーＩ
Ｃ）の各出力端子に最小２本、最大では共通電極層部分
の個数だけ共通接続でき、これにより、ドライバーＩＣ
のポンディングパッド部を高密度化することなくドライ
バーＩＣ１７）個数を低減できるとともに、発熱抵抗部
の高密度化を図ることができる効果がある。
第１図はこの発明の一実施例を示す概略構成図、第２図
（ａ）は第１図におけるＢ−Ｂ’断面図、第２図（ｂ）
は第１図におけるｃ−ｃ′断面図、第２図（ｃ ）は第
１図におけるＤ−Ｄ’断面図、第３図は従来例を示す概
略構成図、第４図は第３図におけるＡ−Ａ′断面図であ
る。 ｌ・・・・・・セラミック基板、２・・・・・・グレー
ズ層、３・・・・・・発熱抵抗層、 ３ａ・・・・
・・発熱抵抗部、４ａ・・・・・・第１配線部、 ４ｂ
・・・・・・第２配線部、５・・・・・・第１共通電極
、 ６・・・・・・絶縁層、７・・・・・・第２共通電
極、 ８・・・・・・保護膜。 第１図
（ａ）は第１図におけるＢ−Ｂ’断面図、第２図（ｂ）
は第１図におけるｃ−ｃ′断面図、第２図（ｃ ）は第
１図におけるＤ−Ｄ’断面図、第３図は従来例を示す概
略構成図、第４図は第３図におけるＡ−Ａ′断面図であ
る。 ｌ・・・・・・セラミック基板、２・・・・・・グレー
ズ層、３・・・・・・発熱抵抗層、 ３ａ・・・・
・・発熱抵抗部、４ａ・・・・・・第１配線部、 ４ｂ
・・・・・・第２配線部、５・・・・・・第１共通電極
、 ６・・・・・・絶縁層、７・・・・・・第２共通電
極、 ８・・・・・・保護膜。 第１図
Claims (1)
- 【特許請求の範囲】 １、セラミック基板と、このセラミック基板上面の一方
領域上に長手方向に沿って配設されたグレーズ層と、こ
のグレーズ層上から短手方向に沿ってセラミック基板上
面の他方領域上にまで延設されるとともに、上記長手方
向に沿って並設された複数の発熱抵抗層と、この各発熱
抵抗層のグレーズ層上に上記長手方向に沿って一列縦隊
に配列された発熱抵抗部と、この発熱抵抗部の一端を外
部信号入力部に接続する第１配線部と、上記発熱抵抗部
の他端に接続された第２配線部と、上記セラミック基板
上面の他方領域上に上記長手方向に沿って設けられると
ともに、上記第２配線部に接続された共通電極部層と、
この共通電極部層、上記第１、第２配線部および発熱抵
抗部を保護する保護膜とからなるサーマルヘッド本体を
有するサーマルヘッドにおいて、 共通電極部層が、それぞれ絶縁層を介して上記セラミッ
ク基板上面の他方領域上に多層に積層されてなる複数の
共通電極層部分からなり、かつ共通電極層部分を、１つ
の外部信号入力部に第１、第２配線部を介して共通接続
された発熱抵抗部の数のうち最大共通接続数に対応する
数だけ設けて構成したサーマルヘッド。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13493888A JPH01304961A (ja) | 1988-06-01 | 1988-06-01 | サーマルヘッド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13493888A JPH01304961A (ja) | 1988-06-01 | 1988-06-01 | サーマルヘッド |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01304961A true JPH01304961A (ja) | 1989-12-08 |
Family
ID=15140065
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13493888A Pending JPH01304961A (ja) | 1988-06-01 | 1988-06-01 | サーマルヘッド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01304961A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2711096A1 (fr) * | 1993-10-12 | 1995-04-21 | Rohm Co Ltd | Tête thermique et imprimante l'utilisant. |
-
1988
- 1988-06-01 JP JP13493888A patent/JPH01304961A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2711096A1 (fr) * | 1993-10-12 | 1995-04-21 | Rohm Co Ltd | Tête thermique et imprimante l'utilisant. |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01304961A (ja) | サーマルヘッド | |
| JPH037973Y2 (ja) | ||
| KR20010074816A (ko) | 열 헤드 및 열 헤드 장치 | |
| JP3289820B2 (ja) | サーマルヘッド | |
| JPS5845974A (ja) | サ−マルヘツド | |
| JP3405725B2 (ja) | サーマルヘッド | |
| JP2759730B2 (ja) | 印刷回路基板 | |
| JPH0732054Y2 (ja) | サーマルヘッドの給電線接続構造 | |
| JPH04338556A (ja) | サーマルプリントヘッド | |
| JPS6211660A (ja) | エツヂ型サ−マルヘツド | |
| JPH0316748A (ja) | 厚膜型サーマルヘッド及びその製造方法 | |
| JP3295492B2 (ja) | ライン型サーマルプリントヘッドの構造 | |
| JP2001191572A (ja) | サーマルヘッド | |
| JPS58205780A (ja) | 感熱印字ヘツド | |
| JP3107196B2 (ja) | サーマルヘッド | |
| JPH05318798A (ja) | 感熱記録ヘッド | |
| JPS6358996A (ja) | ハイブリツドｉｃの導体パタ−ン形成方法 | |
| JPH0417795B2 (ja) | ||
| JPH0615242B2 (ja) | サ−マルヘツド | |
| JPH01200971A (ja) | サーマルヘッド | |
| JPH06340104A (ja) | サーマルヘッド | |
| JPS62246745A (ja) | サ−マルヘツド | |
| JPS6216164A (ja) | サ−マルヘツド | |
| JPS61148072A (ja) | サ−マルヘツド | |
| JPH0564906A (ja) | サーマルプリントヘツド |