JPH01293347A - マスク - Google Patents

マスク

Info

Publication number
JPH01293347A
JPH01293347A JP63124431A JP12443188A JPH01293347A JP H01293347 A JPH01293347 A JP H01293347A JP 63124431 A JP63124431 A JP 63124431A JP 12443188 A JP12443188 A JP 12443188A JP H01293347 A JPH01293347 A JP H01293347A
Authority
JP
Japan
Prior art keywords
mask
chip
wafer
pattern
reticle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63124431A
Other languages
English (en)
Inventor
Nobuaki Ando
安藤 伸朗
Takashi Sekiya
関矢 隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP63124431A priority Critical patent/JPH01293347A/ja
Publication of JPH01293347A publication Critical patent/JPH01293347A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54433Marks applied to semiconductor devices or parts containing identification or tracking information
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54453Marks applied to semiconductor devices or parts for use prior to dicing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は半導体装置の製造工程において用いられるマ
スクに関し、特に2以上のチップに対して同時に露光を
行なう工程で用いられるマスクに関するものである。
[従来の技術] 第3図は従来から用いられるマスク、たとえば、レディ
クルマスクを簡略化して示す平面図である。
図において、このレディクルマスク7は1チツプ分のパ
ターン1〜6を有している。それぞれ1チツプ分のパタ
ーン1〜6は透明ガラス基板上に電子ビーム描画によっ
てクロム膜として描かれているものである。ここでは−
例として、6チツプに対して同時に露光するための、6
チツプ分のパターンが形成されたレティクルマスク7が
示されている。通常、レティクルマスクにおいては、実
際のチップサイズに対して5または10倍に拡大された
大きさを有するパターンが描かれていや。
この場合、1チツプ分のパターン1〜6はすべて全く同
じパターンを有するものとする。
第4図はレティクルマスクが有するパターンが転写され
るべきウェハ8を示す平面図である。この図によれば、
ウェハ8は、1つの半導体装置としてのチップ9が多数
個製造されるべきものとして区切られている。
次に、レティクルマスクをウェハに重ね合わせて露光す
る際の工程について概略的に説明する。
第3図に示されたレディクルマスク7をステッパと呼ば
れる露光装置を用いてウェハ8上に重ね合わせて露光す
ることによって、レディクルマスク7に描かれたパター
ンがウェハ8上に転写される。
この場合、ステッパの動作は、第3図に示されるような
6チツプ分のパターンを有するレディクルマスク7が用
いられるとき、次のような手順で行なわれる。第5図に
示すように、まず、ウェハ8上のaの部分の6チツプが
同時に露光される。次に、ウェハ8上のbの部分の6チ
ツプは、レティクルマスク7が有する6チツプ分のパタ
ーンと重ね合わせられ、6チツプ同時に露光される。さ
らに、ウェハ8上のCの部分の6チツプが同時に露光さ
れる、というように、順次、ウェハ8上の露光される領
域をステップ移動させながら、1つのレディクルマスク
を用いてウェハ8上の全チップに露光処理が施される。
今、第6図に示すように、レディクルマスク7上の10
の部分に欠陥が存在したり、ごみ等が付着しているもの
とする。この場合、このレディクルマスク7を用いてス
テッパによる露光が行なわれたウェハ8には、第7図に
示すように、その1チツプ分のパターン1が転写された
ウェハ8上の各チップが、欠陥部分20をそれぞれ有す
ることになる。
[発明が解決しようとする課題] 従来のレティクルマスクは以上のように構成されている
ので、2以上のチップにそれぞれ対応する2以上のパタ
ーンを有するレディクルマスクにおいては、パターンが
転写されたウェハ上のどのチップが、レディクルマスク
上のどのチップのパターンに対応するかを判断すること
は困難である。
そのため、たとえば、もし、レティクルマスク上に形成
された1つのパターンの領域に欠陥が存在したり、ごみ
等が付着していた場合、そのレディクルマスクを用いて
露光を行なった結果、ウェハ上のチップが共通の不良部
分を有していたとしても、その原因がレディクルマスク
によるものかどうかが即座に判断され得ないという問題
点があった。
そこで、この発明は上記のような問題点を解消するため
になされたもので、ウェハ上に形成されたパターンの不
良部分がマスクの欠陥、ごみ付着等に起因するものであ
るかどうかが即座に判断され得るマスクを提供すること
を目的とする。
[課題を解決するための手段コ この発明に従ったマスクは、少なくとも2以上のチップ
にそれぞれ対応する2以上のパターンを有するマスクに
おいて、そのパターンが、それぞれ他のパターンと識別
可能な標識を含むものである。
[作用] この発明のマスクにおいては、その上に形成されたパタ
ーンがチップごとに識別可能な標識を含んでいるので、
ウェハ上にパターンが転写された場合、そのパターンが
マスク上のどのチップに対応するパターンであるかを判
断するための標識もウェハ上のチップに転写され得る。
したがって、その標識によってレティクルマスク上のチ
ップとウェハ上のチップとの対応が容易に判断されるこ
とができるので、ウェハ上に存在する不良部分がレディ
クルマスク上に存在する不良部分に起因するものである
か否かの判断が非常に容易になる。
[発明の実施例] 以下、この発明の一実施例を図について説明する。第1
図はこの発明に従ったマスクの一例としてレディクルマ
スク7を簡略的に示す平面図、第2図は第1図に示され
たレティクルマスク7を用いて露光が行なわれたウェハ
8を示す平面図である。
図において、レティクルマスク7には1チツプ分のパタ
ーン1〜6が形成されている。各1チツプ分のパターン
1〜6には、それぞれ互いに識別可能な標識としてレテ
ィクルチップナンバー11が、各パターン中に含まれる
ように、電子ビーム描画により、パターン膜の形成と同
時に描かれている。また、このレティクルマスク7上に
形成されたパターンが、たとえば、1チツプ分のパター
ン1が欠陥部分またはごみ等の付着部分を有するものと
する。ウェハ8には、1つの半導体装置として製造され
るべき領域としてのチップ9が多数個、区切られている
。なお、この実施例によるレティクルマスク7において
、各1チツプ分のパターン1〜6は、レティクルチップ
ナンバー11以外はすべて同一のパターンを有するもの
とする。すなわち、レティクルマスク7上の6チツプ分
のパターンはレティクルチップナンバー11のみによっ
て区別され得るように描かれている。
このようなレティクルマスク7を用いてステッパによっ
てウェハ8上に露光処理が施されると、第2図に示され
るように、ウェハ8上の各チップ9にレティクルチップ
ナンバー11によるチップナンバー(1〜6)が露光・
転写されたウェハ8が得られる。すなわち、ウェハ8上
の各チップ9がレティクルマスク7上のどのチップのパ
ターンに対応するかが一目で判断され得るようになる。
したがって、上述のようにレティクルマスク7上の1チ
ップ分のパターン1の中に欠陥部分またはごみ等の付着
部分10が存在するとき、そのレディクルマスクを用い
てパターンが転写されたウェハ8には、そのパターンが
転写されたチップに欠陥部分20が生じるとともに、そ
の1チップ分のパターン1を識別するためのレティクル
チップナンバー“1“もパターンと同時に転写されてい
る。
そのため、ウェハ8上に生じた欠陥部分20は、レディ
クルマスク7上の1チップ分のパターン1が有する欠陥
部分10に起因するものであると容易に判断され得る。
なお、上記実施例では、6チツプ分同時に露光するレデ
ィクルマスクについて示したが、少なくとも、2以上の
チップに対して同時に露光するために、2以上のチップ
にそれぞれ対応する2以上のパターンをHするマスクで
あればよい。
また、マスク上に形成されるチップごとのパターンの識
別は、上記実施例における数字に限らず、少なくとも互
いに識別可能なものであれば、図形、記号、文字等であ
ってもよい。
[発明の効果コ 以上のように、この発明によればマスク上に形成された
チップごとのパターンとウェハ上のチップとの対応が即
座に判断され得るので、ウェハ上の不具合がマスクの不
具合によるものであるか否かの判断が容易になるという
効果がある。したがって、量産工程において使用される
マスクに本発明を適用することにより、マスクの不具合
に起因する不良に対するフィードバックを速やかに行な
うことができ、歩留りの減少を防止することが可能とな
る。
また、マスク上に形成されたチップごとのパターンに他
のパターンと識別可能な標識を含ませることは、容易に
実現されることができ、マスクの製造上、何ら支障をき
たすことはないので、マスクのパターンに標識を含ませ
たために、製造される半導体装置の歩留りの低下をもた
らすこともない。
【図面の簡単な説明】
第1図はこの発明の一実施例によるレディクルマスクを
示す平面図、第2図は第1図に示されたレティクルマス
クを用いてパターンが転写されたウェハを示す平面図、
第3図は従来のレディクルマスクを示す平面図、第4図
は第3図に示されたレディクルマスクを用いてパターン
が転写されたウェハを示す平面図、第5図はステッパに
よる露光動作の順序を説明するために示すウェハの平面
図、第6図はレティクルマスク上に何らかの不具合が存
在する場合の、従来のレティクルマスクを示す平面図、
第7図は第6図に示されたレティクルマスクを用いてパ
ターンが転写された場合のウェハを示す平面図である。 図において、1. 2. 3.4. 5.6は1チップ
分のパターン、7はレティクルマスク、8はウェハ、9
はチップ、11はレティクルチップナンバーである。 なお、各図中、同一符号は同一または相当部分を示す。

Claims (1)

    【特許請求の範囲】
  1.  少なくとも2以上のチップにそれぞれ対応する2以上
    のパターンを有するマスクにおいて、前記パターンが、
    それぞれ他の前記パターンと識別可能な標識を含む、マ
    スク。
JP63124431A 1988-05-20 1988-05-20 マスク Pending JPH01293347A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63124431A JPH01293347A (ja) 1988-05-20 1988-05-20 マスク

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63124431A JPH01293347A (ja) 1988-05-20 1988-05-20 マスク

Publications (1)

Publication Number Publication Date
JPH01293347A true JPH01293347A (ja) 1989-11-27

Family

ID=14885318

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63124431A Pending JPH01293347A (ja) 1988-05-20 1988-05-20 マスク

Country Status (1)

Country Link
JP (1) JPH01293347A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57179849A (en) * 1981-04-30 1982-11-05 Nec Corp Photo mask
JPS58193548A (ja) * 1982-05-07 1983-11-11 Hitachi Ltd 露光方法およびそれに用いるマスク
JPS6017747A (ja) * 1983-07-12 1985-01-29 Nec Ic Microcomput Syst Ltd 半導体集積回路製造用レチクル

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57179849A (en) * 1981-04-30 1982-11-05 Nec Corp Photo mask
JPS58193548A (ja) * 1982-05-07 1983-11-11 Hitachi Ltd 露光方法およびそれに用いるマスク
JPS6017747A (ja) * 1983-07-12 1985-01-29 Nec Ic Microcomput Syst Ltd 半導体集積回路製造用レチクル

Similar Documents

Publication Publication Date Title
EP0061536B1 (en) Method of manufacturing a semiconductor device having improved alignment marks and alignment marks for said method
JPH1069066A (ja) マスクおよびその検査方法ならびに露光方法
JP2000228341A (ja) 半導体集積回路
US7452639B2 (en) Photomask with photoresist test patterns and pattern inspection method
JPH01293347A (ja) マスク
JP2595962B2 (ja) 半導体装置
KR100271125B1 (ko) 정렬마크를 갖는 마스크 및 이를 이용한 마스크간 정렬도 측정방법
JP2564440B2 (ja) ウエハ内位置表示を付したチップの製造方法
JPH03269433A (ja) 投影露光マスク
JPH06324475A (ja) レチクル
JPH07122479A (ja) ウエハ内位置表示を付したチップ及びその製造方法
JPH0258777B2 (ja)
KR100255087B1 (ko) 더미셀이 형성된 스테퍼용 레티클
KR100232713B1 (ko) 반도체장치 및 그 제조방법
JPS60211941A (ja) 露光方法
KR20040059251A (ko) 하나의 레이어에 다수의 박스형 마크를 갖는 중첩측정용정렬마크
KR200181369Y1 (ko) 노광 장치
JP2764925B2 (ja) 半導体装置の製造方法
JPS6258139B2 (ja)
JPS6239814B2 (ja)
JPS6017747A (ja) 半導体集積回路製造用レチクル
JPH0494522A (ja) アライメイト・マーク構造
JPH05257267A (ja) フォトマスク保護具
JPS61208832A (ja) 半導体チツプの欠陥検査方法
JPS61117544A (ja) ホトマスク