JPH01291513A - コンデンサ回路 - Google Patents
コンデンサ回路Info
- Publication number
- JPH01291513A JPH01291513A JP12155288A JP12155288A JPH01291513A JP H01291513 A JPH01291513 A JP H01291513A JP 12155288 A JP12155288 A JP 12155288A JP 12155288 A JP12155288 A JP 12155288A JP H01291513 A JPH01291513 A JP H01291513A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- current
- capacitor
- circuit
- current output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 53
- 238000006243 chemical reaction Methods 0.000 claims abstract description 23
- 230000003321 amplification Effects 0.000 claims 1
- 238000003199 nucleic acid amplification method Methods 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 abstract description 9
- 238000010586 diagram Methods 0.000 description 8
- 241000750042 Vini Species 0.000 description 7
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野コ
本発明は半導体集積回路に内蔵可能のコンデンサ回路に
関し、特に小容量のコンデンサ及び電流変換増幅回路を
備えることにより等測的に大容量コンデンサとして機能
し得るコンデンサ回路に関するものである。
関し、特に小容量のコンデンサ及び電流変換増幅回路を
備えることにより等測的に大容量コンデンサとして機能
し得るコンデンサ回路に関するものである。
[従来の技術]
半導体集積回路において内蔵可能のコンデンサとしては
、PN接合に逆バイアスを印加して得られる接合コンデ
ンサと、薄い絶縁膜として、例えばシリコン酸化膜を利
用したMOSコンデンサとが公知である。
、PN接合に逆バイアスを印加して得られる接合コンデ
ンサと、薄い絶縁膜として、例えばシリコン酸化膜を利
用したMOSコンデンサとが公知である。
また、この外に、小容量のコンデンサを用いて等測的に
大容量コンデンサの機能を実現させるミラー回路が従来
より知られている。
大容量コンデンサの機能を実現させるミラー回路が従来
より知られている。
第4図はこのミラー回路を示す回路図である。
反転増幅器A1の入出力間にコンデンサc1が接続され
ている。端子T側から見た容量CTは、等測的にCt
’= (1+ G ) Ctと表わせる。但し、Gは反
転増幅器A、の利得である。従って、反転増幅器A、の
利得Gを大きくすれ′ば、等測的に大容量のコンデンサ
を得ることができる。
ている。端子T側から見た容量CTは、等測的にCt
’= (1+ G ) Ctと表わせる。但し、Gは反
転増幅器A、の利得である。従って、反転増幅器A、の
利得Gを大きくすれ′ば、等測的に大容量のコンデンサ
を得ることができる。
[発明が解決しようとする課題]
しかしながら、上述した従来の半導体集積回路に内蔵可
能のコンデンサには、以下に述べるような欠点がある。
能のコンデンサには、以下に述べるような欠点がある。
即ち、接合コンデンサは比較的大容量コンデンサとして
機能し得るものの、実用上、容量の上限値は約1000
pFであり、これ以上の容量値を得ようとすれば面積が
大きくなってしまう、しかも、同コンデンサの場合、P
N接合に印加されるバイアスの方向が反転してはならな
いという動作上の制約を受ける。
機能し得るものの、実用上、容量の上限値は約1000
pFであり、これ以上の容量値を得ようとすれば面積が
大きくなってしまう、しかも、同コンデンサの場合、P
N接合に印加されるバイアスの方向が反転してはならな
いという動作上の制約を受ける。
また、MOSコンデンサを使用する場合は、高□ 精
度のコンデンサを内蔵することができるが、実用上、容
量の上限値は約100pFであり、これ以上の容量値を
得ようとすると、やはり面積が大きくなってしまうとい
う欠点がある。
度のコンデンサを内蔵することができるが、実用上、容
量の上限値は約100pFであり、これ以上の容量値を
得ようとすると、やはり面積が大きくなってしまうとい
う欠点がある。
更に、ミラー回路を使用する場合には、等測的に大容量
コンデンサを得るために変換利得を大きくすると、入力
電圧の許容入力振巾が小さくなってしまうという欠点が
ある0例えば、電源電圧が5Vで、容量C1を100p
F、反転増幅器Alの利得Gを100倍とすると、等価
コンデンサ容量C7を0.01μFとすることができる
。しかし、入力電圧の許容入力振巾は、電源電圧を反転
増幅器の利得で除したものであるから、この許容人力振
巾は50 mVp−p以下と小さくなってしまう、この
ために、ミラー回路を使用する場合でも、容量の上限値
には実用上の制限があり、大容量コンデンサとして十分
に機能させることは困難である。
コンデンサを得るために変換利得を大きくすると、入力
電圧の許容入力振巾が小さくなってしまうという欠点が
ある0例えば、電源電圧が5Vで、容量C1を100p
F、反転増幅器Alの利得Gを100倍とすると、等価
コンデンサ容量C7を0.01μFとすることができる
。しかし、入力電圧の許容入力振巾は、電源電圧を反転
増幅器の利得で除したものであるから、この許容人力振
巾は50 mVp−p以下と小さくなってしまう、この
ために、ミラー回路を使用する場合でも、容量の上限値
には実用上の制限があり、大容量コンデンサとして十分
に機能させることは困難である。
従って、フィルター回路、バイパス回路又は信号のレベ
ルシフトを兼ねたAC結合回路等、大容量コンデンサが
必要とされる従来の半導体集積回路においては、コンデ
ンサを内蔵させることができず、実用上、外付は用の個
別部品を使用せざるを得ない。
ルシフトを兼ねたAC結合回路等、大容量コンデンサが
必要とされる従来の半導体集積回路においては、コンデ
ンサを内蔵させることができず、実用上、外付は用の個
別部品を使用せざるを得ない。
本発明はかかる問題点に関みてなされたものであって、
内蔵可能の大容量コンデンサを等測的に実現し得るコン
デンサ回路を提供することを目的とする。
内蔵可能の大容量コンデンサを等測的に実現し得るコン
デンサ回路を提供することを目的とする。
[課題を解決するための手段]
本発明に係るコンデンサ回路は、正相入力端子及び反転
入力端子並びに夫々に対する電流変換利得が01.・K
−Gm、−(K+1)・Gmに設定されている第1.第
2及び第3の電流出力端子を有する電流変換増幅回路と
、接続点としての第1及び第2の端子と、コンデンサと
を備え、前記電流変換増幅回路はその前記反転入力端子
が前記第1の電流出力端子に接続されると共に、前記コ
ンデンサを介して前記第1の端子に接続され、前記正相
入力端子が前記第3の電流出力端子及び前記第2の端子
に接続され、更に、前記第2の電流出力端子が前記第1
の入力端子に接続されていることを特徴とする。
入力端子並びに夫々に対する電流変換利得が01.・K
−Gm、−(K+1)・Gmに設定されている第1.第
2及び第3の電流出力端子を有する電流変換増幅回路と
、接続点としての第1及び第2の端子と、コンデンサと
を備え、前記電流変換増幅回路はその前記反転入力端子
が前記第1の電流出力端子に接続されると共に、前記コ
ンデンサを介して前記第1の端子に接続され、前記正相
入力端子が前記第3の電流出力端子及び前記第2の端子
に接続され、更に、前記第2の電流出力端子が前記第1
の入力端子に接続されていることを特徴とする。
[作用]
以上のように構成された本発明によれば、第1及び第2
の端子間に印加される電圧をVINI、またコンデンサ
の容量を01とすると、コンデンサに流れる電流icl
は第1の電流出力端子から流れる電流i。1と等しく、
電流変換利得Gmが通常は十分に大きいことを考慮すれ
ば、i ct: i 01″:jωCIV INIとな
る。このため、第1の端子には第1及び第2の電流出力
端子からの電流i。1゜iozが流れ込むので、その電
流i〒1はi tt= i 0f+ 102= jω(
1+K) cs VINIとなる。また、この電流it
1は、第2の端子から流れ出す電流ivz、即ち、第3
の電流出力端子に流れ込む電流f 03= jω(1+
K)c、VINI と等しくなる。
の端子間に印加される電圧をVINI、またコンデンサ
の容量を01とすると、コンデンサに流れる電流icl
は第1の電流出力端子から流れる電流i。1と等しく、
電流変換利得Gmが通常は十分に大きいことを考慮すれ
ば、i ct: i 01″:jωCIV INIとな
る。このため、第1の端子には第1及び第2の電流出力
端子からの電流i。1゜iozが流れ込むので、その電
流i〒1はi tt= i 0f+ 102= jω(
1+K) cs VINIとなる。また、この電流it
1は、第2の端子から流れ出す電流ivz、即ち、第3
の電流出力端子に流れ込む電流f 03= jω(1+
K)c、VINI と等しくなる。
このために、第1及び第2の端子側からみると、等測的
にCT = (1+ K ) C1の容量を有する大容
量コンデンサが両端子間に接続されていることになる。
にCT = (1+ K ) C1の容量を有する大容
量コンデンサが両端子間に接続されていることになる。
従って、第1及び第2の端子を、フィルター回路、バイ
パス回路又はAC結合回路等の所定の接続端子につなぐ
ことにより、本発明のコンデンサ回路は内蔵用の大容量
コンデンサとして有効に機能する。
パス回路又はAC結合回路等の所定の接続端子につなぐ
ことにより、本発明のコンデンサ回路は内蔵用の大容量
コンデンサとして有効に機能する。
[実施例]
以下、添付の図面を参照して、本発明の実施例について
具体的に説明する。
具体的に説明する。
第1図は、本発明の第1の実施例を示す回路の概要図で
ある。
ある。
電流変換増幅回路Aの第1の電流出力端子01は反転入
力端子丁πに接続されると共に、コンデンサC1の一方
の端子に接続されている。コンデンサC1の他方の端子
は端子T1及び第2の電流出力端子02に接続されてい
る。また、第3の電流出力端子03は正相入力端子IN
及び端子T2に接続されている。
力端子丁πに接続されると共に、コンデンサC1の一方
の端子に接続されている。コンデンサC1の他方の端子
は端子T1及び第2の電流出力端子02に接続されてい
る。また、第3の電流出力端子03は正相入力端子IN
及び端子T2に接続されている。
ここで、第1の電流出力端子o1に流れる電流io1は
次式で表わされる。
次式で表わされる。
i os= Gwa V IN2 −−
− (1)但し、Gm r VIN2は夫々電流変換増
幅回路Aの電流変換利得及び入力電圧である。
− (1)但し、Gm r VIN2は夫々電流変換増
幅回路Aの電流変換利得及び入力電圧である。
また、第2の電流出力端子02に流れる電流i02は、
i 、2=K i of
= K Gm V IN2 ・・・・・・
・・・(2)と表わされる。但し、Kは比例定数で10
乃至100の範囲の値をとる。
・・・(2)と表わされる。但し、Kは比例定数で10
乃至100の範囲の値をとる。
更に、第3の電流出力端子03に流れる電流io3は第
1及び第2の電流出力端子01,0□に流れる電流i、
1.i、2とは極性が反転しており、i 03= (1
+K ) i o1 = (1+K) Gm VIN2 −・”・・・(3
)と表わされる。
1及び第2の電流出力端子01,0□に流れる電流i、
1.i、2とは極性が反転しており、i 03= (1
+K ) i o1 = (1+K) Gm VIN2 −・”・・・(3
)と表わされる。
第2図は上述した(1)乃至(3)式の条件を満たす電
流変換増幅器Aの回路構成を示したものである。
流変換増幅器Aの回路構成を示したものである。
反転入力端子IN及び正相入力端子INを有す 。
る差動増幅器A2の2つの出力端子は、夫々、共通エミ
ッタ接続されたトランジスタ対(Ql。
ッタ接続されたトランジスタ対(Ql。
Q2 ) 、 (Q3 、 Q4 )及び(Q5 、
Q6 )の各ベースに共通に接続されている。また、
各トランジスタ対の共通エミッタには、夫々第1.第2
及び第3の電流源IS1+IS□、■5.が接続されて
いる。
Q6 )の各ベースに共通に接続されている。また、
各トランジスタ対の共通エミッタには、夫々第1.第2
及び第3の電流源IS1+IS□、■5.が接続されて
いる。
更に、第1、第2及び第3のカレントミラー回路B、、
B2.B、が各トランジスタ対(Ql。
B2.B、が各トランジスタ対(Ql。
Q2 ) 、 (Qs 、 Q4 )及び(Qs 、
Q6 )の負荷として接続されている。即ち、トラン
ジスタQ2のコレクタ及び第1のカレントミラー回路B
、の出力端子が共に第1の電流出力端子01に接続され
ている。また、トランジスタQ4のコレクタ及び第2の
カレントミラー回路B2の出力端子が共に第2の電流出
力端子o2に接続されている。更に、トランジスタQ5
のコレクタ及び第3のカレントミラー回路B3の出力端
子が共に第3の電流出力端子O8に接続されている。
Q6 )の負荷として接続されている。即ち、トラン
ジスタQ2のコレクタ及び第1のカレントミラー回路B
、の出力端子が共に第1の電流出力端子01に接続され
ている。また、トランジスタQ4のコレクタ及び第2の
カレントミラー回路B2の出力端子が共に第2の電流出
力端子o2に接続されている。更に、トランジスタQ5
のコレクタ及び第3のカレントミラー回路B3の出力端
子が共に第3の電流出力端子O8に接続されている。
ここで、第1.第2及び第3の電流源XSt。
■$2+IS3の電流比は、1 :に: (K+1)に
設定されている。電流変換増幅器Aは以上のような構成
を有しているため、第1図に示したコンデンサ回路では
、第1.第2及び第3の電流出力端子01.02,0.
から夫々取り出される電流101+102+103にお
いて、その電流比及び位相の条件が共に満たされる。
設定されている。電流変換増幅器Aは以上のような構成
を有しているため、第1図に示したコンデンサ回路では
、第1.第2及び第3の電流出力端子01.02,0.
から夫々取り出される電流101+102+103にお
いて、その電流比及び位相の条件が共に満たされる。
次に、第1図に戻って、端子T、、’r2間に印加され
る電圧VINIと各端子T、、T2に流れる電流との関
係を説明する。
る電圧VINIと各端子T、、T2に流れる電流との関
係を説明する。
コンデサC1に流れる電流icrは次式で表わされる。
1cl=j ωct (VINI VIN2
) −(4)また、iclがi 61= G @
V IN2と等しいことにより、 が成立する。ここで、電流変換増幅回路Aの変換利得G
m、は、通常、十分に大きく設定しであるので、(5)
式は近似的に次式のように表わされる。
) −(4)また、iclがi 61= G @
V IN2と等しいことにより、 が成立する。ここで、電流変換増幅回路Aの変換利得G
m、は、通常、十分に大きく設定しであるので、(5)
式は近似的に次式のように表わされる。
i cl” i olL==jωCt V INI
−−−(6)従って、端子T□に流れ込む電流i7
1は、i 71” i ol + l o2 =jω(1+K) CI VINI ・・・・・・(
7)と表わされる。また、端子T2がら流れ出す電流i
tzは、 l T2=:=l o3 ””jω(1+K)CI VINI ・・”・・(8
)となり、これは(7)式のi71と等しい。
−−−(6)従って、端子T□に流れ込む電流i7
1は、i 71” i ol + l o2 =jω(1+K) CI VINI ・・・・・・(
7)と表わされる。また、端子T2がら流れ出す電流i
tzは、 l T2=:=l o3 ””jω(1+K)CI VINI ・・”・・(8
)となり、これは(7)式のi71と等しい。
(7)及び(8)式を考慮すると、端子Tl。
T2間側からみると、等測的にCT−
(1+K)C1の容量を有するコンデンサが両端子間に
接続されていることになる。
接続されていることになる。
第3図は本発明の第2の実施例を示す回路図である。な
お、第3図において、第1図及び第2図と同−物又は相
当物には同一記号を付しである。
お、第3図において、第1図及び第2図と同−物又は相
当物には同一記号を付しである。
本実施例回路は、特に、端子T1の電位が端子T2の電
位よりも高い場合に有効である。
位よりも高い場合に有効である。
第3図において、差動増幅器A2の出力は、第1及び第
2のNチャネルMO3)ランジスタQ71Q8のゲート
に接続されている。第1及び第2のNチャネルMO3)
ランジスタQフ、Qaは共に・ 同一の半導体集積回路
上に形成されている。即ち、双方はチャネル長が等しく
設定され、且つ、第2のNチャネルMO8)ランジスタ
Q8のチャネル幅は第1のNチャネルMOSトランジス
タQ7のチャネル幅のに倍に設定されている。
2のNチャネルMO3)ランジスタQ71Q8のゲート
に接続されている。第1及び第2のNチャネルMO3)
ランジスタQフ、Qaは共に・ 同一の半導体集積回路
上に形成されている。即ち、双方はチャネル長が等しく
設定され、且つ、第2のNチャネルMO8)ランジスタ
Q8のチャネル幅は第1のNチャネルMOSトランジス
タQ7のチャネル幅のに倍に設定されている。
このために、第2のNチャネルMO3)ランジスタQ8
に流れる電流は、第1のNチャネルMOSトランジスタ
Qlに流れる電流のに倍となる。
に流れる電流は、第1のNチャネルMOSトランジスタ
Qlに流れる電流のに倍となる。
従って、第1及び第2のNチャネルMOSトランジスタ
Ql、Qaの共通ソースに流れる電流は、これらのトラ
ンジスタQl+Qaを流れる電流の和となり、第1のN
チャネルMO8)ランジスタQ7に流れる電流の(1+
K)倍となっている。
Ql、Qaの共通ソースに流れる電流は、これらのトラ
ンジスタQl+Qaを流れる電流の和となり、第1のN
チャネルMO8)ランジスタQ7に流れる電流の(1+
K)倍となっている。
また、第1及び第2のNチャネルMOSトランジスタQ
7.C8のドレインは夫々第1及び第2の電流出力端子
01 r 02に接続されると共に、第1及び第2の電
流源ISl+IS3に夫々接続されている。更に、第1
及び第2のNチャネルMOSトランジスタQ?、C8の
共通ソースは、第3の電流出力端子03に接続されると
共に、第3の電流源I ssにも接続されている。
7.C8のドレインは夫々第1及び第2の電流出力端子
01 r 02に接続されると共に、第1及び第2の電
流源ISl+IS3に夫々接続されている。更に、第1
及び第2のNチャネルMOSトランジスタQ?、C8の
共通ソースは、第3の電流出力端子03に接続されると
共に、第3の電流源I ssにも接続されている。
ここで、第1.第2及び第3の電流源I5□。
I!1211s3は、上述した第1及び第2のNチャネ
ルMoSトランジスタQl、C8の動作点を設定してお
り、その電流値の比率は、第2図に示した第1の実施例
回路の場合と同様に、1:に:(1+K)に設定されて
いる。
ルMoSトランジスタQl、C8の動作点を設定してお
り、その電流値の比率は、第2図に示した第1の実施例
回路の場合と同様に、1:に:(1+K)に設定されて
いる。
電流変換増幅回路Aの正相入力端子INと差動増幅器A
2の反転入力端子との間にはレベルシフト回路L1が接
続されており、これにより、第1のNチャネルMOSト
ランジスタQ7において動作上必要なドレイン・ソース
間電圧が設定されている。
2の反転入力端子との間にはレベルシフト回路L1が接
続されており、これにより、第1のNチャネルMOSト
ランジスタQ7において動作上必要なドレイン・ソース
間電圧が設定されている。
以上説明した本実施例回路においても、第1図及び第2
図に示した第1の実施例回路の場合と同様に、端子T1
.T、間には等測的にCt=(1+K)C,の容量を有
するコンデンサが接続されている。このために、本実施
例回路は第1の実施例回路と同様に、実質的に大容量コ
ンデンサとして機能する。
図に示した第1の実施例回路の場合と同様に、端子T1
.T、間には等測的にCt=(1+K)C,の容量を有
するコンデンサが接続されている。このために、本実施
例回路は第1の実施例回路と同様に、実質的に大容量コ
ンデンサとして機能する。
[発明の効果]
以上説明したように、本発明に係るコンデサ回路は、半
導体集積回路内で実用的に内蔵可能の小容量のコンデン
サ及び電流変換増幅回路を備えることにより、等測的に
大容量コンデンサとして機能し得る。従って、フィルタ
ー回路、バイパス回路又は信号のレベルシフトを兼ねた
AC結合回路等の、大容量コンデンサを必要とする半導
体集積回路において、従来は実用上外付けせざるを得な
かったコンデンサを本発明によれば容易に内蔵させるこ
とができる。
導体集積回路内で実用的に内蔵可能の小容量のコンデン
サ及び電流変換増幅回路を備えることにより、等測的に
大容量コンデンサとして機能し得る。従って、フィルタ
ー回路、バイパス回路又は信号のレベルシフトを兼ねた
AC結合回路等の、大容量コンデンサを必要とする半導
体集積回路において、従来は実用上外付けせざるを得な
かったコンデンサを本発明によれば容易に内蔵させるこ
とができる。
第1図は本発明に係る第1の実施例回路を示す回路の概
要図、第2図はこの第1の実施例回路の電流変換増幅回
路を示す回路図、第3図は本発明に係る第2の実施例回
路を示す回路図、第4図は従来例を示す回路図である。
要図、第2図はこの第1の実施例回路の電流変換増幅回
路を示す回路図、第3図は本発明に係る第2の実施例回
路を示す回路図、第4図は従来例を示す回路図である。
Claims (1)
- (1)正相入力端子及び反転入力端子並びに夫々に対す
る電流変換利得がG_m、K・G_m、−(K+1)・
G_mに設定されている第1、第2及び第3の電流出力
端子を有する電流変換増幅回路と、接続点としての第1
及び第2の端子と、コンデンサとを備え、前記電流変換
増幅回路はその前記反転入力端子が前記第1の電流出力
端子に接続されると共に、前記コンデンサを介して前記
第1の端子に接続され、前記正相入力端子が前記第3の
電流出力端子及び前記第2の端子に接続され、更に、前
記第2の電流出力端子が前記第1の入力端子に接続され
ていることを特徴とするコンデンサ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63121552A JPH0683017B2 (ja) | 1988-05-18 | 1988-05-18 | コンデンサ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63121552A JPH0683017B2 (ja) | 1988-05-18 | 1988-05-18 | コンデンサ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01291513A true JPH01291513A (ja) | 1989-11-24 |
JPH0683017B2 JPH0683017B2 (ja) | 1994-10-19 |
Family
ID=14814071
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63121552A Expired - Fee Related JPH0683017B2 (ja) | 1988-05-18 | 1988-05-18 | コンデンサ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0683017B2 (ja) |
-
1988
- 1988-05-18 JP JP63121552A patent/JPH0683017B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0683017B2 (ja) | 1994-10-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS61232708A (ja) | 平衡型差動増幅器 | |
JPH0775289B2 (ja) | 相互コンダクタンス増幅回路 | |
JPS6222283B2 (ja) | ||
JPH0152783B2 (ja) | ||
JPH03123208A (ja) | 差動電流増幅回路 | |
JPS60117905A (ja) | 差動増幅器 | |
JPH04130808A (ja) | 差動増幅器 | |
US3898578A (en) | Integrable power gyrator | |
JPH01291513A (ja) | コンデンサ回路 | |
JPS63214009A (ja) | 複合トランジスタ | |
JPH021408B2 (ja) | ||
JPH0821832B2 (ja) | ジャイレータ回路を用いたリアクタンス回路 | |
JPS631454Y2 (ja) | ||
JPS6315766B2 (ja) | ||
JP3507530B2 (ja) | 対数変換回路 | |
JPH0546792A (ja) | 掛算回路 | |
JPS607213A (ja) | 差動段 | |
JPH01319316A (ja) | コンデンサ回路 | |
JPS633223Y2 (ja) | ||
JPH0328581Y2 (ja) | ||
JPS5928285B2 (ja) | 位相反転回路 | |
JPH06266863A (ja) | 乗算回路 | |
JPS6382006A (ja) | 増幅回路 | |
JPH0216112B2 (ja) | ||
JPS6322150B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |