JPH01319316A - コンデンサ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はコンデンサ回路に関し、特に半導体集積回路に
おいて内蔵した小容量のコンデンサを等価的に大容量の
コンデンサとするコンデンサ回路に関する。

〔従来の技術〕

従来、チップとして形成される半導体集積回路において
内蔵できるコンデンサとしては、トランジスタ等のＰＮ
接合に逆バイアスを印加した接合コンデンサと薄い絶縁
膜を利用したコンデンサ、例えばシリコンの酸化膜を利
用したＭＯＳコンデンサ等が知られている。

前者の接合コンデンサは比較的大容量コンデンサ素子を
内蔵できるものの、実用上は１０００ｐＦ程度以下であ
り、それ以上では面積が大きくなってしまう点や印加さ
れるバイアス方向が反転してはならないという制約がつ
く、また、後者は精度の良いコンデンサが内蔵できるも
のの、実用上は１００ｐＦ程度以下となり、それ以上で
は面積が大きくなってしまう。

このため、従来は小容量のコンデンサを用いて大容量コ
ンデンサの働きをさせるミラー回路が用いられている。

第４図はかかる従来の一例を説明するためのミラー回路
を用いたコンデンサ回路図である。

第４図に示すように、かかるコンデンサ回路は反転増幅
器１′の入出力端子Ｔ１．０間にコンデンサ素子２を接
続し、端子’ｒ、、’ｒ２間の容量ＣｔをＣｔ　＝　（
１＋Ｇ）Ｃｔにしている。

ただし、Ｇは反転増幅器１′の利得である。

従って、従来のコンデンサ回路では反転増幅器１′の利
得Ｇを大きくすれば、コンデンサ素子２の容量を等価的
に大容量とすることができる。

〔発明が解決しようとする課題〕

しかしながら、上述した従来のコンデンサ回路はコンデ
ンサ素子の等価的容量を大きくできるものの、入力電圧
の許容入力振幅を小さくしてしまうという欠点がある。

例えば、電源電圧が５　ＶテＣｓ　＝　１００　ｐＦ。

Ｇ＝１００倍の場合では、ｃＴ＝ｏ、ｏｉμＦと＝５０
ｍＶｐ−ｐ以下と小さくなってしまう。

従って、従来のコンデンサ回路においては、入力電圧の
許容入力振幅の制限からコンデンサ素子の容量に限界が
あるということになる。

本発明の目的は、かかるコンデンサ素子の等価的容量を
大きくするとともに入力電圧の許容入力振幅を大きくす
るコンデンサ回路を提供することにある。

〔課題を解決するための手段〕

本発明のコンデンサ回路は、第一の回路端子および基準
電位点に設定される第二の回路端子と、前記第一の回路
端子に一方が接続されるコンデンサ素子と、前記第二の
回路端子に接続される正相入力端子と前記コンデンサ素
子の他方に接続される反転入力端子および前記反転入力
端子に接続される第一の出力端子と前記第一の回路端子
に接続される第二の出力端子を有する増幅器とを含み、
前記増幅器の第一の出力端子に流れる電流に対し前記第
二の出力端子に流れる電流を１０〜１０００倍に設定す
るように構成される。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明の第一の実施例を説明するためのコンデ
ンサ回路のブロック構成図である。

第１図に示すように、本実施例のコンデンサ回路は回路
端子Ｔ、、Ｔ２と増幅器１とコンデンサ素子２とを有し
、増幅器、１は入力側に正相入力端子ＩＮと反転入力端
子ｒＦとを備え、出力側に第一の出力端子Ｏ１と第二の
出力端子ｏ２とを備えている。増幅器１の第一の出力端
子０１は反転入力端子ｍｌ−とコンデンサ素子２へ接続
されており、またコンデンサ素子２の他端は第一の回路
端子Ｔ、および第二の出力端子０□に接続されている。

さらに、増幅器１の正相入力端子ＩＮは回路端子Ｔ２を
介して基準電位へ接続されている。

上述した構成のコンデンサ回路において、第一の出力端
子０１に流れる電流ｉｏ１と第二の出力端子０２に流れ
る電流ｉｏｚとはｉ　０２＝Ｋ　ｉ　Ｏｆになっている
。ただし、Ｋは比例定数であり、１０〜１０００の値を
とる。

第２図はこのような条件を満たす増幅器の一例を示す回
路図である。

第２図に示すように、反転入力端子−「乎と正相入力端
子ＩＮを有する差動増幅器３の二つの出力はそれぞれ共
通エミッタ接続された二組のトランジスタ対Ｑ１．Ｑ２
とＱ３．Ｑ４の各ベース間に印加され、それぞれのトラ
ンジスタ対の共通エミッタには定電流源ＩＳ１．ＩＳ２
がそれぞれ接続されている。また、各トランジスタ対Ｑ
１．Ｑ２とＱ３．Ｑ４の負荷としては第一および第二の
カレントミラー回路４および５が接続され、しがもトラ
ンジスタＱ２のコレクタと第一のカレントミラー４の出
力とが共通に第一の出力端子ｏ１へ接続されるとともに
、トランジスタＱ４のコレクタと第二のカレントミラー
５の出力とが共通に第二の出力端子０２へ接続されてい
る。ここで、第一および第二の定電流源Ｉ＄１とｒｓｚ
の電流比は１：にに設定されている。

以上のような回路構成としているため、第１図に示した
増幅回路では第一および第二の出力端子０、．０２かち
取り出す電流比がＫとなる条件を満たしている。

ここで、第１図に示したコンデンサ回路の端子’ｒ、、
７２間に印加される電圧の交流成分ＶＩＮと回路端子Ｔ
１に流れる電流の関係を説明する。

まず、増幅器１は全帰還がかかつており、第一の出力端
子０．の電圧は基準電位の電圧と等しく−の出力端子Ｏ
，に流れる電流ｉｏ＋はｉｃｌと等しくなる。すなわち
、ｌ　ｏ１＝　ｉ　ｃ＋＝　ｊωＣ・■１Ｎと表わすこ
とができる。

また、増幅器１の第二の出力端子０２に流れる電流ｉ　
０２はｉ　１）２＝に−１ｏ１＝　ｊ　（Ａ）ＫＣ・Ｖ
ＩＮであるため、回路端子Ｔ、に流れ込む電流１月は１
Ｔ１＝ｉｏｔ＋１ｏｚ＝ｊ　ω　（１＋Ｋ）ＣＩ　　・
　Ｖ＋ｓとなる。すなわに、回路端子Ｔ１にＣｔ　＝　
（１＋Ｋ）ＣＩのコンデンサ素子が接続されているのと
同じ働きをさせることができる。

以上述べたとおり、本実施例によれば、出力電流を回路
端子Ｔ１へに倍でフィードバックしているので、入力電
圧の信号振幅が大きくなっても充分に扱うことができる
。

第３図は本発明の第二の実施例を説明するためのコンデ
ンサ回路図である。

第３図に示すように、本実施例は増幅器１を構成する差
動増幅器３の出力がコンプリメンタリ型シングルエンド
プッシュプル出力回路を構成するトランジスタＱ５．Ｑ
６のベースへ印加されている。また、トランジスタＱ５
のコレクタは第一のカレントミラー４の入力へ、またト
ランジスタＱ６のコレクタは第二のカレントミラー６の
入力へそれぞれ接続され、これらカレントミラー回路４
．６の出力は第二の出力端子ｏ２へ共に接続され、トラ
ンジスタＱｓ、Ｑ６の共通エミッタは第一の出力端子０
．へ接続さている。本実施例において設けたレベルシフ
ト回路７と定電流源Ｉｓ、は出力回路でのクロスオーバ
歪を防止するためのものである。

更に、かかるコンデンサ回路の増幅器１において、第一
および第二のカレンミラー回路４．６の電流比は共にＫ
（Ｋ：１０〜１０００）倍に設定されている。

以上説明したような回路構成となっているため、第二の
出力端子０□から第一の出力端子０１に流れるに倍の電
流を取り出すことができる。

尚、全体の回路動作は前述した第一の実施例の回路と同
様である。

〔発明の効果〕

以上説明したように、本発明のコンデンサ回路は半導体
集積回路内で実用的に実現できる小容量のコンデンサと
増幅器を用いて等測的に大きなコンデンサとしての働ら
きをさせることができる。

従って、フィルター回路やバイパス回路等大きな容量を
必要とするため従来半導体集積回路で実用上外付せざる
を得なかったコンデンサを内蔵することができるという
効果がある。

また、本発明な扱える入力電圧の信号振幅を大きくとる
ことができるという効果がある。

【図面の簡単な説明】

第１図は本発明の第一の実施例を説明するためのコンデ
ンサ回路のブロッ、り構成図、第２図は第１図に示す増
幅器の回路図、第３図は本発明の第二の実施例を説明す
るためのコンデンサ回路図、第４図は従来の一例を説明
するためのコンデンサ回路図であるや １・・・増幅器、２・・・コンデンサ素子、３・・・差
動増幅器、４．５．６・・・カレントミラー回路、７・
・・レベルシフト回路、Ｔ、、Ｔ２・・・コンデンサ回
路端子、ＩＮ、ＩＦ・・・増幅器入力端子、０．．０２
・・・増幅器入力端子、Ｑ！〜Ｑ６・・・トランジスタ
、第７区 昂３因 ／？−

Claims (1)

【特許請求の範囲】
1. 　第一の回路端子および基準電位点に設定される第二の
   回路端子と、前記第一の回路端子に一方が接続されるコ
   ンデンサ素子と、前記第二の回路端子に接続される正相
   入力端子と前記コンデンサ素子の他方に接続される反転
   入力端子および前記反転入力端子に接続される第一の出
   力端子と前記第一の回路端子に接続される第二の出力端
   子を有する増幅器とを含み、前記増幅器の第一の出力端
   子に流れる電流に対し前記第二の出力端子に流れる電流
   を１０〜１０００倍に設定したことを特徴とするコンデ
   ンサ回路。