JPH01291339A - Ｆａコントローラ - Google Patents
ＦａコントローラInfo
- Publication number
- JPH01291339A JPH01291339A JP63121316A JP12131688A JPH01291339A JP H01291339 A JPH01291339 A JP H01291339A JP 63121316 A JP63121316 A JP 63121316A JP 12131688 A JP12131688 A JP 12131688A JP H01291339 A JPH01291339 A JP H01291339A
- Authority
- JP
- Japan
- Prior art keywords
- program
- controller
- execution history
- history
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 5
- 101150073133 Cpt1a gene Proteins 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
- Control By Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、複数のプログラムを中断条件成立毎に切換
えて１個のＣＰＵで順次実行させることができるＦＡコ
ントローラに関し、特にプログラム実行履歴を把握でき
るＦＡコントローラに関するものである。
えて１個のＣＰＵで順次実行させることができるＦＡコ
ントローラに関し、特にプログラム実行履歴を把握でき
るＦＡコントローラに関するものである。
（従来の技術）
第５図は、従来のＦＡコントローラのプログラム実行履
歴を把握するためのシステム構成図であり、図中、（１
）はＦＡコントローラ、 （２）は −ＣＰ Ｕ
、 （３）はＣＰＵ制御プログラム用ＲＯＭ、（４）
はユーザプログラム用ＲＡＭ、 （６）は出力インター
フェース、（７）は人力インターフェース、（８）は出
力装置、 （９）は入力装置、（１０）は上記ＣＰＵ（
２）に直接接続されるデバッガで、上記ＣＰＵ（２）を
制御し、上記ＲＣＩＭ（３）およびＲＡ Ｍ （４）中
にあるプログラムを実行することがてきるようになって
いる。
歴を把握するためのシステム構成図であり、図中、（１
）はＦＡコントローラ、 （２）は −ＣＰ Ｕ
、 （３）はＣＰＵ制御プログラム用ＲＯＭ、（４）
はユーザプログラム用ＲＡＭ、 （６）は出力インター
フェース、（７）は人力インターフェース、（８）は出
力装置、 （９）は入力装置、（１０）は上記ＣＰＵ（
２）に直接接続されるデバッガで、上記ＣＰＵ（２）を
制御し、上記ＲＣＩＭ（３）およびＲＡ Ｍ （４）中
にあるプログラムを実行することがてきるようになって
いる。
第６図は、上記従来のＦＡコントローラ（１）のＲＯＭ
（３）に書き込まれているＣＰＵ制御用プロダラムの処
理フローチャートを示すもので、以下、第６図を参照し
ながら従来のＦＡコントローラの動作について説明する
。
（３）に書き込まれているＣＰＵ制御用プロダラムの処
理フローチャートを示すもので、以下、第６図を参照し
ながら従来のＦＡコントローラの動作について説明する
。
ＦＡコントローラ（１）は、ＤＰＵ制御プログラム用Ｒ
ＯＭ（３）中のＣＰＵ制御用プログラムに従い、ステッ
プ（６１）において、優先度の高い実行可能状態にある
ユーザプログラムをユーザプログラム用ＲＡ Ｍ （４
）から選択し、ステップ（６２）において、選択したプ
ログラムを実行する。この実行は、ステップ（６３）に
おいて、ＣＰＵ（２）の占有時間制限やデバイス処理待
ち等のプログラム中断条件が成立するまで続けられる。
ＯＭ（３）中のＣＰＵ制御用プログラムに従い、ステッ
プ（６１）において、優先度の高い実行可能状態にある
ユーザプログラムをユーザプログラム用ＲＡ Ｍ （４
）から選択し、ステップ（６２）において、選択したプ
ログラムを実行する。この実行は、ステップ（６３）に
おいて、ＣＰＵ（２）の占有時間制限やデバイス処理待
ち等のプログラム中断条件が成立するまで続けられる。
ステップ（６３）におイテ、プログラム中断条件が成立
した場合には、ステップ（６４）において、プログラム
中断処理を行なってステップ（６１）に戻る。この際、
ＣＰＵ（２）に接続されているデバッガ（１０）の持つ
機能を利用し、ステップ（６１）の処理後、どのユーザ
プログラムが選択されたかを解析し、プログラム実行履
歴を把Ｊ屋する。
した場合には、ステップ（６４）において、プログラム
中断処理を行なってステップ（６１）に戻る。この際、
ＣＰＵ（２）に接続されているデバッガ（１０）の持つ
機能を利用し、ステップ（６１）の処理後、どのユーザ
プログラムが選択されたかを解析し、プログラム実行履
歴を把Ｊ屋する。
上記のような従来のＦＡコントローラでは、プログラム
実行履歴を記録して出力する手段を有していないため、
ＦＡコントローラ（１）を分解し、プリント基板上のＣ
ＰＵ （２）に直接デバッガ（１０）を接続しなければ
ならず、プリント基板上の素子を破壊するおそれがあり
、またデバッガ（１０）等の高価なソフトウェア開発ツ
ールを必要とし、その操作も複雑で手間がかかる等の課
題があった。
実行履歴を記録して出力する手段を有していないため、
ＦＡコントローラ（１）を分解し、プリント基板上のＣ
ＰＵ （２）に直接デバッガ（１０）を接続しなければ
ならず、プリント基板上の素子を破壊するおそれがあり
、またデバッガ（１０）等の高価なソフトウェア開発ツ
ールを必要とし、その操作も複雑で手間がかかる等の課
題があった。
この発明は、係る課題を解決するためになされたもので
、デバッガ等の高価なソフトウェア開発ツールをＣＰＵ
に接続することなく、容易にプログラム実行履歴を把握
することができるＦＡコントローラを得ることを目的と
する。
、デバッガ等の高価なソフトウェア開発ツールをＣＰＵ
に接続することなく、容易にプログラム実行履歴を把握
することができるＦＡコントローラを得ることを目的と
する。
（課題を解決するだめの手段）
この発明に係るＦＡコントローラは、１個の中央演算処
理部において優先度の異なる複数の独立したユーザプロ
グラムを同時に実行するために、この中央演算処理部の
占有時間制限やデバイスの処理待ち等が発生した際に、
現在実行中のプログラムを中断手段にて中断し、この中
断手段によりプログラムの実行を中断した際に他の実行
可能状態にある部の中から最も優先度の高いプログラム
を選択手段により選択し、この選択手段により選択され
たプログラムを実行手段にて実行し、上記選択手段で選
択されたプログラムのプログラム番号を記憶手段に記憶
し、この記憶手段の記憶内容を各プログラムの実行状態
の履歴として出力手段にて外部に出力するようにしたも
のである。
理部において優先度の異なる複数の独立したユーザプロ
グラムを同時に実行するために、この中央演算処理部の
占有時間制限やデバイスの処理待ち等が発生した際に、
現在実行中のプログラムを中断手段にて中断し、この中
断手段によりプログラムの実行を中断した際に他の実行
可能状態にある部の中から最も優先度の高いプログラム
を選択手段により選択し、この選択手段により選択され
たプログラムを実行手段にて実行し、上記選択手段で選
択されたプログラムのプログラム番号を記憶手段に記憶
し、この記憶手段の記憶内容を各プログラムの実行状態
の履歴として出力手段にて外部に出力するようにしたも
のである。
（作用〕
この発明においては、中央演算処理部の占有時間制限や
デバイスの処理待ち等のプログラム中断条件が発生した
際に、中断手段により現在実行中のプログラムの中断か
なされるとともに、選択手段により他の実行可能状態に
あるプログラムの中から最も優先度の高いプログラムが
選択され、このプログラムが実行手段により実行される
。この実行中のプログラムにおいて、選択手段で選択さ
れたプログラムのプログラム番号は、記憶手段に記憶さ
れ、その記憶内容は出力手段により各プログラムの実行
状態の履歴として外部に出力される。このため、デバッ
ガ等の高価なソフトウェア開発ツールを中央演算処理部
に接続することなく、容易にプログラム実行履歴を把握
することが可能となる。
デバイスの処理待ち等のプログラム中断条件が発生した
際に、中断手段により現在実行中のプログラムの中断か
なされるとともに、選択手段により他の実行可能状態に
あるプログラムの中から最も優先度の高いプログラムが
選択され、このプログラムが実行手段により実行される
。この実行中のプログラムにおいて、選択手段で選択さ
れたプログラムのプログラム番号は、記憶手段に記憶さ
れ、その記憶内容は出力手段により各プログラムの実行
状態の履歴として外部に出力される。このため、デバッ
ガ等の高価なソフトウェア開発ツールを中央演算処理部
に接続することなく、容易にプログラム実行履歴を把握
することが可能となる。
（実施例）
第１図は、この発明に係るＦＡコントローラの一実施例
を示す全体構成図である。この第１図からも明らかなよ
うに、本実施例に係るＦＡコントローラは、１個のＣＰ
Ｕで、優先度の異なる複数の独立したユーザプログラム
を同時に実行するために、ＣＰＵの占有時間制限やデバ
イスの処理待ち等のプログラム中断条件か発生した際に
、現在実行中のプログラムを中断する中断手段（２１）
を設け、この中断手段（２１）によりプログラムの実行
を中断した際に、選択手段（２２）により他の実行可能
状態にあるプログラムの中から最も優先度の高いプログ
ラムを選択し、選択されたプログラムを実行手段（２３
）で実行するとともに、選択されたプログラムのプログ
ラムＮＯ３を記憶手段（２４）で記憶し、かつこの記憶
手段（２４）の記憶内容を、出力手段（２５）により各
プログラムの実行状態の履歴として外部に出力するよう
に構成されている。
を示す全体構成図である。この第１図からも明らかなよ
うに、本実施例に係るＦＡコントローラは、１個のＣＰ
Ｕで、優先度の異なる複数の独立したユーザプログラム
を同時に実行するために、ＣＰＵの占有時間制限やデバ
イスの処理待ち等のプログラム中断条件か発生した際に
、現在実行中のプログラムを中断する中断手段（２１）
を設け、この中断手段（２１）によりプログラムの実行
を中断した際に、選択手段（２２）により他の実行可能
状態にあるプログラムの中から最も優先度の高いプログ
ラムを選択し、選択されたプログラムを実行手段（２３
）で実行するとともに、選択されたプログラムのプログ
ラムＮＯ３を記憶手段（２４）で記憶し、かつこの記憶
手段（２４）の記憶内容を、出力手段（２５）により各
プログラムの実行状態の履歴として外部に出力するよう
に構成されている。
第２図は、第１図の実施例に係るＦＡコントローラ（１
）を示すシステム構成図であり、図中、第５図と同一符
号は同−又は相当部分を示す。
）を示すシステム構成図であり、図中、第５図と同一符
号は同−又は相当部分を示す。
（５）はプログラム実行履歴用ＲＡＭで、第３図および
第４図に示すようにアドレスポインタを記憶するアドレ
スポインタ用メモリ（１６）と、第１図の選択手段（ｚ
２）て選択されたプログラムのプログラムＮＯ，を記憶
するプログラムＮＯ９記憶用メモリ（１７）とから構成
されている。
第４図に示すようにアドレスポインタを記憶するアドレ
スポインタ用メモリ（１６）と、第１図の選択手段（ｚ
２）て選択されたプログラムのプログラムＮＯ，を記憶
するプログラムＮＯ９記憶用メモリ（１７）とから構成
されている。
吹に、上記実施例の動作を第３図および第４図を参照し
なから説明する。第３図は、プログラム実行履歴用ＲＡ
Ｍ（５）にプログラム実行履歴を記録する際の処理フロ
ーチャートを示し、また第４図は、プログラム実行履歴
用ＲＡＭ（５）に記録されているプログラム実行履歴を
、外部の出力装置（８）に出力する際の処理フローチャ
ートを示す。
なから説明する。第３図は、プログラム実行履歴用ＲＡ
Ｍ（５）にプログラム実行履歴を記録する際の処理フロ
ーチャートを示し、また第４図は、プログラム実行履歴
用ＲＡＭ（５）に記録されているプログラム実行履歴を
、外部の出力装置（８）に出力する際の処理フローチャ
ートを示す。
プログラム実行履歴の記録に際しては、第３図に示すよ
うに、まずステップ（３１）でプログラムの選択処理を
行なった後、ステップ（３２）で選択したプログラムの
プログラム履歴出力処理を行なう。
うに、まずステップ（３１）でプログラムの選択処理を
行なった後、ステップ（３２）で選択したプログラムの
プログラム履歴出力処理を行なう。
具体的には、選択されたプログラムのプログラムＮＯを
プログラム実行履歴用ＲＡＭ（５）のプログラムＮＯ記
録用メモリ（１７）に書き込み、その書き込んだメモリ
アドレスを記憶するアドレスポインタ用メモリ（１６）
の内容を更新する。
プログラム実行履歴用ＲＡＭ（５）のプログラムＮＯ記
録用メモリ（１７）に書き込み、その書き込んだメモリ
アドレスを記憶するアドレスポインタ用メモリ（１６）
の内容を更新する。
その後、ステップ（３３）において、選択されたユーザ
プログラムの実行処理を行なう。この実行処理は、ステ
ップ（３４）において、プログラム中断条件が成立する
まで続けられ、ステップ（３４）でプログラム中断条件
が成立したと判断された場合には、ステップ（３５）に
おいてプログラム中断処理を行なった後、ステップ（３
１）に戻る。
プログラムの実行処理を行なう。この実行処理は、ステ
ップ（３４）において、プログラム中断条件が成立する
まで続けられ、ステップ（３４）でプログラム中断条件
が成立したと判断された場合には、ステップ（３５）に
おいてプログラム中断処理を行なった後、ステップ（３
１）に戻る。
一方プログラム実行履歴の出力に際しては、第４図に示
すように、まずステップ（４１）において、人力インタ
ーフェース （７）を介して人力される外部からのプロ
グラム実行履歴の出力要求待ちを行なう。そして出力要
求があった場合には、ステップ（４２）においてプログ
ラム実行履歴の出力処理な行ない、出力インターフェー
ス （６）を介して出力装置 （８）に出力する。具体
的には、アドレスポインタ用メモリ（１δ）に記↑怠さ
れているアドレスポインタおよびこれに対応するプログ
ラムＮＯ１記憶用メモリ（１７）上のプログラムＮＯ，
をプログラム実行履歴として出力インターフェース （
６）を介し出力装置 （８）に出力する。そしてその後
、ステップ（４１）に戻って出力要求待ちを行なう。
すように、まずステップ（４１）において、人力インタ
ーフェース （７）を介して人力される外部からのプロ
グラム実行履歴の出力要求待ちを行なう。そして出力要
求があった場合には、ステップ（４２）においてプログ
ラム実行履歴の出力処理な行ない、出力インターフェー
ス （６）を介して出力装置 （８）に出力する。具体
的には、アドレスポインタ用メモリ（１δ）に記↑怠さ
れているアドレスポインタおよびこれに対応するプログ
ラムＮＯ１記憶用メモリ（１７）上のプログラムＮＯ，
をプログラム実行履歴として出力インターフェース （
６）を介し出力装置 （８）に出力する。そしてその後
、ステップ（４１）に戻って出力要求待ちを行なう。
しかして、デハッカ（１０）をＣＰｔ１（２）に接続す
ることなく、プログラム実行履歴を把握することが可能
となる。
ることなく、プログラム実行履歴を把握することが可能
となる。
なお、上記実施例ては、プログラムＮＯ，の記録と、そ
の出力の処理とを別々の処理とする場合を示したが、第
３図のステップ（３５）の後に第４図のステップ（４１
）を実行し、プログラム履歴出力処理を続けて行なうよ
うにしてもよい。
の出力の処理とを別々の処理とする場合を示したが、第
３図のステップ（３５）の後に第４図のステップ（４１
）を実行し、プログラム履歴出力処理を続けて行なうよ
うにしてもよい。
この発明は以上説明したとおり、ＦＡコントローラ内に
プログラム実行履歴を記録し外部に出力する手段を設け
るようにしているので、安価かつ容易にプログラム実行
履歴を把握することができる等の効果がある。
プログラム実行履歴を記録し外部に出力する手段を設け
るようにしているので、安価かつ容易にプログラム実行
履歴を把握することができる等の効果がある。
第１図はこの発明の一実施例を示すＦＡコントローラの
全体構成図、第２図はそのシステム構成図、第３図はプ
ログラムの実行履歴を記録する際の処理を示すフローチ
ャート、第４図はプログラムの実行履歴を出力する際の
処理を示すフローチャート、第５図は従来のＦＡコント
ローラを示すシステム構成図、第６図は従来の処理を示
すフローチャートである。 （１）・・・ＦＡコントローラ、 （２）・・・ｃｐｕ、 （３）・・・ＲＯＭ、（４
） 、 （５）・・・ＲＡＭ、（８）・・・出力装置、
（１６）・・・アドレスポインタ用メモリ、（１７）・
・・プログラムＮＯ記憶用メモリ、（２１）・・・中断
手段、 （２２）・・・選択手段、（２３）・・・実行
手段、 （２４）・・・記憶手段、（２５）・・・出
力手段。 なお、各図中同一符号は同−又は相当部分を示す。
全体構成図、第２図はそのシステム構成図、第３図はプ
ログラムの実行履歴を記録する際の処理を示すフローチ
ャート、第４図はプログラムの実行履歴を出力する際の
処理を示すフローチャート、第５図は従来のＦＡコント
ローラを示すシステム構成図、第６図は従来の処理を示
すフローチャートである。 （１）・・・ＦＡコントローラ、 （２）・・・ｃｐｕ、 （３）・・・ＲＯＭ、（４
） 、 （５）・・・ＲＡＭ、（８）・・・出力装置、
（１６）・・・アドレスポインタ用メモリ、（１７）・
・・プログラムＮＯ記憶用メモリ、（２１）・・・中断
手段、 （２２）・・・選択手段、（２３）・・・実行
手段、 （２４）・・・記憶手段、（２５）・・・出
力手段。 なお、各図中同一符号は同−又は相当部分を示す。
Claims (1)
- １個の中央演算処理部における優先度の異なる複数の独
立したユーザプログラムを同時に実行するために、この
中央演算処理部の占有時間制限やデバイスの処理待ち等
が発生した際に、現在実行中のプログラムを中断する中
断手段と、この中断手段によりプログラムの実行を中断
した際に、他の実行可能状態にあるプログラムの中から
最も優先度の高いプログラムを選択する選択手段と、こ
の選択手段により選択されたプログラムを実行する実行
手段とを具備するＦＡコントローラにおいて、上記選択
手段で選択されたプログラムのプログラム番号を記憶す
る記憶手段と、この記憶手段の記憶内容を各プログラム
の実行状態の履歴として外部に出力する出力手段とを備
えることを特徴とするＦＡコントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63121316A JPH01291339A (ja) | 1988-05-18 | 1988-05-18 | Ｆａコントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63121316A JPH01291339A (ja) | 1988-05-18 | 1988-05-18 | Ｆａコントローラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01291339A true JPH01291339A (ja) | 1989-11-22 |
Family
ID=14808228
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63121316A Pending JPH01291339A (ja) | 1988-05-18 | 1988-05-18 | Ｆａコントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01291339A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6011948A (ja) * | 1983-07-01 | 1985-01-22 | Matsushita Electric Ind Co Ltd | タスク状態遷移監視装置 |
-
1988
- 1988-05-18 JP JP63121316A patent/JPH01291339A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6011948A (ja) * | 1983-07-01 | 1985-01-22 | Matsushita Electric Ind Co Ltd | タスク状態遷移監視装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02267634A (ja) | 割込み処理装置 | |
| JPS60501382A (ja) | プロセス間通信を行うマイクロコンピュ−タ | |
| US7024495B2 (en) | Programmable controller | |
| JPH01291339A (ja) | Ｆａコントローラ | |
| JPS6115260A (ja) | デ−タ処理装置 | |
| JPH05241986A (ja) | 入出力命令リトライ方式 | |
| JP2000029719A (ja) | 割込制御装置 | |
| JP2597637B2 (ja) | ハードウェア状態切替え制御方式 | |
| JPH05282243A (ja) | バスマスター装置及び該装置を用いた電子機器 | |
| JPH05233479A (ja) | パネル監視方式 | |
| JPH05233525A (ja) | Ｉ／ｏ処理装置 | |
| JPS598038A (ja) | デ−タ入出力処理装置 | |
| JPH0731527B2 (ja) | プログラマブルコントロ−ラ | |
| JP2901714B2 (ja) | プログラマブルコントローラ | |
| JPH09160786A (ja) | マイクロプロセッサ | |
| JPS61288232A (ja) | 出力命令制御方式 | |
| EP0222443A2 (en) | Multiprocess computer and method for operating same | |
| JP2002297209A (ja) | シーケンス制御装置におけるシーケンスプログラム格納方法 | |
| JPH0869382A (ja) | 半導体装置 | |
| JPH0378067A (ja) | 周辺装置制御方式 | |
| JPH0323942B2 (ja) | ||
| JPH02146660A (ja) | 情報処理装置 | |
| JPH0652482B2 (ja) | シーケンスコントローラ | |
| JPH01158551A (ja) | 入出力制御方式 | |
| JPS6160468B2 (ja) |