JPH01291305A - Ｐｃの状態遷移検出方式 - Google Patents
Ｐｃの状態遷移検出方式Info
- Publication number
- JPH01291305A JPH01291305A JP12107788A JP12107788A JPH01291305A JP H01291305 A JPH01291305 A JP H01291305A JP 12107788 A JP12107788 A JP 12107788A JP 12107788 A JP12107788 A JP 12107788A JP H01291305 A JPH01291305 A JP H01291305A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- signal
- input signal
- processor
- peripheral circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 73
- 230000007704 transition Effects 0.000 claims abstract description 40
- 230000002093 peripheral effect Effects 0.000 claims abstract description 16
- 238000001514 detection method Methods 0.000 claims description 16
- 230000004044 response Effects 0.000 claims description 2
- 230000000630 rising effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
- G05B19/054—Input/output
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/11—Plc I-O input output
- G05B2219/1169—Activating output if input changes, transition input and output not yet on
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/21—Pc I-O input output
- G05B2219/21105—Read in data only if value changes, transition to save processor time
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＰＣの状態遷移検出方式に関し、特に２個の入
力信号を記憶するメモリから信号の遷移状態を検出する
ＰＣの状態遷移検出方式に関する。
力信号を記憶するメモリから信号の遷移状態を検出する
ＰＣの状態遷移検出方式に関する。
〔従来の技術］
ＰＣ（プログラマブル・コントローラ）では制御すべき
機械の入力信号を読み込み、これを演算して、機械のア
クチュエータを駆動する出力信号を出力している。
機械の入力信号を読み込み、これを演算して、機械のア
クチュエータを駆動する出力信号を出力している。
機械からの入力信号は静的な信号より、動的な信号がよ
り必要になる。すなわち、静的に変化しない入力信号は
一般的にそれ程重要ではなく、変化した入力信号に応じ
て、出力信号もこれに応答する必要がある。このため、
機械からの入力信号の遷移状態を把握する必要がある。
り必要になる。すなわち、静的に変化しない入力信号は
一般的にそれ程重要ではなく、変化した入力信号に応じ
て、出力信号もこれに応答する必要がある。このため、
機械からの入力信号の遷移状態を把握する必要がある。
第２図に機械からの入力信号の遷移状態を検出する例を
示す。図において、１はプロセッサ、２はメモリＡであ
り、３はメモリＢである。５はＤＭＡコントローラ、６
は機械である。１１はデータバス、１２はアドレスバス
である。
示す。図において、１はプロセッサ、２はメモリＡであ
り、３はメモリＢである。５はＤＭＡコントローラ、６
は機械である。１１はデータバス、１２はアドレスバス
である。
ここで、プロセッサ１はメモリＡ２の入力信号を゛一定
時間ごとに、メモリＢ３に転送する。ＤＭＡコントロー
ラ５はメモリＡ２の入力信号がメモリＢ３に転送される
と、機械６からの入力信号をメモリＡ２に転送する。こ
れはＤＭＡ制御で、ＤＭＡコントローラ５によって実行
される。
時間ごとに、メモリＢ３に転送する。ＤＭＡコントロー
ラ５はメモリＡ２の入力信号がメモリＢ３に転送される
と、機械６からの入力信号をメモリＡ２に転送する。こ
れはＤＭＡ制御で、ＤＭＡコントローラ５によって実行
される。
プロセッサ１は必要に応じて、入力信号の遷移状態を知
りたいときは、メモリＡ２の入力信号と、メモリＢ３の
入力信号を比較して、入力信号の遷移状態を調べる。
りたいときは、メモリＡ２の入力信号と、メモリＢ３の
入力信号を比較して、入力信号の遷移状態を調べる。
しかし、このような遷移状態検出方式では、プロセッサ
１はメモリＡ２からメモリＢ３への信号の転送、遷移状
態を検出するために、メモリＡ２とメモリＢ３の入力信
号を読み取り、両者を比較する必要があり、相当の負担
となり、シーケンスプログラムの処理速度が低下する。
１はメモリＡ２からメモリＢ３への信号の転送、遷移状
態を検出するために、メモリＡ２とメモリＢ３の入力信
号を読み取り、両者を比較する必要があり、相当の負担
となり、シーケンスプログラムの処理速度が低下する。
さらに、これらの処理のためのプログラムをシーケンス
プログラムに組み込む必要があり、シーケンスプログラ
ムが煩雑で、プログラム量も増加する。
プログラムに組み込む必要があり、シーケンスプログラ
ムが煩雑で、プログラム量も増加する。
本発明はこのような点に鑑みてなされたものであり、プ
ロセッサの負担を軽くし、かつプログラムの簡単なＰＣ
の状態遷移検出方式を提供することを目的とする。
ロセッサの負担を軽くし、かつプログラムの簡単なＰＣ
の状態遷移検出方式を提供することを目的とする。
本発明では上記課題を解決するために、ＰＣ（プログラ
マブル・コントローラ）の入力信号の状態遷移を検出す
るＰＣの状態遷移検出方式において、 機械からの入力信号を第１のメモリに転送し、さらに該
第１のメモリの信号を第２のメモリに転送するＤＭＡコ
ントローラと、 プロセッサからの読み出し信号に応じて、前記第１のメ
モリと前記第２のメモリの入力信号を比較して、入力信
号の遷移状態を検出するメモリ周辺回路と、 を具備することを特徴とするＰＣの状態遷移検出方式が
、 提供される。
マブル・コントローラ）の入力信号の状態遷移を検出す
るＰＣの状態遷移検出方式において、 機械からの入力信号を第１のメモリに転送し、さらに該
第１のメモリの信号を第２のメモリに転送するＤＭＡコ
ントローラと、 プロセッサからの読み出し信号に応じて、前記第１のメ
モリと前記第２のメモリの入力信号を比較して、入力信
号の遷移状態を検出するメモリ周辺回路と、 を具備することを特徴とするＰＣの状態遷移検出方式が
、 提供される。
第１のメモリから、第２のメモリへの入力信号の転送は
ＤＭＡコントローラによって実行される。
ＤＭＡコントローラによって実行される。
また、第１のメモリと第２のメモリの信号の比較はメモ
リ周辺回路によって実行される。
リ周辺回路によって実行される。
従って、プロセッサは単に必要な入力信号を指定すれば
、入力信号の遷移状態を読み出すことができる。
、入力信号の遷移状態を読み出すことができる。
以下、本発明の一実施例を図面に基づいて説明する。
第１図は本発明の一実施例であるＰＣの状態遷移検出方
式のブロック図を示す。図において、１はプロセッサ、
２はメモリＡであり、３はメモリＢである。４はメモリ
周辺回路であり、メモリＡ２とメモリＢ３の入力信号の
状態を比較し、遷移状態を出力する。５はＤＭＡコント
ローラ、６ば機械である。１１はデータバス、１２はア
ドレスバスである。
式のブロック図を示す。図において、１はプロセッサ、
２はメモリＡであり、３はメモリＢである。４はメモリ
周辺回路であり、メモリＡ２とメモリＢ３の入力信号の
状態を比較し、遷移状態を出力する。５はＤＭＡコント
ローラ、６ば機械である。１１はデータバス、１２はア
ドレスバスである。
次に本実施例の動作について述べる。ＤＭＡコントロー
ラ５は一定時間ごとに、メモリＡ２の入力信号をメモリ
Ｂ３へ転送する。次に機械６から入力信号をメモリＡ２
に読み取る。メモリＡ２とメモリＢ３の人力信号は同じ
信号が同じ位置に格納されており、メモリＢ３の人力信
号が１ザイクル前の信号である。すなわち、機械からの
入力信号の遷移状態はメモリＡ２とメモリＢ３の同じ位
置の入力信号を比較すれば分かる。
ラ５は一定時間ごとに、メモリＡ２の入力信号をメモリ
Ｂ３へ転送する。次に機械６から入力信号をメモリＡ２
に読み取る。メモリＡ２とメモリＢ３の人力信号は同じ
信号が同じ位置に格納されており、メモリＢ３の人力信
号が１ザイクル前の信号である。すなわち、機械からの
入力信号の遷移状態はメモリＡ２とメモリＢ３の同じ位
置の入力信号を比較すれば分かる。
プロセッサ１は入力信号の遷移状態を知りたいときは、
メモリ周辺回路４に入力信号のアドレスと対応するビッ
トを含む命令を与える。メモリ周辺回路４は指令された
アドレスとビットに対応するメモリＡ２とメモリＢ３の
入力信号を読み出し、その遷移状態を検出してデータバ
ス１１に出力し、プロセッサ１はこの出力を読み取り、
遷移状態を認識できる。
メモリ周辺回路４に入力信号のアドレスと対応するビッ
トを含む命令を与える。メモリ周辺回路４は指令された
アドレスとビットに対応するメモリＡ２とメモリＢ３の
入力信号を読み出し、その遷移状態を検出してデータバ
ス１１に出力し、プロセッサ１はこの出力を読み取り、
遷移状態を認識できる。
遷移状態は単に信号が変化したことのみであれば、メモ
リＡ２とメモリＢ３の入力信号の排他的論理和をとれば
判別できる。
リＡ２とメモリＢ３の入力信号の排他的論理和をとれば
判別できる。
また、遷移状態が立ち上がり（「０→ｌａ）、立ち下が
り（「１→０」）等の判別も行うことができる。これら
は、メモリ周辺回路４の構成によって変更できる。
り（「１→０」）等の判別も行うことができる。これら
は、メモリ周辺回路４の構成によって変更できる。
このように、プロセッサは単に必要な入力信号のアドレ
スとビットを指定すれば、遷移状態を知ることができ、
プロセッサの負担が軽減し、シーケンスプログラムの処
理速度が向上し、プログラムも簡単になる。
スとビットを指定すれば、遷移状態を知ることができ、
プロセッサの負担が軽減し、シーケンスプログラムの処
理速度が向上し、プログラムも簡単になる。
以上説明したように本発明では、入力信号のメモリ間で
の転送を行うＤＭＡコントローラと、メモリの信号を比
較して遷移状態を検出するメモリ周辺回路を設けたので
、プロセッサの負担が軽減され、シーケンスプログラム
の処理速度が向上し、プログラムも簡単になる。
の転送を行うＤＭＡコントローラと、メモリの信号を比
較して遷移状態を検出するメモリ周辺回路を設けたので
、プロセッサの負担が軽減され、シーケンスプログラム
の処理速度が向上し、プログラムも簡単になる。
第１図は本発明の一実施例であるＰＣの状態遷移検出方
式のブロック図、 第２図は従来のＰＣの状態遷移検出方式の例を示す図で
ある。 １−−−−−−−−−−−−−−−プロセッサ２−−−
−−−−−−−−−−−−メモリＡ３−−−−−−−−
−メモリＢ ４−−−−−−−−−−−メモリ周辺回路５−−−−−
−−−−−−− Ｄ Ｍ Ａコントローラ６−−−−〜
〜−−−−−−−−−機械１１−−−−−・−−−−−
−−−データバス１２−−−−−−・−−ｍ−−−−・
アドレスバス特許出願人 ファナック株式会社 代理人 弁理士 服部毅巖
式のブロック図、 第２図は従来のＰＣの状態遷移検出方式の例を示す図で
ある。 １−−−−−−−−−−−−−−−プロセッサ２−−−
−−−−−−−−−−−−メモリＡ３−−−−−−−−
−メモリＢ ４−−−−−−−−−−−メモリ周辺回路５−−−−−
−−−−−−− Ｄ Ｍ Ａコントローラ６−−−−〜
〜−−−−−−−−−機械１１−−−−−・−−−−−
−−−データバス１２−−−−−−・−−ｍ−−−−・
アドレスバス特許出願人 ファナック株式会社 代理人 弁理士 服部毅巖
Claims (4)
- （１）ＰＣ（プログラマブル・コントローラ）の入力信
号の状態遷移を検出するＰＣの状態遷移検出方式におい
て、 機械からの入力信号を第１のメモリに転送し、さらに該
第１のメモリの信号を第２のメモリに転送するＤＭＡコ
ントローラと、 プロセッサからの読み出し信号に応じて、前記第１のメ
モリと前記第２のメモリの入力信号を比較して、入力信
号の遷移状態を検出するメモリ周辺回路と、 を具備することを特徴とするＰＣの状態遷移検出方式。 - （２）前記プロセッサから周辺回路への読み出し信号は
アドレスとビット指定で指令され、前記メモリ周辺回路
は指定された前記アドレスの前記ビットの遷移状態を出
力するようにしたことを特徴とする特許請求の範囲第１
項記載のＰＣの状態遷移検出方式。 - （３）前記メモリ周辺回路は前記第１のメモリの信号と
前記第２のメモリの信号の排他的論理和を求めて出力す
るように構成されていることを特徴とする特許請求の範
囲第１項記載のＰＣの状態遷移検出方式。 - （４）前記メモリ周辺回路は前記第１のメモリの信号と
前記第２のメモリの信号の変化の状態が立ち上がりか、
立ち下がりかを出力するように構成したことを特徴とす
る特許請求の範囲第１項記載のＰＣの状態遷移検出方式
。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12107788A JPH01291305A (ja) | 1988-05-18 | 1988-05-18 | Ｐｃの状態遷移検出方式 |
| PCT/JP1989/000396 WO1989011685A1 (en) | 1988-05-18 | 1989-04-12 | System for detecting state transition of a pc |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12107788A JPH01291305A (ja) | 1988-05-18 | 1988-05-18 | Ｐｃの状態遷移検出方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01291305A true JPH01291305A (ja) | 1989-11-22 |
Family
ID=14802282
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12107788A Pending JPH01291305A (ja) | 1988-05-18 | 1988-05-18 | Ｐｃの状態遷移検出方式 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH01291305A (ja) |
| WO (1) | WO1989011685A1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5225974A (en) * | 1990-10-30 | 1993-07-06 | Allen-Bradley Company, Inc. | Programmable controller processor with an intelligent functional module interface |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5141189A (ja) * | 1974-10-03 | 1976-04-06 | Toyoda Machine Works Ltd | Shiikensukontoroora |
| JPS5654509A (en) * | 1979-10-09 | 1981-05-14 | Toshiba Corp | Sequence controller |
| JPS6234204A (ja) * | 1985-08-06 | 1987-02-14 | Mitsubishi Electric Corp | 制御装置 |
-
1988
- 1988-05-18 JP JP12107788A patent/JPH01291305A/ja active Pending
-
1989
- 1989-04-12 WO PCT/JP1989/000396 patent/WO1989011685A1/ja not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| WO1989011685A1 (en) | 1989-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01291305A (ja) | Ｐｃの状態遷移検出方式 | |
| JPH04195205A (ja) | Ｃｎｃ装置のプロブラム実行方式 | |
| JPS59158425A (ja) | 入出力機器の制御方式 | |
| JPH03288906A (ja) | Ｐｃの命令実行方式 | |
| EP0144432A1 (en) | Memory readout control system | |
| JPH0232404A (ja) | Ｐｃのラダータプログラム制御方式 | |
| JPS62256139A (ja) | デ−タ処理装置 | |
| JPS62243008A (ja) | Ｐｍｃの信号トレ−ス制御方式 | |
| JPS63157204A (ja) | プログラマブル・コントロ−ラ | |
| JPH081819Y2 (ja) | ロボット制御装置 | |
| JPH02236702A (ja) | トランスファーマシン用数値制御装置 | |
| JPS5914005A (ja) | マイクロコンピユ−タによるシ−ケンス制御方式 | |
| JPS61202225A (ja) | プロセツサによるハ−ドウエア制御方式 | |
| JP3695078B2 (ja) | パルス出力命令を持つプログラマブルコントローラ | |
| JPH0236411A (ja) | データ入力装置 | |
| KR0157456B1 (ko) | 로보트 제어기에서 사용자 정의 처리 함수의 실행방법 | |
| JPS5833751A (ja) | 電子計算機用アナログ入力読込装置 | |
| JPS6277609A (ja) | モ−タ駆動用デジタルサ−ボ系を有する数値制御装置 | |
| JPS62256138A (ja) | デ−タ処理装置 | |
| JPH01222328A (ja) | データ処理方式 | |
| JPS63225836A (ja) | 記憶装置 | |
| JPH02126347A (ja) | メモリアクセス方式 | |
| JPH05225119A (ja) | 信号レベル検出システム | |
| JPH04323754A (ja) | 出力装置タイプ判別装置 | |
| JPH07120175B2 (ja) | 複合制御装置およびその制御方法 |