JPH01283871A - Ｍｉｓ型半導体装置 - Google Patents
Ｍｉｓ型半導体装置Info
- Publication number
- JPH01283871A JPH01283871A JP11302288A JP11302288A JPH01283871A JP H01283871 A JPH01283871 A JP H01283871A JP 11302288 A JP11302288 A JP 11302288A JP 11302288 A JP11302288 A JP 11302288A JP H01283871 A JPH01283871 A JP H01283871A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- film
- gate
- chemical vapor
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 238000000034 method Methods 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- 230000015556 catabolic process Effects 0.000 abstract description 10
- 239000000126 substance Substances 0.000 abstract description 5
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 3
- 230000007547 defect Effects 0.000 abstract description 3
- 229910052710 silicon Inorganic materials 0.000 abstract description 3
- 239000010703 silicon Substances 0.000 abstract description 3
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 abstract description 2
- 239000007789 gas Substances 0.000 abstract description 2
- 230000001590 oxidative effect Effects 0.000 abstract 1
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 238000009826 distribution Methods 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 241000277331 Salmonidae Species 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 210000004709 eyebrow Anatomy 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ＭＩＳ型半導体装置、特に高耐圧ＭＩＳ型半
導体素子の構造に関するものである。
導体素子の構造に関するものである。
従来のＭＩＳ型半導体装置のゲート酸化膜は半導体基板
の熱酸化により基板表面に形成していた。
の熱酸化により基板表面に形成していた。
例えば乾燥酸素、もしくは水蒸気など雰囲気において必
要とする膜厚に成長する時間だけ、半導体基板を放置し
て形成していた。そして高耐圧素子のようにゲート電極
に高電位が印加される場合には素子の信顆性上、酸化膜
の絶縁破壊電圧を高く設定するための酸化膜を厚く形成
する必要があり、その分だけ熱酸化時間を長くしていた
。
要とする膜厚に成長する時間だけ、半導体基板を放置し
て形成していた。そして高耐圧素子のようにゲート電極
に高電位が印加される場合には素子の信顆性上、酸化膜
の絶縁破壊電圧を高く設定するための酸化膜を厚く形成
する必要があり、その分だけ熱酸化時間を長くしていた
。
前述の従来技術では、長時間の熱酸化をおこなうと酸化
膜の欠陥密度が増加してゆくことがわかった。第２（ａ
）図、第２（ｂ）図はそれぞれ膜厚が４００Ａと２００
０Ａの場合の酸化膜の耐圧分布を示す、このように熱酸
化時間を長くして膜厚を大きくすると耐圧分布は電界強
度が３ Ｍ Ｖ ／■から５ＭＶ／■の範囲にばらつい
てしまう、それ故、ゲートにより高電位が堕加される素
子の信頼性上問題のないゲート膜を形成するためには単
位厚さ当りの酸化膜に印加されるゲート電圧をより少な
くしてゆく必要がある。これはトランジスタの能力を低
下させることとなる。また、製造状に於いても長時間の
熱酸化を行なうことはトランジスタ特性に対してばらつ
きをあたえる要因となっている。
膜の欠陥密度が増加してゆくことがわかった。第２（ａ
）図、第２（ｂ）図はそれぞれ膜厚が４００Ａと２００
０Ａの場合の酸化膜の耐圧分布を示す、このように熱酸
化時間を長くして膜厚を大きくすると耐圧分布は電界強
度が３ Ｍ Ｖ ／■から５ＭＶ／■の範囲にばらつい
てしまう、それ故、ゲートにより高電位が堕加される素
子の信頼性上問題のないゲート膜を形成するためには単
位厚さ当りの酸化膜に印加されるゲート電圧をより少な
くしてゆく必要がある。これはトランジスタの能力を低
下させることとなる。また、製造状に於いても長時間の
熱酸化を行なうことはトランジスタ特性に対してばらつ
きをあたえる要因となっている。
本発明はこのような問題点を解決するためのもので、そ
の目的とするところは、高耐圧化が可能で、高速かつ高
信顆性のＭＩＳ型半導体装置を提供することにある。
の目的とするところは、高耐圧化が可能で、高速かつ高
信顆性のＭＩＳ型半導体装置を提供することにある。
本発明のＭＩＳ型半導体装置は、６００℃以上の化学的
気相成長法を用いてゲート酸化膜を形成していることを
特徴とする。
気相成長法を用いてゲート酸化膜を形成していることを
特徴とする。
第１図は、本発明のＭＩＳ型半導体装置の実施例に於け
る断面図である。１０１は例えばシリコン基板である。
る断面図である。１０１は例えばシリコン基板である。
１０２は素子分離用の酸化膜であり、ここではＬＯＣＯ
３Ｍ造をとっているがプレーナ構造でもよい、１０３は
本発明の主旨によるゲート酸化膜であり化学的気相成長
法により形成している０例えば、ジクロロシランと一酸
化窒素ガスを用いて減圧下、８００℃で形成する。化学
的気相法により形成した酸化膜は熱酸化法で形成しな場
合のように膜厚の増加にともなう欠陥密度の増加は起こ
らない、第２（Ｃ）図に前記方法で形成した、膜厚２０
００人の酸化膜の耐圧分布を示す、このように酸化膜の
絶縁破壊電圧は約８〜１０ＭＶ／ａｎあたりに集中して
おり高信顆性のゲート膜を形成することが可能である。
３Ｍ造をとっているがプレーナ構造でもよい、１０３は
本発明の主旨によるゲート酸化膜であり化学的気相成長
法により形成している０例えば、ジクロロシランと一酸
化窒素ガスを用いて減圧下、８００℃で形成する。化学
的気相法により形成した酸化膜は熱酸化法で形成しな場
合のように膜厚の増加にともなう欠陥密度の増加は起こ
らない、第２（Ｃ）図に前記方法で形成した、膜厚２０
００人の酸化膜の耐圧分布を示す、このように酸化膜の
絶縁破壊電圧は約８〜１０ＭＶ／ａｎあたりに集中して
おり高信顆性のゲート膜を形成することが可能である。
１０４はゲート電極となる、例えば多結晶シリコンであ
る。
る。
１０５はソース及びドレインとなる拡散層である。
１０６は多結晶シリコン電極とアルミニウム電極とを分
離する眉間絶縁膜であり、通常、化学的気相成長法で形
成したＰＳＧＷＡなどが使われる。１０７はアルミニュ
ウム配線電極である。
離する眉間絶縁膜であり、通常、化学的気相成長法で形
成したＰＳＧＷＡなどが使われる。１０７はアルミニュ
ウム配線電極である。
以上述べたように本発明によれば、本高財圧素子は化学
的気相成長法によりゲ′−ト膜を形成しておりゲート膜
の絶縁破壊電圧に於て信頼度が高いなめ、マージンをと
って単位厚さ当りの酸化膜に印加されるゲート電圧を低
めに設定する必要がない、すなわち、熱酸化膜を用いた
ときに比べて薄膜化が可能である。また８００℃程度で
化学的気相成長を行なうため膜厚を自由に設定しても素
子に与える影響は少ない。
的気相成長法によりゲ′−ト膜を形成しておりゲート膜
の絶縁破壊電圧に於て信頼度が高いなめ、マージンをと
って単位厚さ当りの酸化膜に印加されるゲート電圧を低
めに設定する必要がない、すなわち、熱酸化膜を用いた
ときに比べて薄膜化が可能である。また８００℃程度で
化学的気相成長を行なうため膜厚を自由に設定しても素
子に与える影響は少ない。
第１図は、本発明の半導体装置の一実施例を示す主要断
面図である。 第２（ａ）図は、熱酸化膜を４００Ａ形成した時のゲー
ト膜の耐圧、分布を示す図。 第２（ｂ）図は熱酸化膜を２０００人形成した時のゲー
ト膜の耐圧分布を示す図。 第２（ｃ）図は減圧下８００℃での化学的気相成長によ
って２０００人の酸化膜を形成した場合のゲート膜の耐
圧分布を示す図。 １０１・・・シリコン基板 １０２・・・ＬＯＣＯ３酸化膜 １０３・・・ゲート酸化膜 １０４・ ・ ・ゲート電極 １０５・・・拡散層 １０６・・・層間絶縁膜 １０７・・・アルミニウム配線 弄ｊ凪 （Ｗ隊度Ｃ階７ｃｒｎ〕 第２図（α） １す度（１−１ｉｃｍ） 第２図（ｂ） 宅界５鱒２（ＭＶ光ω） 第２Ｕ２ｃｃ）
面図である。 第２（ａ）図は、熱酸化膜を４００Ａ形成した時のゲー
ト膜の耐圧、分布を示す図。 第２（ｂ）図は熱酸化膜を２０００人形成した時のゲー
ト膜の耐圧分布を示す図。 第２（ｃ）図は減圧下８００℃での化学的気相成長によ
って２０００人の酸化膜を形成した場合のゲート膜の耐
圧分布を示す図。 １０１・・・シリコン基板 １０２・・・ＬＯＣＯ３酸化膜 １０３・・・ゲート酸化膜 １０４・ ・ ・ゲート電極 １０５・・・拡散層 １０６・・・層間絶縁膜 １０７・・・アルミニウム配線 弄ｊ凪 （Ｗ隊度Ｃ階７ｃｒｎ〕 第２図（α） １す度（１−１ｉｃｍ） 第２図（ｂ） 宅界５鱒２（ＭＶ光ω） 第２Ｕ２ｃｃ）
Claims (1)
- 半導体基板上に形成されたＭＩＳ型半導体装置におい
て、ゲート酸化膜を６００℃以上の化学的気相成長法を
少なくとも用いることによって形成されていることを特
徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11302288A JPH01283871A (ja) | 1988-05-10 | 1988-05-10 | Ｍｉｓ型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11302288A JPH01283871A (ja) | 1988-05-10 | 1988-05-10 | Ｍｉｓ型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01283871A true JPH01283871A (ja) | 1989-11-15 |
Family
ID=14601479
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11302288A Pending JPH01283871A (ja) | 1988-05-10 | 1988-05-10 | Ｍｉｓ型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01283871A (ja) |
-
1988
- 1988-05-10 JP JP11302288A patent/JPH01283871A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6010773A (ja) | １素子型ｆｅｔ−記憶キヤパシタ回路の形成方法 | |
| JP2835723B2 (ja) | キャパシタ及びキャパシタの製造方法 | |
| JPS6022497B2 (ja) | 半導体装置 | |
| US4729009A (en) | Gate dielectric including undoped amorphous silicon | |
| JPH0451068B2 (ja) | ||
| JPH01283872A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JPH01283871A (ja) | Ｍｉｓ型半導体装置 | |
| JP2002016152A (ja) | 半導体装置の製造方法 | |
| JPS6211781B2 (ja) | ||
| JPH0616560B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0528501B2 (ja) | ||
| JP2945023B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS6155249B2 (ja) | ||
| JPS5815944B2 (ja) | 半導体装置 | |
| JPH04326576A (ja) | 半導体装置の製造方法 | |
| KR0127316B1 (ko) | 다결정실리콘의 산화막 형성방법 | |
| JPH01298758A (ja) | 半導体装置の製造方法 | |
| JPS62190761A (ja) | 半導体装置 | |
| JPS6118340B2 (ja) | ||
| JPS62174922A (ja) | 半導体装置 | |
| JPH036022A (ja) | 多層絶縁膜の形成方法 | |
| Krimmel et al. | Insulating Silicon Nitride Films | |
| JPH0374842A (ja) | 半導体装置の製造方法 | |
| JPS5856970B2 (ja) | 窒化膜を有する半導体装置の処理法 | |
| KR950002071A (ko) | 게이트절연막 형성방법 |