JPH01282647A - 自己診断方法 - Google Patents
自己診断方法Info
- Publication number
- JPH01282647A JPH01282647A JP63111670A JP11167088A JPH01282647A JP H01282647 A JPH01282647 A JP H01282647A JP 63111670 A JP63111670 A JP 63111670A JP 11167088 A JP11167088 A JP 11167088A JP H01282647 A JPH01282647 A JP H01282647A
- Authority
- JP
- Japan
- Prior art keywords
- buffer memory
- memory
- processing
- address
- self
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012545 processing Methods 0.000 claims abstract description 34
- 238000012546 transfer Methods 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 6
- 230000002457 bidirectional effect Effects 0.000 claims description 4
- 238000004092 self-diagnosis Methods 0.000 abstract description 9
- 230000001419 dependent effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000003745 diagnosis Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 102100030551 Protein MEMO1 Human genes 0.000 description 1
- 101710176845 Protein MEMO1 Proteins 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野〕
本発明は、副制御装置各々の内部に設けられているバッ
ファメモリをワーク用、主制御装置との間の双方向デー
タ中継転送用として用いる以外に、診断プログラム格納
用として用い副制御装置が自己診断されるようにしたプ
ログラム診断方式に関するものである。
ファメモリをワーク用、主制御装置との間の双方向デー
タ中継転送用として用いる以外に、診断プログラム格納
用として用い副制御装置が自己診断されるようにしたプ
ログラム診断方式に関するものである。
これまでのプログラム診断方式としては、特開昭62−
229339号公報に記載のように、被診断装置あるい
は副制御装置(これらを以下従属装置と称す)における
マイクロプログラム格納制御メモリはRAMとして構成
されており、従属装置自体による自己診断に際しては、
そのRAMに主制御装置より診断プログラムが転送記憶
されたうえ従属装置により実行されるようになっている
。一方、以上とは別に「電子計算機の方式設計j (■
産報、1972年7月1日発行)の頁227〜229に
は、通常処理はROMに格納されたマイクロプログラム
によって、診断処理はRAMに格納された診断プログラ
ムによって行なうことが示されている。
229339号公報に記載のように、被診断装置あるい
は副制御装置(これらを以下従属装置と称す)における
マイクロプログラム格納制御メモリはRAMとして構成
されており、従属装置自体による自己診断に際しては、
そのRAMに主制御装置より診断プログラムが転送記憶
されたうえ従属装置により実行されるようになっている
。一方、以上とは別に「電子計算機の方式設計j (■
産報、1972年7月1日発行)の頁227〜229に
は、通常処理はROMに格納されたマイクロプログラム
によって、診断処理はRAMに格納された診断プログラ
ムによって行なうことが示されている。
しかしながら、従来技術としての前者による場合は、診
断処理の度に診断プログラムがRAMにローディングさ
れる必要があることは別として、通常処理用マイクロプ
ログラムは電源投入時は勿論のこと、診断処理より通常
処理に戻る度にRAMにローディングされる必要がある
。したがって、このローディングに要される時間によっ
て装置立上げが遅れてしまうという不具合があったもの
である。また、後者による場合には、診断プログラム格
納用の専用のRAMが要され装置の自己診断が経済的に
行なわれ得ないものとなついる。
断処理の度に診断プログラムがRAMにローディングさ
れる必要があることは別として、通常処理用マイクロプ
ログラムは電源投入時は勿論のこと、診断処理より通常
処理に戻る度にRAMにローディングされる必要がある
。したがって、このローディングに要される時間によっ
て装置立上げが遅れてしまうという不具合があったもの
である。また、後者による場合には、診断プログラム格
納用の専用のRAMが要され装置の自己診断が経済的に
行なわれ得ないものとなついる。
本発明の目的は、診断プログラム格納用の専用RAMが
不要とされ、しかも通常処理用マイクロプログラムのロ
ーディングも不要とされた、従属装置におけるプログラ
ム診断方式を供するにある。
不要とされ、しかも通常処理用マイクロプログラムのロ
ーディングも不要とされた、従属装置におけるプログラ
ム診断方式を供するにある。
上記目的は、主制御装置に収容された従属装置各々にお
いては、通常処理はROMに格納されたマイクロプログ
ラムによって、また、主制御装置との間の双方向データ
転送はワークRAMとじてのバッファメモリを介し行な
われるとした場合に、従属装置が自己診断されるに際し
ては、主制御装置よりそのバッファメモリに転送記憶さ
れた診断プログラムは、バッファメモリがアドレス変換
された、通常処理用マイクロプログラム格納ROMへの
アドレスによりアクセスされることで達成される。
いては、通常処理はROMに格納されたマイクロプログ
ラムによって、また、主制御装置との間の双方向データ
転送はワークRAMとじてのバッファメモリを介し行な
われるとした場合に、従属装置が自己診断されるに際し
ては、主制御装置よりそのバッファメモリに転送記憶さ
れた診断プログラムは、バッファメモリがアドレス変換
された、通常処理用マイクロプログラム格納ROMへの
アドレスによりアクセスされることで達成される。
従属装置ではROMに格納されたマイクロプログラムに
よる制御下に、ワークRAMとしてのバッファメモリを
使用しつつ本来機能としての通常処理が行なわれるよう
になっている。さて、従属装置での処理動作が正常であ
るか否かを確認する必要が生じた際、従属装置による自
己診断が行なわれるが、自己診断に際しては先ず主制御
装置により従属装置での処理動作は一旦停止された状態
で、バッファメモリには主制御装置より診断プログラム
が転送記憶されるようになっている。この後はROMへ
のアドレスをバッファメモリへのアドレスと変換すべく
設定した状態で従属装置を起動ずれば、結局ROMでは
なくバッファメモリがそれに代わってアクセスされるこ
とで、診断プログラムの実行、即ち、自己診断処理が行
なわれるところとなるものである。自己診断処理から通
常処理に復帰する場合には、従属装置は初期設定により
アドレス変換設定が解除された状態で再起動されるよう
になっているものである。
よる制御下に、ワークRAMとしてのバッファメモリを
使用しつつ本来機能としての通常処理が行なわれるよう
になっている。さて、従属装置での処理動作が正常であ
るか否かを確認する必要が生じた際、従属装置による自
己診断が行なわれるが、自己診断に際しては先ず主制御
装置により従属装置での処理動作は一旦停止された状態
で、バッファメモリには主制御装置より診断プログラム
が転送記憶されるようになっている。この後はROMへ
のアドレスをバッファメモリへのアドレスと変換すべく
設定した状態で従属装置を起動ずれば、結局ROMでは
なくバッファメモリがそれに代わってアクセスされるこ
とで、診断プログラムの実行、即ち、自己診断処理が行
なわれるところとなるものである。自己診断処理から通
常処理に復帰する場合には、従属装置は初期設定により
アドレス変換設定が解除された状態で再起動されるよう
になっているものである。
以下、本発明を第1図から第3図により説明する。
先ず本発明に係る制御処理システムについて説明すれば
、第1図はその一例でのシステム概要を示したものであ
る。これによる場合、主制御装置lに対しては複数の従
属装置2.〜2oが外部バス3を介し並列的に収容され
た構成となっている。
、第1図はその一例でのシステム概要を示したものであ
る。これによる場合、主制御装置lに対しては複数の従
属装置2.〜2oが外部バス3を介し並列的に収容され
た構成となっている。
従属装置21〜2.各々の処理機能としては他データ処
理装置との接続制御や、遠隔端末との回線接続制御、固
有なデータ処理を行なうなど、各種のものが考えられる
が、本例では回線接続制御が想定されたものとなってい
る。
理装置との接続制御や、遠隔端末との回線接続制御、固
有なデータ処理を行なうなど、各種のものが考えられる
が、本例では回線接続制御が想定されたものとなってい
る。
図示のように主制御装置1では主プロセツサ11はRO
Mとしての主制御メモ1月2に予め格納されているブー
トストラップによる制御によってDMA制御14を起動
する結果、外部メモリ15より内部バス16を介し、デ
ータ処理に必要とされるプログラムはDMAモードでR
AMとしての主メモリ13に転送記憶されるようになっ
ている。以降主制御メモリ12および主メモリ13に格
納されたプログラムによってデータ処理が実行されるも
のである。
Mとしての主制御メモ1月2に予め格納されているブー
トストラップによる制御によってDMA制御14を起動
する結果、外部メモリ15より内部バス16を介し、デ
ータ処理に必要とされるプログラムはDMAモードでR
AMとしての主メモリ13に転送記憶されるようになっ
ている。以降主制御メモリ12および主メモリ13に格
納されたプログラムによってデータ処理が実行されるも
のである。
一方、従属装置2.〜2n各々はその動作が主制御装置
1によって制御されており、主制御装置1との間の双方
向データ転送はRAMとしてのバッファメモリ(例えば
具体的には2ポートRA M )21を介し行なわれる
ようになっている。通常のデータ処理としては、主制御
装置1からのデータは外部バス3を介し一旦バッファメ
モリ21に書込されるようになっている。ROMとして
の制御メモリ23に予め格納されているプログラムに従
って動作しているプロセッサ22によって、バッファメ
モリ21よりそのデータが読み出されたうえ処理され、
処理結果は内部バス25を介し回線制御部24より外部
に送出されるものとなっている。一方、外部からのデー
タは回線制御部24で受信された後は、プロセッサ22
による制御下に内部バス25を介しバッファメモリ21
に一旦書込されるようになっている。
1によって制御されており、主制御装置1との間の双方
向データ転送はRAMとしてのバッファメモリ(例えば
具体的には2ポートRA M )21を介し行なわれる
ようになっている。通常のデータ処理としては、主制御
装置1からのデータは外部バス3を介し一旦バッファメ
モリ21に書込されるようになっている。ROMとして
の制御メモリ23に予め格納されているプログラムに従
って動作しているプロセッサ22によって、バッファメ
モリ21よりそのデータが読み出されたうえ処理され、
処理結果は内部バス25を介し回線制御部24より外部
に送出されるものとなっている。一方、外部からのデー
タは回線制御部24で受信された後は、プロセッサ22
による制御下に内部バス25を介しバッファメモリ21
に一旦書込されるようになっている。
バッファメモリ21に書込されたデータはその後外部バ
ス3を介し主制御装Wlに読み取られ、−旦主メモリ1
3に書込された後データ処理に供されるようになってい
るものである。
ス3を介し主制御装Wlに読み取られ、−旦主メモリ1
3に書込された後データ処理に供されるようになってい
るものである。
以上、主制御装置1、従属装置2.〜21各々での通常
の処理概要について説明したが、主制御装置1と従属装
置21〜27各々との間でのデータ転送をバッファメモ
リ21を介し行なうことは各種の面より有利となってい
る。そのバッファメモリ21に割り振られるメモリアド
レスをそれら装置各々の内部メモリ(主メモリ日、制御
メモリ23)のそれに連続させることによって、バッフ
ァメモリ21をプログラム上内部メモリと同一に扱い得
、プログラム処理が簡単化されるものである。また、バ
ッファメモリ21、主メモ1月3間データ転送をDMA
制御部14による制御下にDMA転送モードで行なう場
合は、主プロセツサ11の動作とは独立にデータ転送が
一括して実行されることになり、高速処理上有利である
というものである。
の処理概要について説明したが、主制御装置1と従属装
置21〜27各々との間でのデータ転送をバッファメモ
リ21を介し行なうことは各種の面より有利となってい
る。そのバッファメモリ21に割り振られるメモリアド
レスをそれら装置各々の内部メモリ(主メモリ日、制御
メモリ23)のそれに連続させることによって、バッフ
ァメモリ21をプログラム上内部メモリと同一に扱い得
、プログラム処理が簡単化されるものである。また、バ
ッファメモリ21、主メモ1月3間データ転送をDMA
制御部14による制御下にDMA転送モードで行なう場
合は、主プロセツサ11の動作とは独立にデータ転送が
一括して実行されることになり、高速処理上有利である
というものである。
ところで、プロセッサとしては8ビツト、あるいは16
ビツトマイクロプロセツサ(例えば米モトローラ社の6
800や68000など)が装置構成の簡単化上よく用
いられる。このようなマイクロプロセッサの電源投入時
や手動初期設定時での立上げにおいては、そのプログラ
ム走行開始メモリアドレスは全ビットが“0パの0番地
、または全ビットが1″のFF・・・・・・・・・F番
地(FF・・・・・・・・・Fは16進表示)に設定さ
れるようになっている。即ち、制御メモリ23における
メモリアドレス0〜N(≦FF・・・・・・・・・F)
、またはメモリアドレスM(<FF・1旧・・F)〜F
F・・・・・・・・・Fのメモリエリアには通常処理用
のマイクロプログラムが格納されているものである。
ビツトマイクロプロセツサ(例えば米モトローラ社の6
800や68000など)が装置構成の簡単化上よく用
いられる。このようなマイクロプロセッサの電源投入時
や手動初期設定時での立上げにおいては、そのプログラ
ム走行開始メモリアドレスは全ビットが“0パの0番地
、または全ビットが1″のFF・・・・・・・・・F番
地(FF・・・・・・・・・Fは16進表示)に設定さ
れるようになっている。即ち、制御メモリ23における
メモリアドレス0〜N(≦FF・・・・・・・・・F)
、またはメモリアドレスM(<FF・1旧・・F)〜F
F・・・・・・・・・Fのメモリエリアには通常処理用
のマイクロプログラムが格納されているものである。
さて、第3図はバッファメモリ21および制御メモリ2
3に対する一例でのメモリアドレスの割付状態を示した
ものである。図示のように通常のデータ処理時にあって
は、バッファメモリ21は主制御装置1より16進表示
のメモリアドレス100000〜107FFFの範囲内
でアクセスされるも、従属装置内ではメモリアドレス0
000〜71’FFの範囲内でアクセスされるようにな
っている。また、制御メモリ23は従属装置内からのみ
メモリアドレス8000〜FFFFの範囲内でアクセス
されるようになっている。したがって、従属装置の診断
の際、バッファメモリ21に主制御装置1より転送記憶
された診断プログラムをプロセッサ22によって実行せ
しめるには、制御メモリ23をアクセスするためのメモ
リアドレス8000−FFFFをメモリアドレスooo
o〜7 FFFにアドレス変換すればよいというもので
ある。本例では幸いメモリアドレスを構成する16ビツ
トデータのうち、最上位ビット、即ち、2 tsの重み
をもったビットを反転せしめればよいことになる。セレ
クタ26はそのビットの反転制御のために従属装置内に
設けられたものである。
3に対する一例でのメモリアドレスの割付状態を示した
ものである。図示のように通常のデータ処理時にあって
は、バッファメモリ21は主制御装置1より16進表示
のメモリアドレス100000〜107FFFの範囲内
でアクセスされるも、従属装置内ではメモリアドレス0
000〜71’FFの範囲内でアクセスされるようにな
っている。また、制御メモリ23は従属装置内からのみ
メモリアドレス8000〜FFFFの範囲内でアクセス
されるようになっている。したがって、従属装置の診断
の際、バッファメモリ21に主制御装置1より転送記憶
された診断プログラムをプロセッサ22によって実行せ
しめるには、制御メモリ23をアクセスするためのメモ
リアドレス8000−FFFFをメモリアドレスooo
o〜7 FFFにアドレス変換すればよいというもので
ある。本例では幸いメモリアドレスを構成する16ビツ
トデータのうち、最上位ビット、即ち、2 tsの重み
をもったビットを反転せしめればよいことになる。セレ
クタ26はそのビットの反転制御のために従属装置内に
設けられたものである。
ここで、従属装置の自己診断が如何に行なわれたかをよ
り詳細に説明すれば以下のようである。
り詳細に説明すれば以下のようである。
即ち、第2図にセレクタ26の一興体的構成をその周辺
回路とともに示すが、これによる場合、従属装置2.〜
27の何れかが自己診断されるに際しては、主制御装置
1によって外部バス3を介してその従属装置内セレクタ
26が制御されるようになっている。図示のようにセレ
クタ26内にはプロセッサホールト制御用のフリップフ
ロップ264および最上位ビット反転制御用のフリップ
フロップ265が設けられたものとなっている。先ず主
制御装置1からの制御信号によってデコーダ261を介
しフリップフロップ264がセットされるようになって
いる。これによりそのQ出力としてのホールト信号27
はプロセッサ22ホールト状態におくことになり従属装
置での動作は停止せしめられるものである。この状態で
その後デコーダ261を介しフリップフロップ265が
セットされることで、データバス251とともに内部バ
ス25を構成しているアドレスバス252のうち、最上
位ビット信号28は排他的論理和ゲート266で反転さ
れるところとなるものである。結局アドレスバス252
上のメモリアドレス8000〜FFFFはフリップフロ
ップ265がセット状態に有る間、メモリアドレスoo
oo〜7 FFFに変換されたうえバッファメモリ21
および制御メモリ23に与えられるものであり、アドレ
スバス252上のメモリアドレス8000−FFFFに
よってバッファメモリ21はアクセス可とされるも、制
御メモリ23へのアクセスは不可となるものである。こ
の後は更に主制御装?!!1からはその主メモリ13よ
り外部バス3を介しバッファメモリ21に診断プログラ
ムがDMA転送モードで転送記憶されるようになってい
る。この転送記憶が終了した時点でデコーダ261を介
しフリップフロップ264をリセットしプロセッサ22
でのホールド状態を解除すれば、プロセッサ22はバッ
ファメモリ21のメモリアドレス7FFFより診断プロ
グラムを順次読み出しつつ診断動作を実行するところと
なるものである。診断結果は一旦バッファメモリ21に
記憶され、後に主制御装置1に読み出されるところとな
るものである。
回路とともに示すが、これによる場合、従属装置2.〜
27の何れかが自己診断されるに際しては、主制御装置
1によって外部バス3を介してその従属装置内セレクタ
26が制御されるようになっている。図示のようにセレ
クタ26内にはプロセッサホールト制御用のフリップフ
ロップ264および最上位ビット反転制御用のフリップ
フロップ265が設けられたものとなっている。先ず主
制御装置1からの制御信号によってデコーダ261を介
しフリップフロップ264がセットされるようになって
いる。これによりそのQ出力としてのホールト信号27
はプロセッサ22ホールト状態におくことになり従属装
置での動作は停止せしめられるものである。この状態で
その後デコーダ261を介しフリップフロップ265が
セットされることで、データバス251とともに内部バ
ス25を構成しているアドレスバス252のうち、最上
位ビット信号28は排他的論理和ゲート266で反転さ
れるところとなるものである。結局アドレスバス252
上のメモリアドレス8000〜FFFFはフリップフロ
ップ265がセット状態に有る間、メモリアドレスoo
oo〜7 FFFに変換されたうえバッファメモリ21
および制御メモリ23に与えられるものであり、アドレ
スバス252上のメモリアドレス8000−FFFFに
よってバッファメモリ21はアクセス可とされるも、制
御メモリ23へのアクセスは不可となるものである。こ
の後は更に主制御装?!!1からはその主メモリ13よ
り外部バス3を介しバッファメモリ21に診断プログラ
ムがDMA転送モードで転送記憶されるようになってい
る。この転送記憶が終了した時点でデコーダ261を介
しフリップフロップ264をリセットしプロセッサ22
でのホールド状態を解除すれば、プロセッサ22はバッ
ファメモリ21のメモリアドレス7FFFより診断プロ
グラムを順次読み出しつつ診断動作を実行するところと
なるものである。診断結果は一旦バッファメモリ21に
記憶され、後に主制御装置1に読み出されるところとな
るものである。
なお、以上の説明ではフリップフロップ265は主制御
装置1によってその状態が制御されているが、場合によ
っては手動スイッチ267によってその状態を制御する
ようにしてもよい。インバータ268、269およびオ
アゲート262.263は手動スイッチ267による制
御を可能ならしめるためのものである。また、以上の例
ではアドレス変換はアドレスバス信号のうち、最上位ビ
ット信号の反転のみによって実現されているが、−殻内
には通常処理用プログラムと診断プログラム間の走行開
始メモリアドレス差と、アドレスバス信号とを演算する
ことによって、アドレス変換が行なわれることになる。
装置1によってその状態が制御されているが、場合によ
っては手動スイッチ267によってその状態を制御する
ようにしてもよい。インバータ268、269およびオ
アゲート262.263は手動スイッチ267による制
御を可能ならしめるためのものである。また、以上の例
ではアドレス変換はアドレスバス信号のうち、最上位ビ
ット信号の反転のみによって実現されているが、−殻内
には通常処理用プログラムと診断プログラム間の走行開
始メモリアドレス差と、アドレスバス信号とを演算する
ことによって、アドレス変換が行なわれることになる。
更に制御メモリ23をRAMで構成する場合には、電源
投入時のみローディングが要されるから、場合によって
はRAMとして構成してもよい。
投入時のみローディングが要されるから、場合によって
はRAMとして構成してもよい。
以上説明したように本発明による場合は、診断プログラ
ム格納用の専用RAMを不要とし、しかも通常処理用マ
イクロプログラムの診断終了時での再ローデイングも不
要として、従属装置をプログラム診断し得るという効果
がある。
ム格納用の専用RAMを不要とし、しかも通常処理用マ
イクロプログラムの診断終了時での再ローデイングも不
要として、従属装置をプログラム診断し得るという効果
がある。
第1図は、本発明に係る制御処理システムの一例でのシ
ステム概要を示す図、第2図は、その要部としてのセレ
クタの一具体的構成をその周辺回路とともに示す図、第
3図は、従属装置内バッファメモリ及び制御メモリに対
するメモリアドレスの割付例を示す図である。 1・・・主制御装置、2.〜27・・・従属装置、3・
・・外部バス、21・・・バッファメモリ、22・・・
プロセッサ、23・・・制御メモリ、26・・・セレク
タ。 代理人 弁理士 秋 本 正 実 第1図
ステム概要を示す図、第2図は、その要部としてのセレ
クタの一具体的構成をその周辺回路とともに示す図、第
3図は、従属装置内バッファメモリ及び制御メモリに対
するメモリアドレスの割付例を示す図である。 1・・・主制御装置、2.〜27・・・従属装置、3・
・・外部バス、21・・・バッファメモリ、22・・・
プロセッサ、23・・・制御メモリ、26・・・セレク
タ。 代理人 弁理士 秋 本 正 実 第1図
Claims (1)
- 1、上位装置としての主制御装置に収容され、且つ通常
処理はROMに格納されたマイクロプログラムによって
行なわれ、上記主制御装置との間の双方向データ転送は
ワークRAMとしてのバッファメモリを介し行なわれる
べくなした従属装置各々でのプログラム診断方式であっ
て、従属装置の自己診断に際しては、主制御装置よりバ
ッファメモリに転送記憶された診断プログラムは、該メ
モリが所定にアドレス変換された、通常処理用マイクロ
プログラム格納ROMへのメモリアドレスによってアク
セスされることで実行されることを特徴とするプログラ
ム診断方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63111670A JP2581753B2 (ja) | 1988-05-10 | 1988-05-10 | 自己診断方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63111670A JP2581753B2 (ja) | 1988-05-10 | 1988-05-10 | 自己診断方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01282647A true JPH01282647A (ja) | 1989-11-14 |
JP2581753B2 JP2581753B2 (ja) | 1997-02-12 |
Family
ID=14567204
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63111670A Expired - Lifetime JP2581753B2 (ja) | 1988-05-10 | 1988-05-10 | 自己診断方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2581753B2 (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5667444A (en) * | 1979-11-07 | 1981-06-06 | Hitachi Ltd | Display system |
JPS62229339A (ja) * | 1986-03-17 | 1987-10-08 | Fujitsu Ltd | マイクロプログラム診断方式 |
-
1988
- 1988-05-10 JP JP63111670A patent/JP2581753B2/ja not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5667444A (en) * | 1979-11-07 | 1981-06-06 | Hitachi Ltd | Display system |
JPS62229339A (ja) * | 1986-03-17 | 1987-10-08 | Fujitsu Ltd | マイクロプログラム診断方式 |
Also Published As
Publication number | Publication date |
---|---|
JP2581753B2 (ja) | 1997-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH01282647A (ja) | 自己診断方法 | |
JP2597409B2 (ja) | マイクロコンピュータ | |
JPS646489B2 (ja) | ||
JPS60144857A (ja) | Cpu周辺回路 | |
JPS6041779B2 (ja) | 入出力プログラム制御装置 | |
JPS6029131B2 (ja) | 診断方式 | |
JPH06103106A (ja) | プログラムデバッグ装置 | |
KR0171173B1 (ko) | 원칩 마이크로 컴퓨터 | |
JPS5938827A (ja) | マイクロプロセツサipl方式 | |
KR20000074229A (ko) | 차량의 엔진 이씨유에서의 프로그램 다운 로딩장치 | |
JP3006487B2 (ja) | エミュレーション装置 | |
JPH0421058A (ja) | サブプロセッサプログラムローディング方式 | |
JPS63282852A (ja) | 2重化処理システムにおける予備系診断方式 | |
JPH04195454A (ja) | マイクロコンピュータ装置 | |
JPS63155347A (ja) | メモリ診断補助回路 | |
JPH04330549A (ja) | 制御装置 | |
KR20000005448U (ko) | 프로세서 이중화 시스템 | |
JPS62248043A (ja) | マイクロコンピユ−タ・インストラクシヨン・フエツチ用メモリ切換回路 | |
JP2001155006A (ja) | バス制御回路及び該バス制御回路を用いたマイコンシステム | |
JPS63184141A (ja) | インサ−キツトエミユレ−シヨン装置 | |
JPS61139858A (ja) | デユアルポ−トメモリアクセス制御方式 | |
JP2000215042A (ja) | 制御プログラムの稼動時更新方式 | |
JPS63829B2 (ja) | ||
JPH0312747A (ja) | マイクロプロセッサ診断方式 | |
JPS6227423B2 (ja) |