JPH01281773A - 電界効果トランジスタ - Google Patents
電界効果トランジスタInfo
- Publication number
- JPH01281773A JPH01281773A JP11080488A JP11080488A JPH01281773A JP H01281773 A JPH01281773 A JP H01281773A JP 11080488 A JP11080488 A JP 11080488A JP 11080488 A JP11080488 A JP 11080488A JP H01281773 A JPH01281773 A JP H01281773A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- semiconductor layer
- channel layer
- ohmic
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims description 3
- 229910052751 metal Inorganic materials 0.000 claims abstract description 25
- 239000002184 metal Substances 0.000 claims abstract description 25
- 239000004065 semiconductor Substances 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 16
- 238000004519 manufacturing process Methods 0.000 abstract description 7
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 abstract description 4
- 150000002739 metals Chemical class 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 230000008016 vaporization Effects 0.000 abstract 1
- 238000009834 vaporization Methods 0.000 abstract 1
- 230000008018 melting Effects 0.000 description 9
- 238000002844 melting Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、高性能化を図ることが可能な電界効果トラ
ンジスタ（以下ＦＥＴという）に関するものである。
ンジスタ（以下ＦＥＴという）に関するものである。
第２図（ａ）〜（ｃ）は従来のＭＥＳＦＥＴの製造方法
を説明するための断面図である。
を説明するための断面図である。
この図において、１１は半絶縁性ＧａＡｓ基板、１２は
ｎ−ＧａＡｓチャネル層、１３は高融点ゲートメタル、
１４は絶縁膜、１５はｎ ４−−Ｇｅ、１６はオーミッ
クメタルである。
ｎ−ＧａＡｓチャネル層、１３は高融点ゲートメタル、
１４は絶縁膜、１５はｎ ４−−Ｇｅ、１６はオーミッ
クメタルである。
次に製造方法について詳細に述べる。
まず、半絶縁性ＧａＡｓ基板１１上にイオン注入法もし
くは、エピタキシャル成長によりｎ −ＧａＡｓチャネ
ル層１２全１２した後、ゲートを形成するために、高融
点ゲートメタル１３を堆積し、写真製版技術によりゲー
トを形成する。この高融点ゲートメタル１３は、その後
のエピタキシャル成長の時に６００℃以上の高温にさら
されるため、通常タングステン等の高融点金属が用いら
れる。次いでオーミック領域にのみｎ” −Ｇｅ１５等
の低オーミツク抵抗値を実現できる半導体を成長させる
ためのマスクとして、絶縁膜１４をＣＶＤ技術と写真製
版により形成する（第２図（ａ））。
くは、エピタキシャル成長によりｎ −ＧａＡｓチャネ
ル層１２全１２した後、ゲートを形成するために、高融
点ゲートメタル１３を堆積し、写真製版技術によりゲー
トを形成する。この高融点ゲートメタル１３は、その後
のエピタキシャル成長の時に６００℃以上の高温にさら
されるため、通常タングステン等の高融点金属が用いら
れる。次いでオーミック領域にのみｎ” −Ｇｅ１５等
の低オーミツク抵抗値を実現できる半導体を成長させる
ためのマスクとして、絶縁膜１４をＣＶＤ技術と写真製
版により形成する（第２図（ａ））。
次にＣＶＤ技術等のエピタキシャル成長技術を用いてｎ
”−Ｇｅ１５を成長させ（第２図（ｂ））、そしてその
上にオーミックメタル１６を形成すれば、ＦＥＴが完成
する（第２図（Ｃ））。
”−Ｇｅ１５を成長させ（第２図（ｂ））、そしてその
上にオーミックメタル１６を形成すれば、ＦＥＴが完成
する（第２図（Ｃ））。
このような選択成長を用いて作製されるＦＥＴは、ソー
スとドレイン間の抵抗値を低くし、かつショートチャネ
ル効果を低減することを目的としている。
スとドレイン間の抵抗値を低くし、かつショートチャネ
ル効果を低減することを目的としている。
（発明が解決しようとする課題）
上記のような従来のＦＥＴは、その製造工程上高融点ゲ
ートメタル１３を用いなければならなかったが、高融点
ゲートメタル１３は抵抗値が高いという問題点があった
。また、ゲートを形成した後、絶縁膜１４を堆積させて
写真製版を行うため、微細パターンの形成には不利であ
り、高性能のＦＥＴを高密度に集積化するという面にお
いて問題があった。
ートメタル１３を用いなければならなかったが、高融点
ゲートメタル１３は抵抗値が高いという問題点があった
。また、ゲートを形成した後、絶縁膜１４を堆積させて
写真製版を行うため、微細パターンの形成には不利であ
り、高性能のＦＥＴを高密度に集積化するという面にお
いて問題があった。
この発明は、かかる課題を解決するためになされたもの
で、高融点金属を用いずに、低抵抗値のゲートメタルを
用いることが可能であり、また微細構造を実現でき、高
集積が可能なＦＥＴを得ることを目的とする。
で、高融点金属を用いずに、低抵抗値のゲートメタルを
用いることが可能であり、また微細構造を実現でき、高
集積が可能なＦＥＴを得ることを目的とする。
〔課題を解決するための手段〕
この発明に係るＦＥＴは、チャネル層が形成された半絶
縁性基板と、この半絶縁性基板上に形成され、ゲートと
なる領域に底部に向って広がる開口を有するオーミック
コンタクト用の半導体層と、この半導体層上および開口
内のチャネル層上に形成された電極メタルとから構成し
たもので、ある。
縁性基板と、この半絶縁性基板上に形成され、ゲートと
なる領域に底部に向って広がる開口を有するオーミック
コンタクト用の半導体層と、この半導体層上および開口
内のチャネル層上に形成された電極メタルとから構成し
たもので、ある。
この発明においては、別々の電極メタルを一度に形成で
き、チャネル層上に形成された電極メタルはゲートｔ８
ｉとなり、オーミンクコンタクト用の半導体層上に形成
された電極メタルはソース・ドレイン電極となる。
き、チャネル層上に形成された電極メタルはゲートｔ８
ｉとなり、オーミンクコンタクト用の半導体層上に形成
された電極メタルはソース・ドレイン電極となる。
第１図（ａ）、（ｂ）はこの発明のＦＥＴの一実施例の
製造工程を説明するための断面図である。
製造工程を説明するための断面図である。
これらの図において、１は半絶縁性ＧａＡｓ基板、２は
ｎ−ＧａＡｓチャネル層、３はゲート電極、４は、例え
ばＳ ｉ Ｏ２からなる絶縁膜、５はオーミックコンタ
クト用のｎ−１ｎＧａＡｓ半導体層、６はソース・ドレ
イン電極である。
ｎ−ＧａＡｓチャネル層、３はゲート電極、４は、例え
ばＳ ｉ Ｏ２からなる絶縁膜、５はオーミックコンタ
クト用のｎ−１ｎＧａＡｓ半導体層、６はソース・ドレ
イン電極である。
次に製造方法について詳細に説明する。
まず、半絶縁性ＧａＡｓ基板１上にｎ−ＧａＡｓチャネ
ル層２を形成する。その後、ゲート領域を絶縁膜４で覆
い、オーミック領域にのみｎ −Ｉ ｎＧａＡｓ半導体
層５を成長させる。その際、ゲートの方向を（０１１）
方向に形成するものとして絶縁膜４を形成し、ｎ−Ｉｎ
ＧａＡｓ半導体層５を成長させると、例えば特公昭６１
−４９３８９号公報にも示されているように、成長の面
方位を反映し、その成長側面には（１１１）Ａ面および
（１１１） Ｂ面が現われる（第１図（ａ））。
ル層２を形成する。その後、ゲート領域を絶縁膜４で覆
い、オーミック領域にのみｎ −Ｉ ｎＧａＡｓ半導体
層５を成長させる。その際、ゲートの方向を（０１１）
方向に形成するものとして絶縁膜４を形成し、ｎ−Ｉｎ
ＧａＡｓ半導体層５を成長させると、例えば特公昭６１
−４９３８９号公報にも示されているように、成長の面
方位を反映し、その成長側面には（１１１）Ａ面および
（１１１） Ｂ面が現われる（第１図（ａ））。
したがって、第１図（ａ）に示すように、絶縁膜４の幅
をＷｏとし、（１１１）Ａ面と（ｉｔｌ）Ｂ面のそれぞ
れのファセットの交点までの高さをｈとすると、交点間
の開孔部の幅ＷはＷ＝Ｗｏ −２ｈｃｏｔ （１８０°
−〇）＝Ｗ０−１．４５ｈ となり、例えばＷ。＝２．０μｍの絶縁膜４をマスクと
してｈ＝１μｍなるｎ−１ｎＧａＡｓ層５を成長させる
と、Ｗ＝０．５５μｍとなる。
をＷｏとし、（１１１）Ａ面と（ｉｔｌ）Ｂ面のそれぞ
れのファセットの交点までの高さをｈとすると、交点間
の開孔部の幅ＷはＷ＝Ｗｏ −２ｈｃｏｔ （１８０°
−〇）＝Ｗ０−１．４５ｈ となり、例えばＷ。＝２．０μｍの絶縁膜４をマスクと
してｈ＝１μｍなるｎ−１ｎＧａＡｓ層５を成長させる
と、Ｗ＝０．５５μｍとなる。
次に絶縁膜４を除去した後、電極メタル（例えばＡＪ２
）を蒸着するが、ｎ−ＩｎＧａＡＳｎＧａＡｓ半導体層
５は（１１１）Ｂ面があるため、開孔部のｎ−ＧａＡｓ
チャネル層２表層上表面上部にはメタルが付着せず、ゲ
ート部とオーミック部のメタルは分離される（第１図（
ｂ））。
）を蒸着するが、ｎ−ＩｎＧａＡＳｎＧａＡｓ半導体層
５は（１１１）Ｂ面があるため、開孔部のｎ−ＧａＡｓ
チャネル層２表層上表面上部にはメタルが付着せず、ゲ
ート部とオーミック部のメタルは分離される（第１図（
ｂ））。
すなわち、この発明では、オーミック領域にバンドギャ
ップエネルギーの小さいｎ−１ｎＧａＡｓ半導体層５を
オーミックコンタクト用に形成しているので、本来、Ｇ
ａＡｓに対してはショットキーとなりつるＡ１でも良好
なオーミックコンタクトを実現でき、結晶成長後の１回
の蒸着により、セルファライン的にソース・ドレイン電
ａ６とゲート電極３とを形成できる。
ップエネルギーの小さいｎ−１ｎＧａＡｓ半導体層５を
オーミックコンタクト用に形成しているので、本来、Ｇ
ａＡｓに対してはショットキーとなりつるＡ１でも良好
なオーミックコンタクトを実現でき、結晶成長後の１回
の蒸着により、セルファライン的にソース・ドレイン電
ａ６とゲート電極３とを形成できる。
したがって、従来のように高融点ゲートメタルを用いる
必要がなくなり、ゲート抵抗値の低減を図れるうえ、Ｆ
ＥＴの微細化に対しても有利になる。
必要がなくなり、ゲート抵抗値の低減を図れるうえ、Ｆ
ＥＴの微細化に対しても有利になる。
なお、上記実旅例では半絶縁性ＧａＡｓ基板１にチャネ
ルを形成したＦＥＴに適用した例について示したが、他
の化合物半導体を用いた場合でも同様の効果を奏する。
ルを形成したＦＥＴに適用した例について示したが、他
の化合物半導体を用いた場合でも同様の効果を奏する。
〔発明の効果）
この発明は以上説明したとおり、チャネル層が形成され
た半絶縁性基板と、この半絶縁性基板上に形成され、ゲ
ートとなる領域に底部に向って広がる開口を有するオー
ミックコンタクト用の半導体層と、この半導体層上およ
び開口内のチャネル層上に形成された電極メタルとから
構成したので、結晶成長後に一度の工程でソース・ドレ
イン電極とゲート電極とを形成でき、高融点ゲートメタ
ルを用いる必要がないため、高性能で微細構造のＥＴＦ
を簡易な方法で製造できるという効果がある。
た半絶縁性基板と、この半絶縁性基板上に形成され、ゲ
ートとなる領域に底部に向って広がる開口を有するオー
ミックコンタクト用の半導体層と、この半導体層上およ
び開口内のチャネル層上に形成された電極メタルとから
構成したので、結晶成長後に一度の工程でソース・ドレ
イン電極とゲート電極とを形成でき、高融点ゲートメタ
ルを用いる必要がないため、高性能で微細構造のＥＴＦ
を簡易な方法で製造できるという効果がある。
第１図はこの発明のＦＥＴの一実施例を説明するための
断面図、第２図は従来のＭＥＳＦＥＴの製造方法を説明
するための断面図である。 図において、１は半絶縁性ＧａＡｓ基板、２はｎ−Ｇａ
Ａｓチャネル層、３はゲート電極、４は絶縁膜、５はｎ
−ＩｎＧａＡｓ半導体層、６はソース・ドレイン電極で
ある。 なお、各図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 （外２名）第１図 ｂ ・ ソース・ドしイー／ｇｌ極 第２図 １ム
断面図、第２図は従来のＭＥＳＦＥＴの製造方法を説明
するための断面図である。 図において、１は半絶縁性ＧａＡｓ基板、２はｎ−Ｇａ
Ａｓチャネル層、３はゲート電極、４は絶縁膜、５はｎ
−ＩｎＧａＡｓ半導体層、６はソース・ドレイン電極で
ある。 なお、各図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 （外２名）第１図 ｂ ・ ソース・ドしイー／ｇｌ極 第２図 １ム
Claims (1)
- チャネル層が形成された半絶縁性基板と、この半絶縁
性基板上に形成され、ゲートとなる領域に底部に向って
広がる開口を有するオーミックコンタクト用の半導体層
と、この半導体層上および前記開口内の前記チャネル層
上に形成された電極メタルとから構成したことを特徴と
する電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11080488A JPH01281773A (ja) | 1988-05-07 | 1988-05-07 | 電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11080488A JPH01281773A (ja) | 1988-05-07 | 1988-05-07 | 電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01281773A true JPH01281773A (ja) | 1989-11-13 |
Family
ID=14545078
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11080488A Pending JPH01281773A (ja) | 1988-05-07 | 1988-05-07 | 電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01281773A (ja) |
-
1988
- 1988-05-07 JP JP11080488A patent/JPH01281773A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4377899A (en) | Method of manufacturing Schottky field-effect transistors utilizing shadow masking | |
| JPS63174374A (ja) | 電界効果型半導体装置の製造方法 | |
| JPH01281773A (ja) | 電界効果トランジスタ | |
| JPS59188978A (ja) | シヨツトキゲ−ト型ｆｅｔの製造方法 | |
| JPS61156887A (ja) | 電界効果トランジスタの製造方法 | |
| JPS6122873B2 (ja) | ||
| JP2504785B2 (ja) | 半導体集積回路およびその製造方法 | |
| JP2661235B2 (ja) | 半導体装置の製造方法 | |
| JPH0758715B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPS61241972A (ja) | 化合物半導体装置 | |
| GB2064868A (en) | Schottky barrier gate field-effect transistor | |
| JPS58123779A (ja) | シヨツトキゲ−ト電界効果トランジスタ及びその製造方法 | |
| JPS6318348B2 (ja) | ||
| JPS62177970A (ja) | 電界効果トランジスタの製造方法 | |
| JPS62293679A (ja) | 電界効果型半導体装置及びその製造方法 | |
| JPH0797634B2 (ja) | 電界効果トランジスタとその製造方法 | |
| JPS62114275A (ja) | 自己整合型電界効果トランジスタ及びその製造方法 | |
| JPS62232971A (ja) | 半導体トランジスタの製造方法 | |
| JPS6161549B2 (ja) | ||
| JPS62226669A (ja) | 電界効果トランジスタの製造方法 | |
| JPH0523496B2 (ja) | ||
| JPH0439772B2 (ja) | ||
| JPH04145629A (ja) | 電界効果型トランジスタおよびその製造方法 | |
| JPS625666A (ja) | ガリウム砒素シヨツトキ−障壁接合ゲ−ト型電界効果トランジスタの製造方法 | |
| JPS6260268A (ja) | 電界効果トランジスタの製造方法 |