JPH01276724A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01276724A JPH01276724A JP10571988A JP10571988A JPH01276724A JP H01276724 A JPH01276724 A JP H01276724A JP 10571988 A JP10571988 A JP 10571988A JP 10571988 A JP10571988 A JP 10571988A JP H01276724 A JPH01276724 A JP H01276724A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- etching
- people
- emitter
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 239000004065 semiconductor Substances 0.000 title claims description 24
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims abstract description 36
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 claims abstract description 32
- 238000000034 method Methods 0.000 claims abstract description 19
- 238000001020 plasma etching Methods 0.000 claims abstract description 17
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 17
- 238000005530 etching Methods 0.000 abstract description 62
- 239000000758 substrate Substances 0.000 abstract description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 10
- 229910052681 coesite Inorganic materials 0.000 abstract description 5
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 5
- 239000000377 silicon dioxide Substances 0.000 abstract description 5
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 5
- 229910052682 stishovite Inorganic materials 0.000 abstract description 5
- 229910052905 tridymite Inorganic materials 0.000 abstract description 5
- 238000001451 molecular beam epitaxy Methods 0.000 abstract description 3
- 238000000059 patterning Methods 0.000 abstract description 3
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 238000001039 wet etching Methods 0.000 description 13
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 8
- 230000004888 barrier function Effects 0.000 description 8
- 239000000203 mixture Substances 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 229910052733 gallium Inorganic materials 0.000 description 4
- 229910052738 indium Inorganic materials 0.000 description 4
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 3
- 239000003086 colorant Substances 0.000 description 3
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- 241001538234 Nala Species 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000002784 hot electron Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 241000837181 Andina Species 0.000 description 1
- YMWUJEATGCHHMB-UHFFFAOYSA-N Dichloromethane Chemical compound ClCCl YMWUJEATGCHHMB-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 235000003642 hunger Nutrition 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 102220043690 rs1049562 Human genes 0.000 description 1
- 150000003839 salts Chemical class 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
半導体装置の製造方法に係り、特にInGaAs層とI
nA IAs層の積層構造を含む半導体装置の製造方法
に関し。
nA IAs層の積層構造を含む半導体装置の製造方法
に関し。
InGaAs層とInAIAsjiの積層構造を含む複
雑な構造の半導体装置を精度よく加工して、超高速デバ
イスを実現することを目的とし。
雑な構造の半導体装置を精度よく加工して、超高速デバ
イスを実現することを目的とし。
(1) InGaAs層とInAlAs層の積層構造を
含む半導体装置の製造工程において、塩素ガスによりI
nGaAs層とInAlAs層とを等速度でエツチング
するように塩素ガスの流量を調節して反応性イオンエツ
チングを行う工程を含む半導体装置の製造方法と、
(2) InGaAs層とInA IAs層の積層構造
を含む半導体装置の製造工程において、塩素ガスにより
InGaAs層をInAlAs層より大きい速度でエツ
チングするように塩素ガスの流量を調節して反応性イオ
ンエツチングを行う工程を含む半導体装置の製造方法に
より構成する。
含む半導体装置の製造工程において、塩素ガスによりI
nGaAs層とInAlAs層とを等速度でエツチング
するように塩素ガスの流量を調節して反応性イオンエツ
チングを行う工程を含む半導体装置の製造方法と、
(2) InGaAs層とInA IAs層の積層構造
を含む半導体装置の製造工程において、塩素ガスにより
InGaAs層をInAlAs層より大きい速度でエツ
チングするように塩素ガスの流量を調節して反応性イオ
ンエツチングを行う工程を含む半導体装置の製造方法に
より構成する。
本発明は半導体装置の製造方法に係り、特にInGaA
s層とInAlAs層の積層構造を含む半導体装置の製
造方法に関する。
s層とInAlAs層の積層構造を含む半導体装置の製
造方法に関する。
化合物半導体のへテロ接合を含むペテロ接合バイポーラ
トランジスタ(Ileterojunction Bi
polarTransistor 、以下T−I B
Tと略す)は電流利得が大きいため寄生抵抗などを小さ
くすることができ。
トランジスタ(Ileterojunction Bi
polarTransistor 、以下T−I B
Tと略す)は電流利得が大きいため寄生抵抗などを小さ
くすることができ。
ホットエレクトロントランジスタ(Ilot Elec
tronTransistor +以下HE Tと略す
)、共鳴トンネリングホソトエレクトロントランジスタ
(Resonant Tunneling 1lot
ElectronTransistor +以下RH
ETと略す)等はベース中をホットエレクトロンが超高
速で通過するため。
tronTransistor +以下HE Tと略す
)、共鳴トンネリングホソトエレクトロントランジスタ
(Resonant Tunneling 1lot
ElectronTransistor +以下RH
ETと略す)等はベース中をホットエレクトロンが超高
速で通過するため。
将来の超高速デバイスとして注目されている。その中で
、ベース層とエミツタ層の接合にGaAs /AlGa
Asのへテロ接合を用いたデバイスがこれまで多く使用
されてきた。
、ベース層とエミツタ層の接合にGaAs /AlGa
Asのへテロ接合を用いたデバイスがこれまで多く使用
されてきた。
一例として従来のHBTの構造例を第8図に示す。第8
図において、1は基板、2はコレクタコンタクト層、3
はコレクタ層、4はベース層、5はエミッタ層、6はエ
ミッタコントクト層、7はコレクタ電極、8はベース電
極、9はエミッタ電極を表す。
図において、1は基板、2はコレクタコンタクト層、3
はコレクタ層、4はベース層、5はエミッタ層、6はエ
ミッタコントクト層、7はコレクタ電極、8はベース電
極、9はエミッタ電極を表す。
各層の材料構成の一例を下に示す。
1.5+反 GaAs
2、コレクタコンタクト層 n” −GaAs3、コレ
クタ層 n−GaAs 4、ベース層 p” −GaAs 5、エミッタN n−八1GaAs 6、エミッタコントクト層 n” −GaAs7、コレ
クタ電極 Cr/Au 8、ベース電極 Cr/Au 9、エミッタ電極 Cr/Au 現在、ベース層とエミツタ層の接合にGaAs /Al
GaAsのへテロ接合を用いたデバイスが主流だとして
も、ベース層とコレクタ層の接合にInGaAs層In
AlAsのへテロ接合を用いるとInGaAsの移動度
がGaAsのそれより大きいこと、 InGaAs及び
InA IAsの禁制帯幅の差がGaAs及びAlGa
Asの禁制帯幅の差より大きいので電流利得(hFE=
Ic /Tb )を」ニげることかできること等の利
点があるので、将来方向としては、 InGaAs/I
nAlAsのへテロ接合を持つデバイスが期待される。
クタ層 n−GaAs 4、ベース層 p” −GaAs 5、エミッタN n−八1GaAs 6、エミッタコントクト層 n” −GaAs7、コレ
クタ電極 Cr/Au 8、ベース電極 Cr/Au 9、エミッタ電極 Cr/Au 現在、ベース層とエミツタ層の接合にGaAs /Al
GaAsのへテロ接合を用いたデバイスが主流だとして
も、ベース層とコレクタ層の接合にInGaAs層In
AlAsのへテロ接合を用いるとInGaAsの移動度
がGaAsのそれより大きいこと、 InGaAs及び
InA IAsの禁制帯幅の差がGaAs及びAlGa
Asの禁制帯幅の差より大きいので電流利得(hFE=
Ic /Tb )を」ニげることかできること等の利
点があるので、将来方向としては、 InGaAs/I
nAlAsのへテロ接合を持つデバイスが期待される。
従来、 GaAs/AlGaAs系のエツチング加工に
はフン酸系のウェットエツチングを使用していた。しか
し、 InGaAs層 InAlAs系のようにInを
含む系にあっては、かかるフッ酸系のウェットエツチン
グは必ずしも制御性が良(ない。例えばフッ化水素(I
IP)と過酸化水素(u 202 )と水(H20)の
1:5:250混合液による通常のウェットエツチング
のエツチング速度は、 rnGaAsが約920人/m
in 、 InAlAsが糸勺1700人/min
と異なり、さらに。
はフン酸系のウェットエツチングを使用していた。しか
し、 InGaAs層 InAlAs系のようにInを
含む系にあっては、かかるフッ酸系のウェットエツチン
グは必ずしも制御性が良(ない。例えばフッ化水素(I
IP)と過酸化水素(u 202 )と水(H20)の
1:5:250混合液による通常のウェットエツチング
のエツチング速度は、 rnGaAsが約920人/m
in 、 InAlAsが糸勺1700人/min
と異なり、さらに。
InAl、xGaxAsのようなグレード層がエミツタ
層とベース層の間に挿入される場合はXの値によってエ
ツチング速度は微妙に変化して、所定の厚さをウェット
エツチングにより除去するこ七がなかなか厄介な問題と
なる。
層とベース層の間に挿入される場合はXの値によってエ
ツチング速度は微妙に変化して、所定の厚さをウェット
エツチングにより除去するこ七がなかなか厄介な問題と
なる。
また、ウェットエツチングは等方エツチングであるため
、縦方向にエツチングした分だけ横方向にもエツチング
が進み、いわゆるサイドエツチングが起こってしまい、
今後のデバイスの微細化に伴う機能部分の寸法精度を確
保する上で、ウェットエツチングは問題となる点が多い
。
、縦方向にエツチングした分だけ横方向にもエツチング
が進み、いわゆるサイドエツチングが起こってしまい、
今後のデバイスの微細化に伴う機能部分の寸法精度を確
保する上で、ウェットエツチングは問題となる点が多い
。
〔発明が解決しようとする課題〕
ウェットエツチングの欠点を取り除(ために。
ウェットエツチングに代えて二塩化エッソ化メタン(C
CI z F z )を用いる反応性イオンエツチング
もGaAs / A lGaAs系では行われているが
、かかるエッチャントはInGaAs / InAlA
s系に対してはエツチング速度がGaAs / A l
GaAs系に対する場合の1 /100位に低下してし
まい実用に耐えない。
CI z F z )を用いる反応性イオンエツチング
もGaAs / A lGaAs系では行われているが
、かかるエッチャントはInGaAs / InAlA
s系に対してはエツチング速度がGaAs / A l
GaAs系に対する場合の1 /100位に低下してし
まい実用に耐えない。
そこでInGaAs層とInAlAs層、あるいはIn
Al、−xGaxAs層の積層構造を含む複雑な構造の
超高速デバイスの実現にあっては、いかに制御性よ(I
nGaAs層とInAlAs層、及びあらゆるX値に対
するInAl、−xGaxAs層をエツチング加工して
2寸法精度よく積層を作り上げるかが大きな課題となる
。
Al、−xGaxAs層の積層構造を含む複雑な構造の
超高速デバイスの実現にあっては、いかに制御性よ(I
nGaAs層とInAlAs層、及びあらゆるX値に対
するInAl、−xGaxAs層をエツチング加工して
2寸法精度よく積層を作り上げるかが大きな課題となる
。
本発明はかかる課題に応えるドライエツチング方法を提
供することを目的とする。
供することを目的とする。
C課題を解決するための手段〕
(1) InGaAs層とInAlAs層の積層構造を
含む半導体装置の製造工程において、塩素ガスによりI
nGaAs層とInAIAsjlとを等速度でエツチン
グするように塩素ガスの流量を調節して反応性イオンエ
ツチングを行う工程を含む半導体装置の製造方法と、
、(2) InGaAs層とInAlAs層の積層構
造を含む半導体装置の製造工程において、塩素ガスによ
りInGaAs層をInAIAsJJより大きい速度で
エツチングするように塩素ガスの流量を調節して反応性
イオ、ンエッチングを行う工程を含む半導体装置の製造
方法により上記課題は解決される。
含む半導体装置の製造工程において、塩素ガスによりI
nGaAs層とInAIAsjlとを等速度でエツチン
グするように塩素ガスの流量を調節して反応性イオンエ
ツチングを行う工程を含む半導体装置の製造方法と、
、(2) InGaAs層とInAlAs層の積層構
造を含む半導体装置の製造工程において、塩素ガスによ
りInGaAs層をInAIAsJJより大きい速度で
エツチングするように塩素ガスの流量を調節して反応性
イオ、ンエッチングを行う工程を含む半導体装置の製造
方法により上記課題は解決される。
本発明は塩素ガス(C12)による反応性イオンエツチ
ング(RIE)を用いればInGaAs[とInAIA
sJiとを制御性よくエツチングできるという新しい知
見に基づいている。
ング(RIE)を用いればInGaAs[とInAIA
sJiとを制御性よくエツチングできるという新しい知
見に基づいている。
該知見の一例として、第1図に、 TnうGa、−8A
s(x =0.53)及びInXAl、−XAs (x
=0.52)の塩素ガスによる反応性イオンエツチン
グにおける塩素ガス流量とエツチング速度の関係を示す
。エツチング条件は電極パワー150W (密度0.2
4W / cm2) 。
s(x =0.53)及びInXAl、−XAs (x
=0.52)の塩素ガスによる反応性イオンエツチン
グにおける塩素ガス流量とエツチング速度の関係を示す
。エツチング条件は電極パワー150W (密度0.2
4W / cm2) 。
セルフバイアス210V、ガス圧5.OPaとして、塩
素ガス流量を53CCM (Standard Cub
ic Centimeterper Minute)か
ら300SCCMまで変化させた。
素ガス流量を53CCM (Standard Cub
ic Centimeterper Minute)か
ら300SCCMまで変化させた。
なお、塩素ガス流量が55CCM以下ではプラズマが発
生しなかった。
生しなかった。
InGaAs層のエツチング速度は塩素ガスの流量の増
大に伴って減少し、一方、 InAlAs層のエツチン
グ速度は塩素ガスの流量の増大に伴って増大する。
大に伴って減少し、一方、 InAlAs層のエツチン
グ速度は塩素ガスの流量の増大に伴って増大する。
そして、 280SCCHの流量でTnGaAs層+
InAlAs層両者のエツチング速度は等しくなり、そ
の値は160人/minであった。
InAlAs層両者のエツチング速度は等しくなり、そ
の値は160人/minであった。
また、流量をIOSCCMとすればInGaAs層のエ
ツチング速度に対してInA IAs層の該速度が1/
7程度になり、 InGaAs層を選択的にエツチング
することも可能となる。
ツチング速度に対してInA IAs層の該速度が1/
7程度になり、 InGaAs層を選択的にエツチング
することも可能となる。
第1図に示す如く2反応性イオンエツチングを行う塩素
ガスの流量を変えることにより、 InGaAs層とI
nAlAs層の積層構造を含む複雑な構造の半導体装置
のInGaAs層とInAlAs層の加工を精度よく行
うことができる。即ち、成る流量の塩素ガスによりIn
GaAs層とInA IAs層のエツチング速度を等し
くすることができるし、また、該流量を小さくすること
によりInGaAs層を大きい速度でエツチングし。
ガスの流量を変えることにより、 InGaAs層とI
nAlAs層の積層構造を含む複雑な構造の半導体装置
のInGaAs層とInAlAs層の加工を精度よく行
うことができる。即ち、成る流量の塩素ガスによりIn
GaAs層とInA IAs層のエツチング速度を等し
くすることができるし、また、該流量を小さくすること
によりInGaAs層を大きい速度でエツチングし。
一方、 InAlAs層を極めて小さい速度でエツチン
グすることができる。
グすることができる。
なお2本発明の方法によれば、サイドエツチングは生じ
ないので、 InGaAs層とInAlAs層の積層構
造を含む種々の半導体装置の横方向の寸法精度も確保で
きて、超高速デバイスの実現を図ることができる。
ないので、 InGaAs層とInAlAs層の積層構
造を含む種々の半導体装置の横方向の寸法精度も確保で
きて、超高速デバイスの実現を図ることができる。
以下9本発明の実施例について説明する。
第2図に実施例Iとして1本発明の方法を適用したH
B Tの断面図を示す。本実施例はInGaAs層とI
nA IAs層の等速度エツチングが有効に作用する例
である。
B Tの断面図を示す。本実施例はInGaAs層とI
nA IAs層の等速度エツチングが有効に作用する例
である。
第2図において、■は基板、2はコレクタコンタクト層
、3はコレクタ層、4はベース層、51は第1グレード
層、5はエミッタ層、52は第2グレード層、6はエミ
ッタコンタクト層、7はコレクタ電極、8はベース電極
、9はエミッタ電極を表す。下に各層の組成と層厚を示
す。
、3はコレクタ層、4はベース層、51は第1グレード
層、5はエミッタ層、52は第2グレード層、6はエミ
ッタコンタクト層、7はコレクタ電極、8はベース電極
、9はエミッタ電極を表す。下に各層の組成と層厚を示
す。
■、基板 i −1nP 200μm2
、コレクタコンタクト層 n” −In XGa、、As (x =0.53)
3000人(Siドープ 5 X 1018cm−’)
3、コレクタ層 n−In 、 Ga、、As (x =0.53)
3000人(Siドープ、 I X 10 ”cm
−3)4、ベース層 p ” −In 、 Ga、−、As (x =0.5
3) 1000人(Beドープ、 I X 1019
C(11−’)51、第1グレード層 rl −In、 (Ga、A11−y) +−8
As 500人(x=0.52. y = 0
〜1)(Siドープ、5 X 10 ”cm−3)5、
エミツタ層 n4n x Al、−8八s (x =0.52)
1000人(Siドープ 5 x I Q 17
cm −3)52、第2グレード層 n−Inx <cay Al1−、) l−XへS
500人(x=0.52. y = 1〜0)
(Siドープ、5XIQ”cm−3) 6、エミッタコンタクト層 n ” 4n 、 Ga1−xへs (x
=0.53) 2000人(Siドープ、 5 X
I O”cm−’)7、コレクタ電極 Cr/Au
(200人/3000人)8、ベース電極 Cr/A
u (200人/3000人)9、エミッタ電極 Cr
/Au (200人/3000人)第3図(a)乃至第
3図(8)にかかる構造を実現する製造工程を示す。そ
れらの図を参照しながら各工程を説明する。
、コレクタコンタクト層 n” −In XGa、、As (x =0.53)
3000人(Siドープ 5 X 1018cm−’)
3、コレクタ層 n−In 、 Ga、、As (x =0.53)
3000人(Siドープ、 I X 10 ”cm
−3)4、ベース層 p ” −In 、 Ga、−、As (x =0.5
3) 1000人(Beドープ、 I X 1019
C(11−’)51、第1グレード層 rl −In、 (Ga、A11−y) +−8
As 500人(x=0.52. y = 0
〜1)(Siドープ、5 X 10 ”cm−3)5、
エミツタ層 n4n x Al、−8八s (x =0.52)
1000人(Siドープ 5 x I Q 17
cm −3)52、第2グレード層 n−Inx <cay Al1−、) l−XへS
500人(x=0.52. y = 1〜0)
(Siドープ、5XIQ”cm−3) 6、エミッタコンタクト層 n ” 4n 、 Ga1−xへs (x
=0.53) 2000人(Siドープ、 5 X
I O”cm−’)7、コレクタ電極 Cr/Au
(200人/3000人)8、ベース電極 Cr/A
u (200人/3000人)9、エミッタ電極 Cr
/Au (200人/3000人)第3図(a)乃至第
3図(8)にかかる構造を実現する製造工程を示す。そ
れらの図を参照しながら各工程を説明する。
第3図(a)参照
i −1nPi板1上に分子線エピタキシーによりコレ
クタコンタクI−i 2 、 コレクタ層3.ベース
層4、第1グレード層51.エミッタ層5.第2グレー
ド層52.エミッタコンタクト層6を成長する。
クタコンタクI−i 2 、 コレクタ層3.ベース
層4、第1グレード層51.エミッタ層5.第2グレー
ド層52.エミッタコンタクト層6を成長する。
第3図(b)参照
エミッタ領域を形成するためにエミッタ領域をマスキン
グして、いわゆるベースメサエッチングを行う。エツチ
ングは本発明の方法により、第1図を参照してInGa
AsNとInAlAs層と等しいエツチング速度になる
ように塩素ガスの流量を選択して反応性イオンエツチン
グを行う。その時、塩素ガス流量は280 SCC?で
、エツチング速度は160 人/minである。かかる
条件で25分間のエツチングを行う。かくして。
グして、いわゆるベースメサエッチングを行う。エツチ
ングは本発明の方法により、第1図を参照してInGa
AsNとInAlAs層と等しいエツチング速度になる
ように塩素ガスの流量を選択して反応性イオンエツチン
グを行う。その時、塩素ガス流量は280 SCC?で
、エツチング速度は160 人/minである。かかる
条件で25分間のエツチングを行う。かくして。
51、第1グレード層 500人5、エミッタ
N 1000人52、第2グレード層
500人6、エミッタコンタクト層 20
00人の合計4000人の厚さをエツチングで除去して
ベース層4の表面を露出し、しかも該表面は殆どエツチ
ングしない。
N 1000人52、第2グレード層
500人6、エミッタコンタクト層 20
00人の合計4000人の厚さをエツチングで除去して
ベース層4の表面を露出し、しかも該表面は殆どエツチ
ングしない。
第3図(C)参照
ベース領域を形成するために、ベース領域及びエミッタ
領域をマスキングして、いわゆるコレクタメサエッチン
グを行う。
領域をマスキングして、いわゆるコレクタメサエッチン
グを行う。
この場合のエツチングはあまり精度を要しないので、従
来のフッ酸系ウェットエツチングで差支えない。通常行
われているウェットエツチング液(IIF:H20□
:H20=1 :5 :250 >により4分間の
エツチングを行う。
来のフッ酸系ウェットエツチングで差支えない。通常行
われているウェットエツチング液(IIF:H20□
:H20=1 :5 :250 >により4分間の
エツチングを行う。
第3図(d)参照
全面に厚さ4000人のSiOz膜11を化学気相堆積
法(CV D)により形成し、コレクタ電極7゜ベース
電極8.エミッタ電極9の窓−開けを行う。
法(CV D)により形成し、コレクタ電極7゜ベース
電極8.エミッタ電極9の窓−開けを行う。
第3図(e)参照
電極金属Cr/八u (200人/3000人)を全面
に蒸着した後、電極パターニング、 SiO2膜の除去
を行い、装置を完成する。
に蒸着した後、電極パターニング、 SiO2膜の除去
を行い、装置を完成する。
次に、第4図に本発明を適用する実施例■として、RH
ETの断面図を示す。本実施例もInGaAs層とIn
AIAsjiの等速度エツチングが有効に作用する例で
ある。
ETの断面図を示す。本実施例もInGaAs層とIn
AIAsjiの等速度エツチングが有効に作用する例で
ある。
第4図(a)は全体の断面図で、1は基板、2はコレク
タコンタクト層、3はコレクタ層、31はコレクタバリ
ア層、4はベース層、41は超格子量子井戸構造、5は
エミッタ層、6はエミッタコンタクト層、7はコレクタ
電極、8はベース電極、9はエミッタ電極を表す。
タコンタクト層、3はコレクタ層、31はコレクタバリ
ア層、4はベース層、41は超格子量子井戸構造、5は
エミッタ層、6はエミッタコンタクト層、7はコレクタ
電極、8はベース電極、9はエミッタ電極を表す。
第4図(b)は超格子量子井戸構造41の詳細を示すも
ので、411は第1バリア層、412はウェル層、41
3は第2バリア層を表す。
ので、411は第1バリア層、412はウェル層、41
3は第2バリア層を表す。
各層の組成と層厚は次の如くである。
1、基板 i −1nP 20011m2
、コレクタコンタクト層 n ” 4n 、 Ga、−、As (x =0.53
) 3000人(Siドープ、5XLO”cm−3) 3、コレクタ層 n −In xGa、−、As (x =0.53)
2000人(Siドープ、 I X 1018c
m−3)31、 コレクタバリア層 i −In、 八1..As (x =0.52
) 1000人4、ベース層 n−1n x Ga、、八s (x =0.53
) 500人(Siドープ、 I X I
O”cm−3)411、第1バリア層 i −Inx AI、−xAs (x =0.6
0) 25人412、ウェル層 i −InXGa、−xAs (x =0.53)
50人413、第2バリア層 i −In、 八1.−XAs (x =0.6
0) 25人5、エミツタ層 nun x Ga、−、As (x =0.53
) 1000人(Siドープ、 l X I
Q 18cm−3)6、エミッタコンタクト層 n ” −In x Ga、−、八s (x
=0.53) 2000人(Siドープ 5 ×1
019cm−3)7、コレクタ電極 Cr/八uへ(2
00人/3000人)8、ベース電極 Cr/Au
(200人/3000人)9、エミッタ電極 Cr/A
u (200人/3000人)このデバイスの製造工程
は実施例■と類似なので詳細は繰り返さないが、エミッ
タ領域の形成には実施例■と同じく本発明の方法により
、第1図を参照してInGaAs層とInAIAsji
と等しいエツチング速度になるように塩素ガスの流量を
選択して反応性イオンエツチングを行う。その時、塩素
ガス流量は2803CCMでエツチング速度は160
人/ m i nであり、かかる条件で19分30秒の
エツチングを行う。かくして、超格子量子井戸構造41
とエミツタ層5とエミッタコンタクトNGが除去されベ
ース層4の表面が露出する。しかも、該表面は殆どエツ
チングされないので厚さ500人という薄いベース層が
確保される。
、コレクタコンタクト層 n ” 4n 、 Ga、−、As (x =0.53
) 3000人(Siドープ、5XLO”cm−3) 3、コレクタ層 n −In xGa、−、As (x =0.53)
2000人(Siドープ、 I X 1018c
m−3)31、 コレクタバリア層 i −In、 八1..As (x =0.52
) 1000人4、ベース層 n−1n x Ga、、八s (x =0.53
) 500人(Siドープ、 I X I
O”cm−3)411、第1バリア層 i −Inx AI、−xAs (x =0.6
0) 25人412、ウェル層 i −InXGa、−xAs (x =0.53)
50人413、第2バリア層 i −In、 八1.−XAs (x =0.6
0) 25人5、エミツタ層 nun x Ga、−、As (x =0.53
) 1000人(Siドープ、 l X I
Q 18cm−3)6、エミッタコンタクト層 n ” −In x Ga、−、八s (x
=0.53) 2000人(Siドープ 5 ×1
019cm−3)7、コレクタ電極 Cr/八uへ(2
00人/3000人)8、ベース電極 Cr/Au
(200人/3000人)9、エミッタ電極 Cr/A
u (200人/3000人)このデバイスの製造工程
は実施例■と類似なので詳細は繰り返さないが、エミッ
タ領域の形成には実施例■と同じく本発明の方法により
、第1図を参照してInGaAs層とInAIAsji
と等しいエツチング速度になるように塩素ガスの流量を
選択して反応性イオンエツチングを行う。その時、塩素
ガス流量は2803CCMでエツチング速度は160
人/ m i nであり、かかる条件で19分30秒の
エツチングを行う。かくして、超格子量子井戸構造41
とエミツタ層5とエミッタコンタクトNGが除去されベ
ース層4の表面が露出する。しかも、該表面は殆どエツ
チングされないので厚さ500人という薄いベース層が
確保される。
また、ベース領域の形成には通常のフン酸系によるウェ
ットエツチングを行い、3分間のエツチングを行う。
ットエツチングを行い、3分間のエツチングを行う。
次に実施例■として第5図に本発明を適用するHETの
断面図を示す。本実施例は、塩素ガス流量を少なくして
InGaAs層のエツチング速度に対するInAIAs
jiJの該速度を小さくすることが有効に作用する例で
ある。
断面図を示す。本実施例は、塩素ガス流量を少なくして
InGaAs層のエツチング速度に対するInAIAs
jiJの該速度を小さくすることが有効に作用する例で
ある。
第5図において、■は基板、2はコレクタコンタクト層
、3はコレクタ層、4はベース層、5はエミッタ層、6
はエミッタコンタクト層、7はコレクタ電極、8はベー
ス電極、9はエミッタ電極を表す。
、3はコレクタ層、4はベース層、5はエミッタ層、6
はエミッタコンタクト層、7はコレクタ電極、8はベー
ス電極、9はエミッタ電極を表す。
下に各層の組成と層厚を示す。
1、基板 i −rnP 200,17
m2、コレクタコンタクト層 n ” −In XGa、−XAs (x =0.52
) 3000人(Siドープ、 5 X 1018c
m−’)3、コレクタ層 i 4n xAl、−、As (x =0.52)
2000人4、ベース層 n−In 、 Ga、−、As (x =0.52)
1000人(Siドープ、I X 10 ”cm−
’)56 エミツタ層 i −In 、 AI、−、As (x =0.52)
100人6、エミッタコンタクト層 n ” −In x Ga1−+c八へ (x
=0.52) 2000人(Siドープ、5 X
l O”C11−’)7、:12レクタ電極 Cr/
Au (200人/3000人)8、ベース電極 C
r/Au (200人/3000人)9、エミッタ電極
Cr/Au (200人/3000人)次にかかる構
造を実現する製造工程について説明する。第6図<a>
乃至第6図(e)はその製造工程で、それらの図を参照
しながら、以下説明する。
m2、コレクタコンタクト層 n ” −In XGa、−XAs (x =0.52
) 3000人(Siドープ、 5 X 1018c
m−’)3、コレクタ層 i 4n xAl、−、As (x =0.52)
2000人4、ベース層 n−In 、 Ga、−、As (x =0.52)
1000人(Siドープ、I X 10 ”cm−
’)56 エミツタ層 i −In 、 AI、−、As (x =0.52)
100人6、エミッタコンタクト層 n ” −In x Ga1−+c八へ (x
=0.52) 2000人(Siドープ、5 X
l O”C11−’)7、:12レクタ電極 Cr/
Au (200人/3000人)8、ベース電極 C
r/Au (200人/3000人)9、エミッタ電極
Cr/Au (200人/3000人)次にかかる構
造を実現する製造工程について説明する。第6図<a>
乃至第6図(e)はその製造工程で、それらの図を参照
しながら、以下説明する。
第6図(a)参照
i −1nP基板1上に分子線エピタキシーによりコレ
クタコンタクト層2.コレクタ層3.ベース層4、エミ
ッタ層5.エミッタコンタクトN6を成長する。
クタコンタクト層2.コレクタ層3.ベース層4、エミ
ッタ層5.エミッタコンタクトN6を成長する。
第6図(b)参照
エミッタ領域を形成するためにエミッタ領域をマスキン
グして、いわゆるベースメサエッチングを行う。エツチ
ングは本発明の方法により、第1図を参照してInGa
As層のエツチング速度が大きく。
グして、いわゆるベースメサエッチングを行う。エツチ
ングは本発明の方法により、第1図を参照してInGa
As層のエツチング速度が大きく。
TnAIAsJilJのエツチング速度ができるだけ小
さくなるように塩素ガスの流量を選択して塩素ガスによ
る反応性イオンエツチングを行う。その条件は塩素ガス
流量1103CCでエツチング速度はInGaAs層に
対しては200人/min 、 InAlAs層に対し
ては30人/minである。かかる条件で10分間のエ
ツチングを行い、エミッタコンタク]・層6を除去し。
さくなるように塩素ガスの流量を選択して塩素ガスによ
る反応性イオンエツチングを行う。その条件は塩素ガス
流量1103CCでエツチング速度はInGaAs層に
対しては200人/min 、 InAlAs層に対し
ては30人/minである。かかる条件で10分間のエ
ツチングを行い、エミッタコンタク]・層6を除去し。
エミツタ層5の表面を露出する。
rnAIAsのInGaAsに対するエツチング速度は
凡そ1/7なので、エミッタコンタクトN6は完全に除
去され、しかもエミツタ層5は殆どエツチングされない
。
凡そ1/7なので、エミッタコンタクトN6は完全に除
去され、しかもエミツタ層5は殆どエツチングされない
。
第6図(C)参照
ベース領域を形成するために、ベース領域及びエミッタ
領域をマスキングして、いわゆるコレクタメサエッチン
グを行う。
領域をマスキングして、いわゆるコレクタメサエッチン
グを行う。
この場合のエツチングは従来のフッ酸系ウェットエツチ
ングで差支えない。通常行われているエツチング液で2
分間行う。
ングで差支えない。通常行われているエツチング液で2
分間行う。
第6図(d)参照
全面に厚さ4000人のSiO2膜11を化学気相堆積
法(CVD)により形成し、コレクタ電極7゜ベース電
極8.エミッタ電極9の窓開けを行う。
法(CVD)により形成し、コレクタ電極7゜ベース電
極8.エミッタ電極9の窓開けを行う。
次いで、窓開けしたベース電極形成部の底部の100
層厚のエミツタ層5を除去するためにウェットエツチン
グを行う。このエツチングにより、コレクタ電極形成部
の底部のコレクタコンタクト層2と、エミッタ電極形成
部の底部のエミッタコンタクトN6も100人程度エツ
チングされる。
層厚のエミツタ層5を除去するためにウェットエツチン
グを行う。このエツチングにより、コレクタ電極形成部
の底部のコレクタコンタクト層2と、エミッタ電極形成
部の底部のエミッタコンタクトN6も100人程度エツ
チングされる。
第赤図(e)参照
電極金属Cr/Au (200人/3000人)を全面
に蒸着した後、電極バターニング及びSiO2膜11の
除去を行い、装置を完成する。
に蒸着した後、電極バターニング及びSiO2膜11の
除去を行い、装置を完成する。
さらに、実施例■として第7図に本発明を適用した高電
子移動度トランジスタ(lligh Electron
Mobility Transistor 、以下HE
M Tと略す)の断面図を示す。本実施例も、塩素ガ
ス流量を少なくしてInGaAs層のエツチング速度に
対するInAlAs層の該速度を小さくすることが有効
に作用する例である。
子移動度トランジスタ(lligh Electron
Mobility Transistor 、以下HE
M Tと略す)の断面図を示す。本実施例も、塩素ガ
ス流量を少なくしてInGaAs層のエツチング速度に
対するInAlAs層の該速度を小さくすることが有効
に作用する例である。
第7図において、1は基板、21はチャネル層。
22は電子供給層、23はコンタクト層、24はゲート
電極、25はソース電極、2Gはドレイン電極、2DE
Gは2次元電子ガスを表す。
電極、25はソース電極、2Gはドレイン電極、2DE
Gは2次元電子ガスを表す。
各層の組成とN厚は次の如くである。
■ 、 基板 i −GaAs
200 μm21、チャネル層 i −In × Ga、−、As (x =0
.53) 1000人22、電子供給層 n −In x Al、−XAs (x =0.5
2) 1000人(Siドープ、 1.5
X l 018CI11−3)23、コンタクト層 n ” −In 、 Ga、−XAs (x =0.5
3) 2000人(Siドープ、 5 X I O”
cm−3)24、ゲート電極 八l (3000
人)25、ソース電極 AuGe/Au (200人/2800人)26、ドレ
イン電極 AuGe/Au (200人/2800人)かかるHE
MT構造を形成するには、まず基板1の上に分子線エピ
タキシーによりチャネル層21、電子供給層22.コン
タクト層23を成長する。その後、ゲート電極24形成
部のコンタクト[23を除去して電子供給層22を表出
するエツチングを行う。
200 μm21、チャネル層 i −In × Ga、−、As (x =0
.53) 1000人22、電子供給層 n −In x Al、−XAs (x =0.5
2) 1000人(Siドープ、 1.5
X l 018CI11−3)23、コンタクト層 n ” −In 、 Ga、−XAs (x =0.5
3) 2000人(Siドープ、 5 X I O”
cm−3)24、ゲート電極 八l (3000
人)25、ソース電極 AuGe/Au (200人/2800人)26、ドレ
イン電極 AuGe/Au (200人/2800人)かかるHE
MT構造を形成するには、まず基板1の上に分子線エピ
タキシーによりチャネル層21、電子供給層22.コン
タクト層23を成長する。その後、ゲート電極24形成
部のコンタクト[23を除去して電子供給層22を表出
するエツチングを行う。
HEMTにあってはゲート電極24の下の電子供給層2
2の層厚は極めて厳しく抑えることが必要である。そこ
で2本発明の方法により、第1図を参照してInGaA
s層のエツチング速度が大きく。
2の層厚は極めて厳しく抑えることが必要である。そこ
で2本発明の方法により、第1図を参照してInGaA
s層のエツチング速度が大きく。
InAIAsNのエツチング速度ができるだけ小さくな
るように塩素ガスの流量を選択して塩素ガスによる反応
性イオンエツチングを行う。塩素ガス流量としてIOS
CCMを選ぶと、エツチング速度はInGaAs層に対
しては200 人/min 、 InAlAs1iに対
しては30人/minである。かかる条件で10分間の
エツチングを行い、コンタクト層23を除去し、電子供
給層22の表面を露出する。かくして。
るように塩素ガスの流量を選択して塩素ガスによる反応
性イオンエツチングを行う。塩素ガス流量としてIOS
CCMを選ぶと、エツチング速度はInGaAs層に対
しては200 人/min 、 InAlAs1iに対
しては30人/minである。かかる条件で10分間の
エツチングを行い、コンタクト層23を除去し、電子供
給層22の表面を露出する。かくして。
ゲート電極24の下の電子供給層22は殆どエツチング
されずに該層厚が正確に保たれる。
されずに該層厚が正確に保たれる。
以下の製造工程の説明は省略するが1本発明の方法によ
れば、ゲート電極24の下の電子供給層22の層厚を正
確に抑えることができて、所定の性能を持つHEMTを
実現することができる。
れば、ゲート電極24の下の電子供給層22の層厚を正
確に抑えることができて、所定の性能を持つHEMTを
実現することができる。
以上説明した様に9本発明によれば、 InGaAs層
とTnAIAsJiの積層構造を含む複雑な構造の半導
体装置を制御性良くエツチング加工することができ。
とTnAIAsJiの積層構造を含む複雑な構造の半導
体装置を制御性良くエツチング加工することができ。
将来の超高速デバイスの発展に寄与するところが大きい
。
。
第1図は塩素ガス流量対エツチング速度。
第2図は実施例■。
第3図は実施例Iの製造工程。
第4図は実施例■。
第5図は実施例■。
第6図は実施例■の製造工程。
第7図は実施例■。
第8図はへテロ接合バイポーラトランジスタである。図
において。 1は基板。 2はコレクタコンタクト層。 3はコレクタ層。 4はベース層。 5はエミツタ層。 51は第1グレード層。 7はコレクタ電極。 8はベース電極。 9はエミンタ電極。 11はSiOZ膜。 41は超格子量子井戸構造。 411は第1バリア層。 412はウェル層。 413は第2バリア層。 21はチャネル層。 22は電子供給層。 23はコンタクト層。 24はゲート電極。 25はソース電極。 26はドレイン電極 0 50 foo f50 200 25
0 300塩系n゛スラ牝量(SCtM ) 一温索刀゛ス請し量文寸エツナン2理序第1図 賞7色4列 T 第2図 (Q) 実放例Tの梨垣工程 第3図(ぞの1) (1,エミ・ソ’yt、iシン 寅施4列■刀製這工fF里 惰 33(そのZ) (スジ 第4n 賞施4列■ 第5図 (b) C(1) りざ方己イ列■6りう2ダ飢工オヱ 第6斤(れl) (又) 実方色4列■の製垣ニオ7 第6図(作η 実7色4列■ 第7m ワ へプロ丁安伶バ1ボーラドフン゛ジZり第 8 n
において。 1は基板。 2はコレクタコンタクト層。 3はコレクタ層。 4はベース層。 5はエミツタ層。 51は第1グレード層。 7はコレクタ電極。 8はベース電極。 9はエミンタ電極。 11はSiOZ膜。 41は超格子量子井戸構造。 411は第1バリア層。 412はウェル層。 413は第2バリア層。 21はチャネル層。 22は電子供給層。 23はコンタクト層。 24はゲート電極。 25はソース電極。 26はドレイン電極 0 50 foo f50 200 25
0 300塩系n゛スラ牝量(SCtM ) 一温索刀゛ス請し量文寸エツナン2理序第1図 賞7色4列 T 第2図 (Q) 実放例Tの梨垣工程 第3図(ぞの1) (1,エミ・ソ’yt、iシン 寅施4列■刀製這工fF里 惰 33(そのZ) (スジ 第4n 賞施4列■ 第5図 (b) C(1) りざ方己イ列■6りう2ダ飢工オヱ 第6斤(れl) (又) 実方色4列■の製垣ニオ7 第6図(作η 実7色4列■ 第7m ワ へプロ丁安伶バ1ボーラドフン゛ジZり第 8 n
Claims (1)
- 【特許請求の範囲】 〔1〕InGaAs層とInAlAs層の積層構造を含
む半導体装置の製造工程において、塩素ガスによりIn
GaAs層とInAlAs層とを等速度でエッチングす
るように塩素ガスの流量を調節して反応性イオンエッチ
ングを行う工程を含むことを特徴とする半導体装置の製
造方法。 〔2〕InGaAs層とInAlAs層の積層構造を含
む半導体装置の製造工程において、塩素ガスによりIn
GaAs層をInAlAs層より大きい速度でエッチン
グするように塩素ガスの流量を調節して反応性イオンエ
ッチングを行う工程を含むことを特徴とする半導体装置
の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10571988A JPH01276724A (ja) | 1988-04-28 | 1988-04-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10571988A JPH01276724A (ja) | 1988-04-28 | 1988-04-28 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01276724A true JPH01276724A (ja) | 1989-11-07 |
Family
ID=14415139
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10571988A Pending JPH01276724A (ja) | 1988-04-28 | 1988-04-28 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01276724A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0897193A (ja) * | 1994-02-15 | 1996-04-12 | At & T Corp | 半導体素子の製造方法 |
-
1988
- 1988-04-28 JP JP10571988A patent/JPH01276724A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0897193A (ja) * | 1994-02-15 | 1996-04-12 | At & T Corp | 半導体素子の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5160994A (en) | Heterojunction bipolar transistor with improved base layer | |
JPH01276724A (ja) | 半導体装置の製造方法 | |
JP3143965B2 (ja) | 半導体装置の製造方法 | |
JPS61274369A (ja) | 電界効果型半導体装置 | |
JP2890729B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
JPH04286126A (ja) | ヘテロ接合バイポーラトランジスタ | |
JPH0536713A (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
JPS6372158A (ja) | 高速半導体装置の製造方法 | |
CN209785942U (zh) | 异质接面双极性晶体管 | |
JPH03159135A (ja) | 半導体装置及びその製造方法 | |
JP2817286B2 (ja) | 半導体装置の製造方法 | |
JP2830409B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
JPH05335341A (ja) | Iii−v族化合物半導体装置の製造方法 | |
JP2539933B2 (ja) | 半導体装置とその製造方法 | |
JP2003124223A (ja) | 化合物半導体バイポーラトランジスタ及びその製造方法 | |
KR100270610B1 (ko) | 이종접합 바이폴라 트랜지스터 제조방법 | |
JPH1187363A (ja) | ヘテロ接合バイポーラトランジスタ | |
JP2000133654A (ja) | バイポーラトランジスタの製造方法 | |
JP2001135642A (ja) | ヘテロ接合バイポーラトランジスタおよびその作製方法 | |
JPH0737900A (ja) | 半導体装置およびその製造方法 | |
JP2940021B2 (ja) | エッチング方法 | |
JPH04211132A (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
JP2002134525A (ja) | ヘテロ接合バイポーラトランジスタとその製造方法 | |
JPH02188964A (ja) | 半導体装置およびその製造方法 | |
JPH07273125A (ja) | 半導体装置の製造方法 |