JPH01274494A - 多層印刷配線板の製造方法 - Google Patents
多層印刷配線板の製造方法Info
- Publication number
- JPH01274494A JPH01274494A JP10522188A JP10522188A JPH01274494A JP H01274494 A JPH01274494 A JP H01274494A JP 10522188 A JP10522188 A JP 10522188A JP 10522188 A JP10522188 A JP 10522188A JP H01274494 A JPH01274494 A JP H01274494A
- Authority
- JP
- Japan
- Prior art keywords
- inner layer
- hole
- holes
- pair
- circuit pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000004020 conductor Substances 0.000 claims abstract description 33
- 238000000034 method Methods 0.000 claims abstract description 21
- 238000012360 testing method Methods 0.000 claims description 20
- 238000003475 lamination Methods 0.000 claims description 8
- 238000007689 inspection Methods 0.000 abstract description 19
- 238000006073 displacement reaction Methods 0.000 abstract description 7
- 238000010030 laminating Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 5
- 230000008602 contraction Effects 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は多層印刷配線板の製造方法に関し、特に内層板
の積層方法に関する。
の積層方法に関する。
従来、印刷配線板の多層化は複数個の内層板を積層する
方法で行なわれるが、この際内層板同志の重なり具合が
許容し得る範囲内にあるか否かが問題となる。この重な
り具合の検査は製造後行われるのが通常で、このための
検査パターンが、−般にテスト・クーポン領域と呼ばれ
る内層板の4隅に内層回路パターンと同時に形成される
。この検査パターンは積層工程あるいは材料の伸縮に起
因する内層回路パターンの設計値からの位置ズレ景を知
るために設けるもので、例えば、第4図の如く、一つの
導体片1と、この導体片1上に内径を順次段階的に小さ
くして設けたクリアランス・ホール3a、3’b、3c
とから成り、積層工程終了後、クリアランス・ホール3
a、3b、3cの予想中心位置にスルー・ホール2a、
2b、2cを形成して相互の電気的接触状態をそれぞれ
測定し、スルー・ホール2a、2b、2cとの相対的位
置ズレ量から内層回路パターンの位置ズレ量を知ろうと
するものである。すなわち、第4図の状態ではクリアラ
ンス・ホール3aとスルー・ホール2aとは絶縁が保た
れ、他方クリアランス・ホール3bおよび3cとスルー
・ホール2bおよび2cとは各々導通しているので、内
層回路パターンか設計位置よりズしていることをまず知
ることができる。ここで、4はテスト・クーポン領域の
一つである。ところで、この検査パターンを用いて内層
回路パターンの位置ズレ景を推定する従来の手法はつぎ
の通りである。
方法で行なわれるが、この際内層板同志の重なり具合が
許容し得る範囲内にあるか否かが問題となる。この重な
り具合の検査は製造後行われるのが通常で、このための
検査パターンが、−般にテスト・クーポン領域と呼ばれ
る内層板の4隅に内層回路パターンと同時に形成される
。この検査パターンは積層工程あるいは材料の伸縮に起
因する内層回路パターンの設計値からの位置ズレ景を知
るために設けるもので、例えば、第4図の如く、一つの
導体片1と、この導体片1上に内径を順次段階的に小さ
くして設けたクリアランス・ホール3a、3’b、3c
とから成り、積層工程終了後、クリアランス・ホール3
a、3b、3cの予想中心位置にスルー・ホール2a、
2b、2cを形成して相互の電気的接触状態をそれぞれ
測定し、スルー・ホール2a、2b、2cとの相対的位
置ズレ量から内層回路パターンの位置ズレ量を知ろうと
するものである。すなわち、第4図の状態ではクリアラ
ンス・ホール3aとスルー・ホール2aとは絶縁が保た
れ、他方クリアランス・ホール3bおよび3cとスルー
・ホール2bおよび2cとは各々導通しているので、内
層回路パターンか設計位置よりズしていることをまず知
ることができる。ここで、4はテスト・クーポン領域の
一つである。ところで、この検査パターンを用いて内層
回路パターンの位置ズレ景を推定する従来の手法はつぎ
の通りである。
第5図は第4図の一部拡大図で、積層工程終了後設けら
れたスルー・ホール2aの位置が、クリアランス・ホー
ル3aの予想中心位置(点線で示す)から左上方に内層
位置ズレ量ΔDだけずれた様子を示したものである。第
5図から分るように、クリアランス・ホール3aとスル
ー・ホール2aとの最接近距離Xo (以下クリアラ
ンス残りという)は、クリアランス・ホール3aの半径
roからスルー・ホール2aの半径rと内層位置ズレ量
ΔDの和を差し引いた値に等しい。従って、内層位置ズ
レ量ΔDがクリアランス・ホールの半径rcとスルー・
ホールの半径rとの差より大きい場合にはクリアランス
残りxoは負となり、第4図に示したようにスルー・ホ
ール2a。
れたスルー・ホール2aの位置が、クリアランス・ホー
ル3aの予想中心位置(点線で示す)から左上方に内層
位置ズレ量ΔDだけずれた様子を示したものである。第
5図から分るように、クリアランス・ホール3aとスル
ー・ホール2aとの最接近距離Xo (以下クリアラ
ンス残りという)は、クリアランス・ホール3aの半径
roからスルー・ホール2aの半径rと内層位置ズレ量
ΔDの和を差し引いた値に等しい。従って、内層位置ズ
レ量ΔDがクリアランス・ホールの半径rcとスルー・
ホールの半径rとの差より大きい場合にはクリアランス
残りxoは負となり、第4図に示したようにスルー・ホ
ール2a。
2bがそれぞれクリアランス・ホール3b、3cに食い
込んだ状態となる。このことから、クリアランス・ホー
ル3b、3cとスルー・ホール2b、2cとがそれぞれ
電気的に接続している事実を知ってまず内層板に位置ズ
レが生じていることを知り、ついでこの内層位置ずれ量
△Dが、クリアランス・ホール3aとスルー・ホール2
aの半径差(rc−r)に等しく且つクリアランス・ホ
ール3Cとスルー・ホール2cの半径差よりも大きいこ
とも知ることができる。
込んだ状態となる。このことから、クリアランス・ホー
ル3b、3cとスルー・ホール2b、2cとがそれぞれ
電気的に接続している事実を知ってまず内層板に位置ズ
レが生じていることを知り、ついでこの内層位置ずれ量
△Dが、クリアランス・ホール3aとスルー・ホール2
aの半径差(rc−r)に等しく且つクリアランス・ホ
ール3Cとスルー・ホール2cの半径差よりも大きいこ
とも知ることができる。
しかしながら、上述した従来の検査パターンによる内層
回路パターンの位置ズレ推定手法は、内層回路パターン
とスルー・ホールの相対的位置ズレ方向までは分からな
いので、このズレに起因する不良が生じた場合には、ズ
レの原因を究明するなめテスト・クーポン領域を切断分
離してエポキシ樹脂で埋め込み、更にクリアランス・ホ
ールが表面に現われるまで平面研磨する作業を行ないズ
レの方向を確認するという繁雑な手順を踏まなければな
らい、このズレの方向を確認することは、生じた内層位
置ズレが主に積層工程に起因するがまたは材料の伸縮に
起因するのかを断定するのが目的であるので、多層印刷
配線板の製造技術においては極めて重要なことであり、
不可欠な事項でもあるので、作業がこのように繁雑であ
ることは生産効率上好ましいことではない。
回路パターンの位置ズレ推定手法は、内層回路パターン
とスルー・ホールの相対的位置ズレ方向までは分からな
いので、このズレに起因する不良が生じた場合には、ズ
レの原因を究明するなめテスト・クーポン領域を切断分
離してエポキシ樹脂で埋め込み、更にクリアランス・ホ
ールが表面に現われるまで平面研磨する作業を行ないズ
レの方向を確認するという繁雑な手順を踏まなければな
らい、このズレの方向を確認することは、生じた内層位
置ズレが主に積層工程に起因するがまたは材料の伸縮に
起因するのかを断定するのが目的であるので、多層印刷
配線板の製造技術においては極めて重要なことであり、
不可欠な事項でもあるので、作業がこのように繁雑であ
ることは生産効率上好ましいことではない。
本発明の目的は、上記の情況に鑑み、内層回路パターン
の位置ズレ量およびズレ方向を電気的検査のみで推定し
得る内層板の位置ズレ検査手法を備えた印刷配線板の製
造方法を提供することである。
の位置ズレ量およびズレ方向を電気的検査のみで推定し
得る内層板の位置ズレ検査手法を備えた印刷配線板の製
造方法を提供することである。
本発明によれば、多層印刷配線板の製造方法は、内層板
それぞれの製品となるべき内層回路パターン領域外の少
なくとも一つの隅部にテスト・クーポン領域を設けると
共に、前記テスト・クーポン領域の隣接する2つの辺部
に沿って互いに平行する一対の導体片を前記内層回路パ
ターン領域と同一工程でそれぞれ形成し、前記内房板の
頂層工程終了後前記一対の導体片の離間領域に複数個の
スルー・ホールを配設して前記スルー・ホールと一対の
導体片との間の電気的接続状態をそれぞれ検出する前記
内層板の内層回路パターンの位てズレ検査工程を含んで
構成される。
それぞれの製品となるべき内層回路パターン領域外の少
なくとも一つの隅部にテスト・クーポン領域を設けると
共に、前記テスト・クーポン領域の隣接する2つの辺部
に沿って互いに平行する一対の導体片を前記内層回路パ
ターン領域と同一工程でそれぞれ形成し、前記内房板の
頂層工程終了後前記一対の導体片の離間領域に複数個の
スルー・ホールを配設して前記スルー・ホールと一対の
導体片との間の電気的接続状態をそれぞれ検出する前記
内層板の内層回路パターンの位てズレ検査工程を含んで
構成される。
以下図面を参照して本発明の詳細な説明する。
第1図および第2図は本発明製造方法の一実施例に用い
る内層回路パターンの位置ズレ検査パターン図であって
、第1図は2つの内層回路パターンが理想通りの位置に
ズレなく重ね合わされた場合を示し、また、第2図は右
斜め上方向に位πズレを生じている場合が示されている
。すなわち、本実施例によれば、位置ズレ検査パターン
はテスト・クーポン領域4の隣接する2つの辺部に沿い
互いの間隔を隅角に向ってa、b、cまたはd。
る内層回路パターンの位置ズレ検査パターン図であって
、第1図は2つの内層回路パターンが理想通りの位置に
ズレなく重ね合わされた場合を示し、また、第2図は右
斜め上方向に位πズレを生じている場合が示されている
。すなわち、本実施例によれば、位置ズレ検査パターン
はテスト・クーポン領域4の隣接する2つの辺部に沿い
互いの間隔を隅角に向ってa、b、cまたはd。
e、fの如く順次段階的に縮小して走るように形成され
た一対の導体片1aおよび1bとがな成る。ここで一対
の導体片1a、lbの離間距離a〜f全て積層工程終了
後設けられるスルー・ホール2a〜2hの半径rより大
きな値に設定され、例えば、半径rを0.5+nmとす
れば、間隔Cは0.525mm、間隔すは0.550m
m、間隔aは0.575mmというように一定の大きさ
づつ大きく設定される。なお、一対の導体片1a、lb
の一端にはそれぞれ検査用パッド5a、5bが設けられ
る。多層印刷配線板の製造に当っては、かがる形状の検
査パターンを備えた内層板を複数個用い間にプリプレグ
をはさんで加熱圧着した後、予想位置を穴開けし、つい
でスルーホール・メツキを施してスルー・ホール2a〜
2hをそれぞれ形成する。このとき、第2図のように内
層回路パターンとスルーホールとの間に相対的位置ズレ
が起きた場合では、スルー・ホール2cと導体片1aお
よびスルー・ホール2eと導体片1bとがそれぞれ接続
しており、他方スルー・ホール2bと導体片1aおよび
スルー・ホール2dと導体片1bとは絶縁状悪にある。
た一対の導体片1aおよび1bとがな成る。ここで一対
の導体片1a、lbの離間距離a〜f全て積層工程終了
後設けられるスルー・ホール2a〜2hの半径rより大
きな値に設定され、例えば、半径rを0.5+nmとす
れば、間隔Cは0.525mm、間隔すは0.550m
m、間隔aは0.575mmというように一定の大きさ
づつ大きく設定される。なお、一対の導体片1a、lb
の一端にはそれぞれ検査用パッド5a、5bが設けられ
る。多層印刷配線板の製造に当っては、かがる形状の検
査パターンを備えた内層板を複数個用い間にプリプレグ
をはさんで加熱圧着した後、予想位置を穴開けし、つい
でスルーホール・メツキを施してスルー・ホール2a〜
2hをそれぞれ形成する。このとき、第2図のように内
層回路パターンとスルーホールとの間に相対的位置ズレ
が起きた場合では、スルー・ホール2cと導体片1aお
よびスルー・ホール2eと導体片1bとがそれぞれ接続
しており、他方スルー・ホール2bと導体片1aおよび
スルー・ホール2dと導体片1bとは絶縁状悪にある。
この状態では、X軸方向の内層位置ズレ量ΔXはスルー
・ホール2cの半径rと間隔Cの差よりは大きく、また
、スルー・ホール2bの半径rと間隔すとの差よりは小
さいことが分り、また同様にy軸方向に関しても、内層
位置ずれ景△yはスルー・ホール2eの半径rと間隔e
の和と等しく、且つスルー・ホール2dの半径rと間隔
dの差よりは小さいことが説明できる。従って、仮りに
スルー・ホール2a〜2cの一部が導体片1aと接続し
ていれば、スルー・ホールは基準位置に対して左方向に
ずれていることが推測でき、またスルー・ホール2d〜
2fが導体片1aと接続していれば、スルー・ホールは
下方にずれていることが推測できる。以上説明したよう
に、導体片1aおよび導体片1bとスルー・ホール2a
〜2fとの間の導通をテスターにより調べることにより
、内層回路パターンのX軸方向のズレΔXとy軸方向の
ズレΔyをそれぞれ識別して推測することができる。
・ホール2cの半径rと間隔Cの差よりは大きく、また
、スルー・ホール2bの半径rと間隔すとの差よりは小
さいことが分り、また同様にy軸方向に関しても、内層
位置ずれ景△yはスルー・ホール2eの半径rと間隔e
の和と等しく、且つスルー・ホール2dの半径rと間隔
dの差よりは小さいことが説明できる。従って、仮りに
スルー・ホール2a〜2cの一部が導体片1aと接続し
ていれば、スルー・ホールは基準位置に対して左方向に
ずれていることが推測でき、またスルー・ホール2d〜
2fが導体片1aと接続していれば、スルー・ホールは
下方にずれていることが推測できる。以上説明したよう
に、導体片1aおよび導体片1bとスルー・ホール2a
〜2fとの間の導通をテスターにより調べることにより
、内層回路パターンのX軸方向のズレΔXとy軸方向の
ズレΔyをそれぞれ識別して推測することができる。
第3図は本発明製造方法の他の実施例に用いる内層回路
パターンの位置ズレ検査パターン図で、位置ズレを生じ
なかった場合を示したものである6本実施例によれば、
位置ズレ検査パターンは、テスト・クーポン領域4の隣
接する2つの縁部に沿い一定の間隔2d、を保って配置
された一対の導体片1a’およびlb’から成る。ここ
で5a’ 、5b’はそれぞれ導体片1a’ 、lb’
の最外層の内層位置ズレ検出用パッドである。多層配線
板の製造に当っては、かかる形状の検査パターンを備え
た内層板を用いて積層を行ない、予想位置を穴明けし、
ついでスルーホール・メツキを施して、互いに異なる大
きさのスルー・ホール2a′〜2d′を検査用バット5
a’ 、5b’に対するスルー・ホール2g’、’2h
’と共に形成する。ここでスルー・ホール2a’〜2f
’は、位置ズレがない場合は導体片1a’ 、lb’の
間隔2dの中心位置にそれぞれ穿設できるように設計さ
れており、また、スルー・ホール2a’〜2c’および
2d’ 〜2f’の半径rl〜r3は何れも間隔の1/
2の大きさdoよりも小さく設定される。具体的に示せ
ば、間隔2dを1.0mmとすればスルー・ホール2a
’ 、2d’の半径rl 、2b’ 、2e’の半径r
2および20′。
パターンの位置ズレ検査パターン図で、位置ズレを生じ
なかった場合を示したものである6本実施例によれば、
位置ズレ検査パターンは、テスト・クーポン領域4の隣
接する2つの縁部に沿い一定の間隔2d、を保って配置
された一対の導体片1a’およびlb’から成る。ここ
で5a’ 、5b’はそれぞれ導体片1a’ 、lb’
の最外層の内層位置ズレ検出用パッドである。多層配線
板の製造に当っては、かかる形状の検査パターンを備え
た内層板を用いて積層を行ない、予想位置を穴明けし、
ついでスルーホール・メツキを施して、互いに異なる大
きさのスルー・ホール2a′〜2d′を検査用バット5
a’ 、5b’に対するスルー・ホール2g’、’2h
’と共に形成する。ここでスルー・ホール2a’〜2f
’は、位置ズレがない場合は導体片1a’ 、lb’の
間隔2dの中心位置にそれぞれ穿設できるように設計さ
れており、また、スルー・ホール2a’〜2c’および
2d’ 〜2f’の半径rl〜r3は何れも間隔の1/
2の大きさdoよりも小さく設定される。具体的に示せ
ば、間隔2dを1.0mmとすればスルー・ホール2a
’ 、2d’の半径rl 、2b’ 、2e’の半径r
2および20′。
2f’半径らは、それぞれ0.35m+a、0.40朋
および0.45+*mというように一定の値づつ順次大
きく設定される0以上の如き形状の検査パターンを用い
ても多層化工程終了後スルー・ホール2a’〜2f’と
最外層の内層位置ズレ検査用パッド5a’ 、5b’間
との導通試験をそれぞれ行うことにより、前実施例同様
に内層回路パターンとスルー・ホールの相対的位置ズレ
量を、X方向およびX方向の何れについてもそれぞれ識
別して知ることができる。
および0.45+*mというように一定の値づつ順次大
きく設定される0以上の如き形状の検査パターンを用い
ても多層化工程終了後スルー・ホール2a’〜2f’と
最外層の内層位置ズレ検査用パッド5a’ 、5b’間
との導通試験をそれぞれ行うことにより、前実施例同様
に内層回路パターンとスルー・ホールの相対的位置ズレ
量を、X方向およびX方向の何れについてもそれぞれ識
別して知ることができる。
〔発明の効果〕。
以上詳細に説明したように、本発明によれば、テスト・
クーポン領域に設けた検査パターンの一対の導体片と積
層工程終了後この導体片間に設ける複数個のスルー・ホ
ールとの導通の有無を各々確認するだけで内層回路パタ
ーンのX方向およびy方向の位置すれと大きさを知るこ
とができる。
クーポン領域に設けた検査パターンの一対の導体片と積
層工程終了後この導体片間に設ける複数個のスルー・ホ
ールとの導通の有無を各々確認するだけで内層回路パタ
ーンのX方向およびy方向の位置すれと大きさを知るこ
とができる。
従って、従来行われていたテスト・クーポン領域の切断
とエポキシ樹脂の埋め込みおよび研磨という位置ズレ方
向の確認作業が不要となるので、生産効率の向上に顕著
の効果をあげ゛ることかできる。
とエポキシ樹脂の埋め込みおよび研磨という位置ズレ方
向の確認作業が不要となるので、生産効率の向上に顕著
の効果をあげ゛ることかできる。
第1図および第2図は本発明製造方法の一実施例に用い
る内層回路パターンの位置ズレ検査パターン図、第3図
は本発明製造方法の他の実施例に用いる内層回路パター
ンの位置ズレ検査パターン図、第4図は従来の製造方法
で用いられる内層回路パターンの位置ズレ検査パターン
図、第5図は第4図の一部拡大図である。 la、lb、la’ 、lb’−−−導体片、2a〜2
h、2a’〜2h’・・・スルー・ホール、4・・・テ
スト・クーポン領域、5a、5b、5a’ 。 5 b ’−・・検査用パッド、rI rI 、r2+
r3 ”’スルー・ホールの半径、a、b、c、d、
e、f・・・スルー・ホールと導体片の間隔、2do・
・・導体片間隔。
る内層回路パターンの位置ズレ検査パターン図、第3図
は本発明製造方法の他の実施例に用いる内層回路パター
ンの位置ズレ検査パターン図、第4図は従来の製造方法
で用いられる内層回路パターンの位置ズレ検査パターン
図、第5図は第4図の一部拡大図である。 la、lb、la’ 、lb’−−−導体片、2a〜2
h、2a’〜2h’・・・スルー・ホール、4・・・テ
スト・クーポン領域、5a、5b、5a’ 。 5 b ’−・・検査用パッド、rI rI 、r2+
r3 ”’スルー・ホールの半径、a、b、c、d、
e、f・・・スルー・ホールと導体片の間隔、2do・
・・導体片間隔。
Claims (1)
- 内層板それぞれの製品となるべき内層回路パターン領
域外の少なくとも一つの隅部にテスト・クーポン領域を
設けると共に、前記テスト・クーポン領域の隣接する2
つの辺部に沿って互いに平行する一対の導体片を前記内
層回路パターン領域と同一工程でそれぞれ形成し、前記
内層板の積層工程終了後前記一対の導体片の離間領域に
複数個のスルー・ホールを配設して前記スルー・ホール
と一対の導体片との間の電気的接続状態をそれぞれ検出
する前記内層板の内層回路パターンの位置ズレ検査工程
を備えることを特徴とする多層印刷配線板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10522188A JPH0682932B2 (ja) | 1988-04-26 | 1988-04-26 | 多層印刷配線板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10522188A JPH0682932B2 (ja) | 1988-04-26 | 1988-04-26 | 多層印刷配線板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01274494A true JPH01274494A (ja) | 1989-11-02 |
JPH0682932B2 JPH0682932B2 (ja) | 1994-10-19 |
Family
ID=14401612
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10522188A Expired - Fee Related JPH0682932B2 (ja) | 1988-04-26 | 1988-04-26 | 多層印刷配線板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0682932B2 (ja) |
-
1988
- 1988-04-26 JP JP10522188A patent/JPH0682932B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0682932B2 (ja) | 1994-10-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5773764A (en) | Printed circuit board panel | |
CN102032885B (zh) | 印制线路板、其两面线路图形层间对准度检测方法及装置 | |
CN112738976A (zh) | 一种pcb及其层偏度管控质量检测机构 | |
JPH10163630A (ja) | 多層印刷回路基盤及びその製造方法 | |
US7013563B2 (en) | Method of testing spacings in pattern of openings in PCB conductive layer | |
JPH01274494A (ja) | 多層印刷配線板の製造方法 | |
JPH09205281A (ja) | 多層プリント配線板の内層回路パターンずれ検査方法 | |
JP3206635B2 (ja) | 多層印刷配線板 | |
JP2638555B2 (ja) | 多層プリント配線板 | |
JPH02125490A (ja) | 印刷配線板 | |
JPH05226846A (ja) | 多層プリント配線板の内層ずれ量チェック方法 | |
JPH04186798A (ja) | 多層プリント配線板および層間ずれチェック方法 | |
JP2008135585A (ja) | プリント配線板のVia位置ずれ検査パターン構造 | |
JP3651539B2 (ja) | 多層配線基板の製造プロセスの評価方法 | |
JPH0338897A (ja) | プリント基板の内層導体の位置ずれ検査方法 | |
KR100570870B1 (ko) | 층간 편심 확인이 가능한 인쇄회로기판 | |
JPS63142694A (ja) | プリント配線板 | |
CN101442901B (zh) | 一种多层印刷线路板的复合方法 | |
JPH0232594A (ja) | 積層形印刷配線板 | |
JPH0611532Y2 (ja) | プリント基板の検査用パターン | |
JPH03254198A (ja) | セラミック基板の検査方法 | |
JPH10163631A (ja) | 多層印刷回路基盤及びその製造方法 | |
JPH0699334A (ja) | 多層基板の加工位置補正方法 | |
JPH0718480U (ja) | 多層プリント配線板の層間位置ずれ検出構造 | |
JPH11354932A (ja) | ビルドアップ多層配線板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |