JPH01272221A - 雑音除去回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ＣＭＯ８構造をとるＮチャネルトランジスタ
およびＰチャネルトランジスタの各ゲートの前段に結合
して、輻射雑音を除去することのできる雑音除去回路に
関するものである。

従来の技術 従来、ＣＭＯＳトランジスタ構成の能動素子による出力
回路は、論理レベルで構成されている。

第６図は従来の出力回路の代表例であり、２値の入力信
号を入力端子１１．１２に与えられるＮＡＮＤ回路３１
、または、反転回路３２を通して、Ｐチャネルトランジ
スタ３３、および、Ｎチャネルトランジスタ３４を制御
することによって、出力端子３５に３値の出力信号（２
値の出力信号とハイインピーダンス状態）を出力してい
た。

また、出力端子３５より外部には通常配線があり、この
等価回路は第７図に示される。ここで、Ｒは抵抗、Ｌは
コイル、Ｃは容量である。

いま、第６図において、ＮＡＮＤ回路３１、および、反
転回路３２の出力波形は第８図に示されたものとすると
、出力端子３５の出力波形は第９図のようになり、第６
図で示した等価回路の出力端子の出力波形は、第１０図
のようになる。即ち、変化点ｔｏ以降で数ＭＨｚ〜数Ｇ
Ｈｚの輻射雑音が認められる。

従来、この輻射雑音を小さくするために、出力段のトラ
ンジスタ能力、即ち、Ｐチャネルトランジスタ３３およ
び、Ｎチャネルトランジスタ３４のトランジスタサイズ
を小さくしていた。

発明が解決しようとする課題 しかしながら、出力端子３５の静的電流特性も下がると
いう問題があった。

また、この静的電流特性を保つため、ＮＡＮＤ回路３１
、およびインバータ回路３２の能力を下げることによっ
て、出力端子の出力波形をなめらかにすると、輻射雑音
を小さ（することが可能であるが、許容の輻射雑音レベ
ルが得られるまで、トランジスタ能力を落とすことは難
しかった。

本発明は、上記従来の問題点を解決しようとするもので
、寄生インダクタンスおよびキャパシタンスによって発
生する輻射雑音を除去することのできる雑音除去回路を
提供することを目的とじている。

課題を解決するための手段 この問題を解決するために、本発明は、Ｎチャネルトラ
ンジスタまたはＰチャネルトランジスタで伝送回路を構
成し、これを出力回路段の前段部に配設した構成である
。

作用 この構成によると、ＲＣ回路によって、出力回路段への
入力波形がなめらかになり、従来発生していた輻射雑音
を除去することができる。

実施例 以下、本発明の実施例について図面を参照しながら説明
する。

本発明の雑音除去回路の一実施例を第１図に示した回路
図を参照しながら説明する。

この回路図は、入力端子１ａ、ｌｂをもつ２人力ＮＡＮ
Ｄ回路２の出力が、伝送回路２０に入力され、その出力
がＰチャネルトランジスタ４のゲートに接続されている
。また、入力端子ＩＣをもつインバータ回路３の出力が
伝送回路３０に入力され、その出力がＮチャネルトラン
ジスタ５のゲートに接続されている。Ｐチャネルトラン
ジスタ４とＮチャネルトランジスタ５とは、電源間に直
列接続されて、出力回路段を構成し、その中間電位の端
子６から出力を得ている。

伝送回路２０は、ＮチャネルトランジスタｌｌａとＰチ
ャネルトランジスタ１２ａが並列接続され、その一端を
入力電位Ａａとし、他端を出力電位Ｂａとする。Ｎチャ
ネルトランジスタ１１ａのゲートは、電源電位ＶＤＤに
接続されており、Ｐチャネルトランジスタ１２ａのゲー
トは、接地電位に接続されている。また、Ｎチャネルト
ランジスタ１４ａのゲート、およびＰチャネルトランジ
スタ１３ａのゲートは、出力電位Ｂａに接続され、Ｎチ
ャネルトランジスタ１４ａのソース、およびドレインは
、接地電位へ、Ｐチャネルトランジスタ１３ａのソース
、およびドレインは、電源電位ＶＤＤに接続されている
。伝送回路３０についても同様である。

この伝送回路２０の動作を説明する。Ｎチャネルトラン
ジスタ１１とＰチャネルトランジスタ１２ａは、抵抗と
なり、容量も持つ。また、Ｎチャネルトランジスタ１４
ａとＰチャネルトランジスタ１３ａは、容量を持つ。従
って、等価回路は、第２図のようになる。ここでＲは抵
抗、Ｃは容量である。

即ち、第７図に示す波形を伝送回路２０に入力した場合
は、第３図に示したような波形が出力として得られる。

また、伝送回路３０にも同様の波形が人力された場合、
Ｐチャネルトランジスタ４、およびＮチャネルトランジ
スタ５は、反転回路として働き、出力端子６に出力され
る波形は第４図のようになる。

すると、第６図に示した等価回路の出力端子の波形は、
第５図のようになり、輻射雑音は認められない。

従って、出力回路に伝送回路２０．３０を付は加えるこ
とによって、輻射雑音が取れたことになる。

なお、伝送回路は、第１図に示す単位構成の回路、２０
あるいは同３０を任意の数だけ直列に接続しても良い。

発明の効果 本発明によれば、ＮチャネルトランジスタおよびＰチャ
ネルトランジスタで伝送回路を構成し、この出力をＮチ
ャネルトランジスタおよびＰチャネルトランジスタの直
列でなるＣＭＯ８構造の出力回路段の各ゲートに入力す
ることによって、静的電流特性を保ったまま、同出力回
路段の輻射雑音を除去することができる。

【図面の簡単な説明】

第１図および第２図は本発明の実施例雑音除去回路を含
む出力回路の回路図および雑音除去回路の等価回路図、
第３図〜第５図面出力回路の各要部波形図、第６図、第
７図は従来例の出力回路図とその伝送回路の等価回路図
、第８図〜第１０図は従来例出力回路の各要部波形図で
ある。 １　ａ、１　ｂ＊　１　ｃ・・・・・・入力端子、２・
・・・・・ＮＡＮＤ回路、３・・・・・・インバータ回
路、４．１２ａ、１２ｂ。 １３ａ、１３ｂ・・・・・・Ｐチャネルトランジスタ、
５．１１ａ、１　ｌｂ、１４ａ、１４ｂ−Ｎチャネルト
ランジスタ、２０．３０・・・・・・伝送回路。 代理人の氏名　弁理士　中尾敏男　ほか１名σσ ＃Ｉ２図　　　　　簿３ｒｌＩ １１１４図　　　　　第５図

Claims (5)

【特許請求の範囲】
1. （１）ＣＭＯＳ構造をとる第１のＮチャネルトランジス
   タおよび第２のＰチャネルトランジスタの各ゲートに第
   ３のＮチャネルトランジスタおよび第４のＰチャネルト
   ランジスタでなる伝送回路を結合したことを特徴とする
   雑音除去回路。
2. （２）第４のＰチャネルトランジスタを、第１のＮチャ
   ネルトランジスタのゲートまたは第２のＰチャネルトラ
   ンジスタのゲートに直列接続し、ゲートに接地電位を印
   加したことを特徴とする請求項１記載の雑音除去回路。
3. （３）第３のＮチャネルトランジスタおよび第４のＰチ
   ャネルトランジスタを並列接続し、その一端を第１のＮ
   チャネルトランジスタのゲートまたは第２のＰチャネル
   トランジスタのゲートに接続し、前記第３のＮチャネル
   トランジスタのゲートに電源電位を、前記第４のＰチャ
   ネルトランジスタのゲートに接地電位を印加したことを
   特徴とする請求項１記載の雑音除去回路。
4. （４）第５のＮチャネルトランジスタのゲートを、第１
   のＮチャネルトランジスタのゲートまたは第２のＰチャ
   ネルトランジスタのゲートに接続し、同第５のＮチャネ
   ルトランジスタのソース、ドレインを共に接地電位に接
   続したことを特徴とする請求項１または３記載の雑音除
   去回路。
5. （５）第６のＰチャネルトランジスタのゲートを、上記
   第１のＮチャネルトランジスタのゲートまたは第２のＰ
   チャネルトランジスタのゲートに接続し、同第６のＰチ
   ャネルトランジスタのソース、ドレインを共に電源電位
   に接続したことを特徴とする請求項１または３記載の雑
   音除去回路。